ZU M KALI B RI E REN VON A N S T E U E R S I G N A L E N FÜ R S PAN N U N GSG ESTEU ERTE OSZI LLATOREN

Technisches Gebiet

Die vorliegende Erfindung betrifft grundsätzlich das technische Gebiet des Ansteuerns mindestens eines spannungsgesteuerten Oszillators für Schaltungen zur Takt- und Datenrückgewinnung (= CDR = Clock and Data Recovery); im Spezielleren betrifft die vorliegende Erfindung eine

Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren gemäß dem Oberbegriff des Anspruchs 13.

Stand der Technik, insbesondere dessen Nachteile und technische Probleme

Bei derartigen Schaltungen zur Takt- und Datenrückgewinnung oder CDR-Schaltungen wird grundsätzlich die Art des Phasendetektors unterschieden:

- linearer Phasendetektor:

die lineare Phasendifferenz an beiden Eingängen des Phasendetektors wird am Ausgang des

Phasendetektors angezeigt;

- binärer Phasendetektor:

am Ausgang des Phasendetektors wird das Vorzeichen der Phasendifferenz der beiden Eingänge des Phasendetektors ermittelt (voreilend oder nacheilend); dies kann zum Beispiel durch zwei digitale Phasendetektor-Ausgangssignale "up" (für voreilend) und "down" (für nacheilend) angezeigt werden oder aber durch ein Phasendetektor-Ausgangssignal, das drei verschiedene Ausgangspegel annehmen kann, zum Beispiel 200 Millivolt für voreilend, 400 Millivolt für Phasendifferenz gleich null und 600 Millivolt für nacheilend; charakteristisch für binäre Phasendetektoren ist, dass die Höhe der Ausgangsspannung keine Information über die aktuelle Phasendifferenz an den Eingängen des

Phasendetektors liefert - es wird nur unterschieden zwischen Phasendifferenz kleiner null, Phasendifferenz gleich null, Phasendifferenz größer null.

CDR-Schaltungen mit binären Phasendetektoren werden häufig bei Datenübertragungen im Frequenzbereich größer als ein Gigahertz eingesetzt, denn sie sind bei begrenzter Geschwindigkeit der verwendeten Technologie einfacher zu implementieren und zeigen ein sehr robustes Verhalten (bessere sogenannte Power-Supply-Rejection).

Des Weiteren ist es bei der Implementierung von CDR-Schaltungen üblich, dass ein spannungsgesteuerter Oszillator (= VCO = Voltage-Controlled Oscillator) mit zwei Tuning-Eingängen eingesetzt wird, um im benötigten Schleifenfilter der CDR-Schaltung kleinere on-chip-Kapazitäten zu implementieren und des Weiteren das Phasenrauschen der CDR-Schaltung zu verbessern.

Fig. 1 zeigt ein erstes Beispiel für einen spannungsgesteuerten Ringoszillator RO mit zwei Tuning- Eingängen Vtunel , Vtune2 aus dem Stand der Technik. Die Frequenz dieses spannungsgesteuerten Oszillators RO kann über diese beiden Tuning-Eingänge Vtunel und Vtune2 separat eingestellt werden. Hierbei wird die Frequenzänderung durch vier separate Varaktor(diod)en D1 , D2, D3, D4 eingestellt.

Fig. 2 zeigt ein zweites Beispiel für einen spannungsgesteuerten Ringoszillator RO' mit zwei Tuning- Eingängen Vtunel , Vtune2 aus dem Stand der Technik. Mittels des ersten Tuning-Eingangs Vtunel wird üblicherweise eine Grobeinstellung des spannungsgesteuerten Oszillators RO' vorgenommen, wobei sich die Stromstärke n einer ersten Stromquelle SQ1 ' zu 11 = l _D[ire ct]C[urrent] + Leitwert* Vtunel und die Stromstärke 12 einer zweiten Stromquelle SQ2' zu 12 = lD[irect]C[urrent] - Leitwert* Vtunel ergeben. Mit den beiden digitalen Signalen up und dnb wird eine Feineinstellung des spannungsgesteuerten

Oszillators RO' vorgenommen, up und dnb können die digitalen Ausgangssignale eines binären Phasendetektors sein.

Fig. 3 zeigt den Frequenz-Tuning-Bereich des spannungsgesteuerten Oszillators RO' aus Fig. 2, wenn zum Beispiel die Spannung an up oder an dnb von 100 Millivolt bis ein Volt verändert wird

(= Rechtsachse). Da die beiden Tuningsignale up und dnb üblicherweise digitaler Natur sind, hat der

Oszillator RO' drei unterschiedliche Ausgangsfrequenzen:

up = 0, dnb = 1 : Ausgangsfrequenz fO;

up = 1 , dnb = 1 : Ausgangsfrequenz fO - df;

up = 1 , dnb = 0: Ausgangsfrequenz fO;

up = 0, dnb = 0: Ausgangsfrequenz fO + df.

Die Nachteile der gemäß den beiden Beispielen der Fig. 1 bis Fig. 3 beschriebenen konventionellen Lösungen sind zum einen ein hoher Energieverbrauch wegen der Erzeugung zweier digitaler Signale up und dnb, zum anderen eine niedrige Ausgangsfrequenz, denn es sind vier Varaktoren D1 ,

D2, D3, D4 (vgl. erstes Beispiel gemäß Fig. 1 ) bzw. D1 ', D2', D3', D4' (vgl. zweites Beispiel gemäß Fig. 2 und Fig. 3) erforderlich, so dass mehr parasitäre Kapazität im Oszillators RO bzw. Oszillators RO' erzeugt wird. Darstellung der vorliegenden Erfindung: Aufgabe, Lösung, Vorteile

Ausgehend von den vorstehend dargelegten Nachteilen und Unzulänglichkeiten sowie unter Würdigung des umrissenen Standes der Technik liegt der vorliegenden Erfindung die Aufgabe zugrunde, eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren gemäß dem Oberbegriff des Anspruchs 13 so weiterzubilden, dass der Energieaufwand möglichst gering und die Ausgangsfrequenz möglichst groß ist.

Diese Aufgabe wird durch eine Schaltungsanordnung mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 13 gelöst. Vorteilhafte Ausgestaltungen und zweckmäßige Weiterbildungen der vorliegenden Erfindung sind in den jeweiligen Unteransprüchen gekennzeichnet.

Erfindungsgemäß wird mindestens ein spannungsgesteuerter Oszillator (= VCO = Voltage-Controlled Oscillator) für mindestens eine Schaltung zur Takt- und Datenrückgewinnung (= CDR = Clock and Data Recovery), die mindestens einen binären Phasendetektor (= sogenannten Bang-Bang-

Phasendetektor oder Aufwärts/Abwärts-Phasendetektor) aufweist, derart angesteuert, dass nicht mehr vier, sondern nur noch zwei Varaktor(diod)en oder Abstimmdioden oder Kapazitätsdioden oder Varicaps benötigt werden, wobei die Frequenzänderung nicht mehr mit zwei Ansteuersignalen, sondern nur noch mit einem Ansteuersignal erzielt wird.

Hierdurch ist zum einen ein niedriger Strombedarf, das heißt ein niedriger Energieverbrauch realisierbar, denn aufgrund geringerer Parasitär-Kapazität als im Stand der Technik ist weniger Strom erforderlich, um die gleiche Ausgangsfrequenz zu erzielen. Zum anderen ist eine höhere Ausgangsfrequenz realisierbar, denn durch lediglich zwei Varaktoren (anstelle vierer Varaktoren im Stand der Technik) wird weniger parasitäre Kapazität im spannungsgesteuerten Oszillator erzeugt, so dass das Layout des spannungsgesteuerten Oszillators kompakter gestaltet werden kann.

Die vorliegende Erfindung betrifft schließlich die Verwendung mindestens einer Schaltungsanordnung gemäß der vorstehend dargelegten Art und/oder eines Verfahrens gemäß der vorstehend dargelegten Art zum Ansteuern mindestens eines spannungsgesteuerten Oszillators (= VCO = Voltage-Controlled

Oscillator) für mindestens eine Schaltung zur Takt- und Datenrückgewinnung (= CDR = Clock and Data Recovery) mit mindestens einem binären Phasendetektor (= sogenannter Bang-Bang- Phasendetektor oder Aufwärts/Abwärts-Phasendetektor). Kurze Beschreibung der Zeichnungen

Wie bereits vorstehend erörtert, gibt es verschiedene Möglichkeiten, die Lehre der vorliegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Hierzu wird einerseits auf die dem Anspruch 1 sowie dem Anspruch 13 nachgeordneten Ansprüche verwiesen, andererseits werden weitere Ausgestaltungen, Merkmale und Vorteile der vorliegenden Erfindung nachstehend unter

Anderem anhand des durch Fig. 4 bis Fig. 10 veranschaulichten Ausführungsbeispiels näher erläutert. Es zeigt:

Fig. 1 in konzeptuell-schematischer Darstellung ein erstes Beispiel für einen spannungsgesteuerten Oszillator aus dem Stand der Technik, der nach dem Verfahren aus dem Stand der Technik arbeitet;

Fig. 2 in konzeptuell-schematischer Darstellung ein zweites Beispiel für einen spannungsgesteuerten Oszillator aus dem Stand der Technik, der nach dem Verfahren aus dem Stand der Technik arbeitet;

Fig. 3 in diagrammatischer Darstellung die typische Frequenz-Tuning-Charakteristik des spannungsgesteuerten Oszillators aus Fig. 2, wobei die Ansteuerspannung auf der Rechtsachse aufgetragen ist;

Fig. 4 in konzeptuell-schematischer Darstellung ein Ausführungsbeispiel für einen spannungsgesteuerten Oszillator, der Teil der erfindungsgemäßen Schaltungsanordnung aus Fig. 7 ist und nach dem Verfahren gemäß der vorliegenden Erfindung arbeitet;

Fig. 5 in diagrammatischer Darstellung die Frequenz-Tuning-Charakteristik des spannungsgesteuerten Oszillators aus Fig. 4, wobei die Ansteuerspannung auf der Rechtsachse aufgetragen ist;

Fig. 6 in diagrammatischer Darstellung betriebsparameterbedingte Abweichungen in der Frequenz- Tuning-Charakteristik aus Fig. 5;

Fig. 7 in konzeptuell-schematischer Darstellung ein Ausführungsbeispiel für eine Schaltungsanordnung gemäß der vorliegenden Erfindung, die nach dem Verfahren gemäß der vorliegenden Erfindung arbeitet;

Fig. 8 in konzeptuell-schematischer Darstellung ein Ausführungsbeispiel für einen Kalibrierungsoszillator, der Teil der erfindungsgemäßen Schaltungsanordnung aus Fig. 7 ist und nach dem Verfahren gemäß der vorliegenden Erfindung arbeitet;

Fig. 9 in konzeptuell-schematischer Darstellung ein Ausführungsbeispiel für einen Referenzoszillator, der Teil der erfindungsgemäßen Schaltungsanordnung aus Fig. 7 ist und nach dem Verfahren gemäß der vorliegenden Erfindung arbeitet; und

Fig. 10 in diagrammatischer Darstellung eine visuelle Veranschaulichung der Berechnungen der Schaltungsanordnung aus Fig. 7.

Gleiche oder ähnliche Ausgestaltungen, Elemente oder Merkmale sind in Fig. 1 bis Fig. 10 mit identischen Bezugszeichen versehen.

Bester Weg zur Ausführung der vorliegenden Erfindung Fig. 4 zeigt ein Ausführungsbeispiel für einen spannungsgesteuerten Ringoszillator 10. Die Frequenz dieses spannungsgesteuerten Oszillators 10 kann - anders als im Stand der Technik (vgl. Fig. 1 , Fig. 2), demzufolge zwei Tuning-Eingänge benötigt werden - über ein kalibriertes Ansteuersignal Vbb eingestellt werden. Hierbei wird die Frequenzänderung durch zwei Varaktor(diod)en oder

Abstimmdioden oder Kapazitätsdioden oder Varicaps 12, 14 eingestellt.

Fig. 4 ist entnehmbar, dass der anodische Anschluss des ersten Varaktors 12 des spannungsgesteuerten Oszillators 10 und der anodische Anschluss des zweiten Varaktors 14 des spannungsgesteuerten Oszillators 10 mit dem kalibrierten Ansteuersignal Vbb beaufschlagt werden.

Der kathodische Anschluss des ersten Varaktors 12 ist mit dem Sourcekontakt oder Emitteranschluss eines ersten Transistors 22 des spannungsgesteuerten Oszillators 10 sowie mit dem Drainkontakt oder Kollektoranschluss eines zweiten Transistors 24 des spannungsgesteuerten Oszillators 10 verbunden, und der kathodische Anschluss des zweiten Varaktors 14 ist mit dem Sourcekontakt oder

Emitteranschluss eines dritten Transistors 26 des spannungsgesteuerten Oszillators 10 sowie mit dem Drainkontakt oder Kollektoranschluss eines vierten Transistors 28 des spannungsgesteuerten Oszillators 10 verbunden.

Der Sourcekontakt oder Emitteranschluss des zweiten Transistors 24 und der Sourcekontakt oder Emitteranschluss des vierten Transistors 28 sind miteinander sowie mit einer Stromquelle 20 verbunden. Der Gatekontakt oder Basisanschluss des ersten Transistors 22 und der Gatekontakt oder Basisanschluss des dritten Transistors 26 sind miteinander verbunden und werden mit einer Biasspannung oder Vorspannung Vbias beaufschlagt. Der Drainkontakt oder Kollektoranschluss des ersten Transistors 22 und der Drainkontakt oder Kollektoranschluss des dritten Transistors 26 stellen das Ausgangssignal Ve des spannungsgesteuerten Oszillators 10 zur Verfügung.

Fig. 5 zeigt die typische Frequenz-Tuning-Charakteristik, wenn die Ansteuerspannung Vbb im Bereich von 100 Millivolt bis 700 Millivolt variiert wird. Der Oszillator 10 erhält am Tuning-Eingang Vbb nun drei diskrete, entsprechend vom Ausgang des binären Phasendetektors erzeugte Spannungen und erzeugt damit nun drei diskrete Ausgangsfrequenzen:

- Tuningspannung Vbb = 200 Millivolt— > Ausgangsfrequenz fO - df;

- Tuningspannung Vbb = 400 Millivolt— > Ausgangsfrequenz fO;

- Tuningspannung Vbb = 600 Millivolt— > Ausgangsfrequenz fO + df.

Die Frequenz-Tuning-Charakteristik ändert sich über die Betriebsparameter, wie etwa Technologie, Versorgungsspannung und Temperatur. Dieses Verhalten ist in Fig. 6 dargestellt, in der zum optimalen Einstellen der Ausgangsfrequenz fO eine Ansteuerspannung Vbb von etwa 495 Millivolt anstelle 400 Millivolt angezeigt ist, das heißt die Abweichung von Vbb = 400 Millivolt beträgt zum Beispiel für eine Chip-Temperatur von 120 Grad Celsius etwa 95 Millivolt. Um nun für alle Betriebsparameter jeweils die korrekte Tuningspannung Vbb zu erzeugen, weist die vorliegende Erfindung eine Kalibrierungsschaltung 100 auf, wie anhand eines Ausführungsbeispiels in Fig. 7 veranschaulicht:

Die Kalibrierungsschaltung 100 gemäß Fig. 7 weist zwei zusätzliche Oszillatoren 30, 50 von im Wesentlichen gleicher Bauart wie den vorstehend unter Bezugnahme auf Fig. 4 beschriebenen Hauptoszillator 10 auf. Jedoch können diese beiden zusätzlichen Oszillatoren 30, 50 mit wesentlich niedrigerer Frequenz und damit mit wesentlich niedrigerem Stromverbrauch als der Hauptoszillator 10 betrieben werden können; gleichwohl weisen diese beiden zusätzlichen Oszillatoren 30, 50 im

Wesentlichen die gleichen Tuning-Eigenschaften wie der Hauptoszillator 10 auf.

Der eine der beiden zusätzlichen Oszillatoren 30, 50 ist ein anhand Fig. 8 exemplarisch veranschaulichter Kalibrierungsoszillator 50, der jeweils abwechselnd für die Zeitspanne Tref eine erste Tuningspannung Vcm von etwa 400 Millivolt, anschließend eine dritte Tuningspannung Vcm+ von etwa 600 Millivolt (= Vcm + 200 Millivolt) und daran anschließend eine zweite Tuningspannung Vcm- von etwa 200 Millivolt (= Vcm - 200 Millivolt) erhält.

Der anodische Anschluss eines ersten Varaktors 52 des Kalibrierungsoszillators 50 wird mit der ersten Tuningspannung Vcm und mit der zweiten Tuningspannung Vcm- beaufschlagt, und der anodische

Anschluss eines zweiten Varaktors 54 des Kalibrierungsoszillators 50 wird mit der ersten Tuningspannung Vcm und mit der dritten Tuningspannung Vcm+ beaufschlagt.

Der kathodische Anschluss des ersten Varaktors 52 und der kathodische Anschluss des zweiten Varaktors 54 sind miteinander, mit dem Sourcekontakt oder Emitteranschluss eines ersten

Transistors 62 des Kalibrierungsoszillators 50 sowie mit dem Drainkontakt oder Kollektoranschluss eines zweiten Transistors 64 des Kalibrierungsoszillators 50 verbunden.

Der anodische Anschluss eines dritten Varaktors 56 des Kalibrierungsoszillators 50 wird mit der ersten Tuningspannung Vcm und mit der zweiten Tuningspannung Vcm- beaufschlagt, und der anodische

Anschluss eines vierten Varaktors 58 des Kalibrierungsoszillators 50 wird mit der ersten Tuningspannung Vcm und mit der dritten Tuningspannung Vcm+ beaufschlagt.

Der kathodische Anschluss des dritten Varaktors 56 und der kathodische Anschluss des vierten Varaktors 58 sind miteinander, mit dem Sourcekontakt oder Emitteranschluss eines dritten

Transistors 66 des Kalibrierungsoszillators 50 sowie mit dem Drainkontakt oder Kollektoranschluss eines vierten Transistors 68 des Kalibrierungsoszillators 50 verbunden.

Der Sourcekontakt oder Emitteranschluss des zweiten Transistors 64 und der Sourcekontakt oder Emitteranschluss des vierten Transistors 68 sind miteinander sowie mit einer Stromquelle 60 verbunden. Der Gatekontakt oder Basisanschluss des ersten Transistors 62 und der Gatekontakt oder Basisanschluss des dritten Transistors 66 sind miteinander verbunden und werden mit einer Biasspannung oder Vorspannung Vbias beaufschlagt. Der Drainkontakt oder Kollektoranschluss des ersten Transistors 62 und der Drainkontakt oder Kollektoranschluss des dritten Transistors 66 stellen das Ausgangssignal Vc des Kalibrierungsoszillators 50 zur Verfügung.

Der andere der beiden zusätzlichen Oszillatoren 30, 50 ist ein anhand Fig. 9 exemplarisch veranschaulichter Referenzoszillator 30, der dem Kalibrierungsoszillator 50 taktmäßig zugeordnet ist. Der anodische Anschluss eines ersten Varaktors 32 des Referenzoszillators 30 und der anodische

Anschluss eines zweiten Varaktors 34 des Referenzoszillators 30 werden mit einem Bezugspotential oder Referenzpotential GND, nämlich mit Erdpotential oder Massepotential oder Nullpotential beaufschlagt. Der kathodische Anschluss des ersten Varaktors 32 und der kathodische Anschluss des zweiten

Varaktors 34 sind miteinander, mit dem Sourcekontakt oder Emitteranschluss eines ersten Transistors 42 des Referenzoszillators 30 sowie mit dem Drainkontakt oder Kollektoranschluss eines zweiten Transistors 44 des Referenzoszillators 30 verbunden. Der anodische Anschluss eines dritten Varaktors 36 des Referenzoszillators 30 und der anodische

Anschluss eines vierten Varaktors 38 des Referenzoszillators 30 werden mit dem Bezugspotential oder Referenzpotential GND, nämlich mit Erdpotential oder Massepotential oder Nullpotential beaufschlagt. Der kathodische Anschluss des dritten Varaktors 36 und der kathodische Anschluss des vierten

Varaktors 38 sind miteinander, mit dem Sourcekontakt oder Emitteranschluss eines dritten Transistors 46 des Referenzoszillators 30 sowie mit dem Drainkontakt oder Kollektoranschluss eines vierten Transistors 48 des Referenzoszillators 30 verbunden. Der Sourcekontakt oder Emitteranschluss des zweiten Transistors 44 und der Sourcekontakt oder

Emitteranschluss des vierten Transistors 48 sind miteinander sowie mit einer Stromquelle 40 verbunden. Der Gatekontakt oder Basisanschluss des ersten Transistors 42 und der Gatekontakt oder Basisanschluss des dritten Transistors 46 sind miteinander verbunden und werden mit einer Biasspannung oder Vorspannung Vbias beaufschlagt. Der Drainkontakt oder Kollektoranschluss des ersten Transistors 42 und der Drainkontakt oder Kollektoranschluss des dritten Transistors 46 stellen das Ausgangssignal Vr des Referenzoszillators 30 zur Verfügung.

Bei den vorgenannten Varaktor(diod)en oder Abstimmdioden oder Kapazitätsdioden oder Varicaps 12, 14, 32, 34, 36, 38, 52, 54, 56, 58 handelt es sich um elektronische Halbleiterbauteile, bei denen sich durch Ändern der angelegten Spannung eine Variation der Kapazität von zum Beispiel 10 zu 1 erreichen lässt, so dass eine elektrisch steuerbare Kapazität zur Verfügung steht.

Ein Teil der vorgenannten Transistoren 22, 24, 26, 28, 42, 44, 46, 48, 62, 64, 66, 68 kann oder alle vorgenannten Transistoren 22, 24, 26, 28, 42, 44, 46, 48, 62, 64, 66, 68 können insbesondere als Feldeffekttransistoren (FET = Field-Effect Transistor), zum Beispiel als Metall-Oxid-Halbleiter-

Feldeffekttransistoren (MOSFET = Metal-Oxide-Semiconductor Field-Effect Transistor), wie etwa als n-Typ-Metall-Oxid-Halbleiter-Feldeffekttransistoren (n-type MOSFETs), ausgebildet sein.

Ein dem Kalibrierungsoszillator 50 sowie dem Referenzoszillator 30 nachgeschalteter Taktzähler 70 (sogenannter dock cycle error counter) vergleicht auf Basis des Ausgangssignals Vc des

Kalibrierungsoszillators 50 sowie des Ausgangssignals Vr des Referenzoszillators 30 die jeweilige Anzahl N der Takte (sogenannte clock cycles) des Kalibrierungsoszillators 50 bzw. des Referenzoszillators 30 und bildet die Differenz. Der sich aus der Differenz dieser beiden Taktanzahlen N ergebende Taktfehler DE (sogenannter clock cycle error) wird im Taktzähler 70 integriert und als digitales Bus-Signal einem dem Taktzähler 70 nachfolgenden Digital-Analog-Wandler 90 als Eingangssignal bereit gestellt. Der Digital-Analog- Wandler 90 wandelt den Taktfehler DE in ein analoges Signal um, das die Tuningspannung Vcm, Vcm-, Vcm+ im Kalibrierungsoszillator 50 auf den richtigen Wert einstellt.

Fig. 10 veranschaulicht exemplarisch die Berechnungen der Kalibrierungsschaltung 100, insbesondere Genauigkeit, Standardabweichung o, notwendige Zählerlänge des Taktzählers 70, Bitbreite des Digital-Analog-Wandlers 90 und dergleichen. Hierbei

- ist in der obersten Zeile der Fig. 10 die jeweils durch einen Doppelpfeil angedeutete zeitliche Signallänge N*T _ref ± σ _ΓΘ *Ν ^0,5 veranschaulicht,

- in der zweitobersten Zeile wird die Funktion des N Zyklen zählenden Referenzoszillators 30 veranschaulicht,

- in der zweituntersten Zeile wird die Funktion des die Frequenz verschiebenden

Kalibrierungsoszillators 50 veranschaulicht und

- in der untersten Zeile wird die Funktion des digitalen Integrierers innerhalb des Taktzählers 70 veranschaulicht. Hierbei ergibt sich die Anzahl N _coun t@6oo der clock cycles (Takte) während der Tuningspannung

Vcm + 200 Millivolt (= etwa 600 Millivolt) zu N _coun t@6oo = [N*T _ref ± o _ref *N ⁰ ' ⁵ + σ ₆₀ ο*(Ν*Τ _ΓΘ Τ ₆ οο) ⁰ ' ⁵ ]/Τ ₆₀ ο; entsprechend ergibt sich die Anzahl N _coun t@4oo der clock cycles (Takte) während der Tuningspannung Vcm (= etwa 400 Millivolt) zu N _coun t@4oo = [N*T _ref ± o _ref *N ⁰ ' ⁵ + σ ₄ οο*(Ν*Τ _ΓΘ Τ4οο) ⁰ ' ⁵ ] Τ ₄ οο, und die Anzahl N _coun t@2oo der clock cycles (Takte) während der Tuningspannung Vcm - 200 Millivolt (= etwa 200 Millivolt) ergibt sich zu N _coun t@2oo = [N*T _ref ± o _ref *N ⁰ ' ⁵ + σ ₂ οο*(Ν*Τ _ΓΘ Τ ₂ οο) ⁰ ' ⁵ ] Τ ₂₀ ο. Wenn der Referenzoszillator 30 von derselben Art wie der Kalibrierungsoszillator 50 ist, so ist auch die Jitter-Performance dieselbe, so dass in obiger Formel σ ₆ οο*(Ν*Τ _ΓΘ Τ ₆₀ ο) ⁰ ' ⁵ = σ _ΓΘ *Ν ^0,5 bzw. a4oo*(N*T _ref /T ₄ oo) ⁰ ' ⁵ = a _ref *N ⁰ ' ⁵ bzw. o ₂ oo*(N*T _ref /T ₂₀ o) ⁰ ' ⁵ = o _ref *N ⁰ ' ⁵ gilt.

In diesem Falle ergibt sich die Anzahl N _coun t@6oo der dock cycles (Takte) während der Tuningspannung Vcm + 200 Millivolt (= etwa 600 Millivolt) zu Anzahl N _COU nt@6oo = [N*T _ref ± 2*σ _ΓΘ *Ν ⁰ ' ⁵ ]/Τ ₆₀₀ ; entsprechend ergibt sich die Anzahl N _coun t@4oo der clock cycles (Takte) während der Tuningspannung Vcm (= etwa 400 Millivolt) zu Anzahl N _coun t@4oo = [N*T _re f ± 2*σ _ΓΘ *Ν ⁰ ' ⁵ ]/Τ ₄ οο, und die Anzahl N _coun t@2oo der clock cycles (Takte) während der Tuningspannung Vcm - 200 Millivolt (= etwa 200 Millivolt) ergibt sich zu zu

Anzahl N _count@20 o = [N*T _ref ± 2*σ^*Ν ⁰ ' ⁵ ]/Τ ₂₀₀ .

Der digitale Integrierer innerhalb des Taktzählers 70 gibt unter Berücksichtigung des digitalen Fehlers DE die Gesamtanzahl N _coun t@6oo - N _coun t@4oo ⁺ N _coun t@2oo - co _U nt@4oo ⁼

[N*T _ref ± 2*o _ref *N ⁰ - ⁵ ]/T ₆₀ o - [N*T _ref ± 2*o _ref *N ⁵ ]/T ₄₀₀ + [N*T _ref ± 2*o _ref *N ⁵ ]/T ₂₀₀ - [N*T _ref ± 2*o _ref *N ⁵ ]/T ₄₀₀ aus.

Da nun + 2*o _ref *N°' ⁵ /r ₆₀ o ± 2 ^* σ _Γ Ν°· ⁵ /Γ ₄ οο ± 2*o _ref *N ⁵ /r ₂₀ o ± + 8 N° , ergibt sich eine Frequenzabweichung Af«»^ - Af^oo = 1 Teoo - 1Π ^" «ο - (1Π ^" «) - 1/T ₂₀₀ ) = 1 Teoo - MTAOO + 1 T ₂₀₀ - Ι/Τψοο = ± 8*o _re /(T _ref *T ₄ oo*N ⁵ ).

Bezugszeichenliste

100 Schaltungsanordnung, insbesondere Kalibrierungsschaltung

10 spannungsgesteuerter Oszillator, insbesondere spannungsgesteuerter Ringoszillator

12 erster Varaktor des spannungsgesteuerten Oszillators 10

14 zweiter Varaktor des spannungsgesteuerten Oszillators 10

20 Stromquelle des spannungsgesteuerten Oszillators 10

22 erster Transistor des spannungsgesteuerten Oszillators 10

24 zweiter Transistor des spannungsgesteuerten Oszillators 10

26 dritter Transistor des spannungsgesteuerten Oszillators 10

28 vierter Transistor des spannungsgesteuerten Oszillators 10

30 Referenzoszillator

32 erster Varaktor des Referenzoszillators 30

34 zweiter Varaktor des Referenzoszillators 30

36 dritter Varaktor des Referenzoszillators 30

38 vierter Varaktor des Referenzoszillators 30

40 Stromquelle des Referenzoszillators 30

42 erster Transistor des Referenzoszillators 30

44 zweiter Transistor des Referenzoszillators 30 46 dritter Transistor des Referenzoszillators 30

48 vierter Transistor des Referenzoszillators 30

50 Kalibrierungsoszillator

52 erster Varaktor des Kalibrierungsoszillators 50

54 zweiter Varaktor des Kalibrierungsoszillators 50

56 dritter Varaktor des Kalibrierungsoszillators 50

58 vierter Varaktor des Kalibrierungsoszillators 50

60 Stromquelle des Kalibrierungsoszillators 50

62 erster Transistor des Kalibrierungsoszillators 50

64 zweiter Transistor des Kalibrierungsoszillators 50

66 dritter Transistor des Kalibrierungsoszillators 50

68 vierter Transistor des Kalibrierungsoszillators 50

70 Taktzähler

90 Digital-Analog-Wandler

D1 erster Varaktor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

D1 ' erster Varaktor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

D2 zweiter Varaktor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

D2' zweiter Varaktor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

D3 dritter Varaktor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 ) D3' dritter Varaktor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

D4 vierter Varaktor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

D4' vierter Varaktor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

DE Taktfehler, insbesondere digitaler Taktfehler

dnb zweites digitales Signal zur Feineinstellung des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

GND Bezugspotential oder Referenzpotential, insbesondere Erdpotential oder Massepotential oder Nullpotential

11 Stromstärke der ersten Stromquelle SQ1 ' (= Stand der Technik; vgl. Fig. 2)

12 Stromstärke der zweiten Stromquelle SQ2' (= Stand der Technik; vgl. Fig. 2)

N Taktanzahl

RO spannungsgesteuerter Oszillator, insbesondere spannungsgesteuerter Ringoszillator

(= Stand der Technik; vgl. Fig. 1 )

RO' spannungsgesteuerter Oszillator, insbesondere spannungsgesteuerter Ringoszillator

(= Stand der Technik; vgl. Fig. 2)

SQ Stromquelle des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

SQ1 ' erste Stromquelle des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

SQ2' zweite Stromquelle des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

Tref Zeit oder Zeitspanne

T1 erster Transistor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 ) T1 ' erster Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2) T2 zweiter Transistor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

T2' zweiter Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

T3 dritter Transistor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

T3' dritter Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2) T4 vierter Transistor des spannungsgesteuerten Oszillators RO (= Stand der Technik; vgl. Fig. 1 )

T4' vierter Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

T5' fünfter Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

T6' sechster Transistor des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2) up erstes digitales Signal zur Feineinstellung des spannungsgesteuerten Oszillators RO' (= Stand der Technik; vgl. Fig. 2)

Vbb Ansteuersignal des spannungsgesteuerten Oszillators 10

Vbias Biasspannung oder Vorspannung

Vc Ausgangssignal des Kalibrierungsoszillators 50

Vcm erstes Tuningsignal des Kalibrierungsoszillators 50

Vcm- zweites Tuningsignal des Kalibrierungsoszillators 50

Vcm+ drittes Tuningsignal des Kalibrierungsoszillators 50

Ve Ausgangssignal des spannungsgesteuerten Oszillators 10

Vr Ausgangssignal des Referenzoszillators 30

Vtunel erster Tuning-Eingang (= Stand der Technik; vgl. Fig. 1 und Fig. 2)

Vtune2 zweiter Tuning-Eingang (= Stand der Technik; vgl. Fig. 1 )