Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Schutz einer Schaltung, insbesondere einer integrierten Schaltung, vor elektrostatischen Entladungen sowie ein Verfahren zum Ansteuern einer derartigen Schaltungsanordnung . Dabei ist die vorliegende Erfindung insbesondere für integrierte Schaltungen geeignet , welche in einem Normalbetrieb Signale oder eine zusätzliche Versorgungsspannung verarbeiten sollen, welche größer ist als eine allgemeine Versorgungsspannung der integrierten Schaltkreise .

Moderne integrierte Schaltkreise ( ICs ) können leicht durch Anlegen einer zu hohen Spannung beschädigt werden . Hierbei kann es insbesondere zu einer irreversiblen Schädigung von Gateoxiden von MOS-Feldeffekttransistoren in der Schaltung kommen . Derartige hohe Spannungen können insbesondere durch elektrostatische Entladungen auf die integrierte Schaltung übertragen werden, beispielsweise wenn ein Mensch Anschlüsse der integrierten Schaltung berührt . Daher ist es bekannt , integrierte Schaltungen mit Schaltungsanordnungen zum Schutz vor elektrostatischen Entladungen (electrostatic discharge, ESD) auszustatten, durch welche eine elektrostatische Entla- düng auf ein Versorgungspotenzial, beispielsweise auf Masse, abgeleitet wird, wobei die Schaltungsanordnung in einem Normalbetrieb der Schaltung nicht leitend ist . Hierzu wird beispielsweise ein entsprechend dimensioniertes NMOS- Bauelement zwischen einen zu schützenden Anschluss der Schal- tung und eine Masseleitung geschaltet , wobei das NMOS- Bauelement in einem Normalbetrieb der Schaltung ein Sperrverhalten aufweist und bei einem Anliegen einer elektrostatischen Entladung an dem Anschluss leitend wird .

Im Zuge der zunehmenden Miniaturisierung von integrierten Schaltkreisen wie beispielsweise CMOS-Schaltkreisen sind allgemeine Versorgungsspannungen der Schaltungen, d . h . Versor-

gungsspannungen, welche den größten Teil der Schaltung versorgen ( „core supply voltage" ) , stetig gesunken . Demgegenüber sind Versorgungsspannungen von Eingabe/Ausgabeschnittstellen im Wesentlichen gleich geblieben, um eine Rückwärtskompatibi- lität mit Schaltungen, welche mit höheren Versorgungsspannungen betrieben werden, zu erhalten .

Derartige Eingabe/Ausgabeschnittstellen ( IO-Schnittstellen) müssen häufig in der Lage sein, Signale zu empfangen, welche eine Spannung aufweisen, die sogar noch größer als die Versorgungsspannung für die IO-Schnittstellen ist, was als „o- ver-voltage tolerant 10" bezeichnet wird, oder eine Signalspannung abzuleiten, welche höher ist als die Versorgungsspannung .

Teilweise werden bei integrierten Schaltungen auch verschiedene Versorgungsspannungen möglich gemacht . Beispielsweise kann ein in DSM (deep submicron) -CMOS Technologie gefertigter Chip, welcher normalerweise mit einer Versorgungsspannung von 3, 3 V betrieben wird, zudem einen Spannungsversorgungsan- schluss für eine Spannung von 5 V aufweisen . Dies kann beispielsweise benutzt werden, um den Chip mit einem Spannungsregler auszustatten, über welchen der Chip in einer Umgebung, in welcher eine 3, 3 V-Spannungsversorgung nicht verfügbar ist, mit einer 5 V-Spannungsversorgung versorgt werden kann, oder um entsprechende IO-Schnittstellen bereitzustellen . Ein derartiger Spannungsregler kann im Wesentlichen durch einen einzigen MOS-Transistor gebildet werden, ohne dass Probleme durch Degradation von Gateoxiden auftreten, da ein derartiger MOS-Transistor, beispielsweise ein PMOS-Transistor, nur zwischen die externe 5 V-Versorgungsspannung und die intern erzeugte 3, 3 V-Versorgungsspannung geschaltet ist, so dass hier nicht die gesamte Spannung von 5 V über den Transistor, beispielsweise zwischen Drain und Gate, Source und Gate oder Ga- te und BuIk abfällt .

Eine entsprechende ESD-Schutzschaltungsanordnung muss j edoch im Allgemeinen zwischen der Versorgungsspannung, in diesem Fall 5 V, und Masse geschaltet werden . Daher würde bei einer 3 , 3 V Technologie eine ESD-Schutzanordnung, welche wie oben beschrieben beispielsweise auf einem einzelnen zwischen die Versorgungsspannung und Masse geschalteten NMOS-Transistor basiert, unter Zuverlässigkeitsproblemen leiden, da es beispielsweise aufgrund des hohen Spannungsabfalls zu einer Degradation des Gateoxids kommen könnte .

Daher ist es bei derartigen Schaltungen bekannt, zwei insbesondere gestapelte ( „stacked" ) NMOS-Schutzelemente zu verwenden, so dass an j edem Schutzelement nur ein Teil der in einem Normalbetrieb der j eweiligen Schaltung anliegenden Spannung abfällt .

Eine derartige Schaltungsanordnung, welche in der US 6 , 534 , 833 Bl näher beschrieben ist, ist in Figur 7 dargestellt . Dabei weist eine zu schützende Schaltung 6 bzw . ein zu schützender Schaltungsabschnitt einen Anschluss 1 für eine Versorgungsspannung, beispielsweise 5 V, und einen Anschluss 2 für eine Masseleitung auf . Zwischen den Anschluss 1 und den Anschluss 2 sind zwei gestapelte NMOS-Transistoren 65, 66 wie in Figur 7 gezeigt geschaltet . Gateanschlüsse der NMOS- Transistoren 65 und 66 sind über Widerstände RIO und RIl wie dargestellt mit dem Anschluss 2 verschaltet .

Bei der in Figur 7 dargestellten Schaltung liegen in einem Normalbetrieb der Schaltung die Gateanschlüsse der NMOS- Transistoren 65 und 66 auf Massepotenzial, so dass die NMOS- Transistoren 65 und 66 sperren und somit kein Strom über die NMOS-Transistoren 65 und 66 fließt .

Liegt an dem Anschluss 1 nun aufgrund einer elektrostatischen Entladung eine hohe Spannung an, wächst wegen einer kapazitiven Kopplung zwischen dem Gateanschluss des NMOS-Transistors 65 und dem mit dem Anschluss 1 verschalteten Drainanschluss

des NMOS-Transistors 65 auch die Spannung an dem Ga- teanschluss des NMOS-Transistors 65 schnell an . Durch weitere kapazitive Kopplung zwischen dem Gateanschluss des NMOS- Transistors 65 und dem Sourceanschluss des NMOS-Transistors 65 , welcher mit dem Drainanschluss des NMOS-Transistors 66 verschaltet ist, und kapazitiver Kopplung zwischen dem Drainanschluss des NMOS-Transistors 66 und dem Gateanschluss des NMOS-Transistors 66 wächst auch die Spannung an dem Gateanschluss des NMOS-Transistors 66 an . Die Widerstände RIO und RlI bewirken dabei, dass tatsächlich an den Gateanschlüssen der NMOS-Transistoren 65, 66 zumindest kurzzeitig, d . h . während einer elektrostatischen Entladung eine andere Spannung als Masse anliegen kann .

Dies bewirkt, dass die NMOS-Transistoren 65, 66 leitend werden, da eine Durchbruchfeidstärke der NMOS-Transistoren 65, 66 erreicht wird, und somit die elektrostatische Entladung von Anschluss 1 auf Masse, d . h . zu Anschluss 2 , abfließen kann .

Eine derartige Schaltung weist den Nachteil auf, dass die erhöhte Spannung an den Gateanschlüssen der NMOS-Transistoren 65 und 66 im Allgemeinen nicht über die gesamte Dauer eines typischen ESD-Pulses ( in der Größenordnung von 150 Nanosekun- den) zur Verfügung steht, was zu einem erhöhten Spannungsabfall an den NMOS-Transistoren 65 und 66 und an der zu schützenden Schaltung 6 führt . Weiterhin ist eine derartige Schaltung nicht bei den eingangs erwähnten IO-Schnittstellen, welche in einem Normalbetrieb eine überhöhte Spannung tolerieren sollen, anwendbar, es sei denn es werden NMOS-Transistoren 65 und 66 verwendet, welche mit der erhöhten Versorgungsspannung von beispielsweise 5 V kompatibel sind . Dies bedeutet j edoch wiederum einen zusätzlichen, kaum akzeptablen Technologieaufwand.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Schaltungsanordnung zum Schutz einer Schaltung vor elektro-

statischen Entladungen bereitzustellen, welche zum Schutz von Anschlüssen, welche zur Verarbeitung einer von einer allgemeinen Versorgungsspannung der Schaltung verschiedenen Spannung ausgelegt ist , wobei die Schaltungsanordnung einen zu- verlässigen Betrieb über eine gesamte Dauer eines ESD-Pulses ermöglichen soll und mit Bauelementen realisierbar sein soll , welche für die allgemeine Versorgungsspannung der Schaltung ausgelegt sind.

Diese Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1 sowie ein Verfahren zum Ansteuern einer Schaltungsanordnung nach Anspruch 27. Die abhängigen Ansprüche definieren j eweils vorteilhafte oder bevorzugte Ausführungsbeispiele .

Erfindungsgemäß wird eine Schaltungsanordnung zum Schutz einer Schaltung vor elektrostatischen Entladungen mit einem ersten Schutzelement und einem zweiten Schutzelement vorgeschlagen, wobei ein erster Anschluss des ersten Schutzele- ments mit einem zu schützenden Anschluss der Schaltung verschaltet ist , wobei ein zweiter Anschluss des ersten Schutzelement mit einem ersten Anschluss des zweiten Schutzelements verschaltet ist und wobei ein zweiter Anschluss des zweiten Schutzelements mit einem ersten Potenzial verschaltet ist .

Die erfindungsgemäße Schaltungsanordnung umfasst erste Filtermittel , welche mit dem zu schützenden Anschluss der Schaltung und dem ersten Potenzial verschaltet sind und derart ausgestaltet sind, dass sie an einem Ausgang ein erstes Steu- erpotenzial bereitstellen, welches während eines Normalbetriebs der Schaltung einen ersten Wert annimmt, während es bei einem Auftreten einer elektrostatischen Entladung an dem zu schützenden Anschluss einen von dem ersten Wert verschiedenen zweiten Wert annimmt . Weiterhin umfasst die erfindungs- gemäße Schaltungsanordnung zweite Filtermittel, welche mit einem zweiten Potenzial sowie mit dem zu schützenden Anschluss der Schaltung oder dem ersten Potenzial verschaltet

sind und derart ausgestaltet sind, dass sie an einem Ausgang ein zweites Steuerpotenzial bereitstellen, welches während eines Normalbetriebs der Schaltung einen zweiten Wert annimmt, während es bei einem Auftreten einer elektrostatischen Entladung an dem zu schützenden Anschluss einen von dem zweiten Wert verschiedenen Wert annimmt .

Schließlich umfasst die erfindungsgemäße Schaltungsanordnung Steuermittel, welche mit dem Ausgang des ersten Filtermit- tels , dem Ausgang des zweiten Filtermittels , einem Steuereingang des ersten Schutzelements und einem Steuereingang des zweiten Schutzelements verschaltet sind und derart ausgestaltet sind, dass sie in Abhängigkeit von dem ersten Steuerpotenzial und dem zweiten Steuerpotenzial das erste Schutzele- ment und das zweite Schutzelement derart ansteuern, dass in einem Normalbetrieb der Schaltung zumindest das erste Schutzelement oder das zweite Schutzelement ein Sperrverhalten zwischen seinem ersten Anschluss und seinem zweiten Anschluss aufweist , während bei einem Auftreten einer elektrostatischen Entladung sowohl das erste Schutzelement als auch das zweite Schutzelement zwischen seinem j eweiligen ersten Anschluss und seinem j eweiligen zweiten Anschluss leitend ist .

Durch den Einsatz der ersten und der zweiten Filtermittel und der entsprechenden Steuermittel können das erste Schutzelement und das zweite Schutzelement im Wesentlichen über einen gesamten Zeitraum eines ESD-Pulses derart angesteuert werden, dass an der zu schützenden Schaltung sowie an dem ersten Schutzelement und dem zweiten Schutzelement keine unzulässig hohen Spannungen anliegen .

Das erste Schutzelement und das zweite Schutzelement können dabei insbesondere MOS-Transistoren, insbesondere NMOS- Transistoren sein.

Die erfindungsgemäße Schaltungsanordnung ist in diesem Fall bevorzugt derart ausgestaltet, dass in dem Normalbetrieb der

Schaltung die Spannungen an den Steuereingängen sowie an den ersten und zweiten Anschlüssen der MOS-Transistoren derart eingestellt werden, dass eine Degradation von Gateoxiden der MOS-Transistoren vermieden wird und somit eine zuverlässige Funktion der Schaltungsanordnung sichergestellt ist .

Der zu schützende Anschluss der Schaltung kann dabei insbesondere ein Anschluss für ein Potenzial bzw. eine Versorgungsspannung sein, welche bezüglich des ersten Potenzials größer ist als das zweite Potenzial bezüglich des ersten Potenzials . Beispielsweise kann der zu schützende Anschluss ein Anschluss für eine 5 V-Versorgungsspannung sein, das erste Potenzial ein Massepotenzial und das zweite Potenzial eine 3 , 3 V-Versorgungsspannung sein . Die vorliegende Erfindung ist selbstverständlich auch für andere Spannungen bzw . Potenziale geeignet .

Die ersten Filtermittel und/oder die zweiten Filtermittel können j eweils über einen oder mehrere Widerstände und/oder über eine oder mehrere Kapazitäten mit den entsprechenden Potenzialen bzw . Anschlüssen verschaltet sein, wobei sich eine Zeitkonstante der j eweiligen Filtermittel aus den Widerständen und Kapazitäten ergibt .

Die Filtermittel können dabei insbesondere als Hochpass oder Tiefpass ausgestaltet sein, wobei die Zeitkonstante dann der reziproken Grenzfrequenz entspricht . Diese Zeitkonstante liegt bevorzugt zwischen einer typischen Anstiegszeit von ESD-Ereignissen und einer Zeitkonstante, welche eine Änderung eines an dem zu schützenden Anschluss anliegenden Signals bzw . einer an dem zu schützenden Anschluss anliegenden Versorgungsspannung beschreibt .

Die Steuermittel können eine Mehrzahl von hintereinander ge- schalteten Treiberstufen umfassen, wobei Eingänge einer Ersten der Treiberstufen mit den Ausgängen der ersten und zweiten Filtermittel verschaltet sind und Ausgänge einer Letzten

der Treiberstufen mit den Steuereingängen des ersten Schutzelements und des zweiten Schutzelements verschaltet sind .

Um die Ansteuerung des ersten Schutzelements und des zweiten Schutzelements zu verbessern, kann ein Rückkoppelpfad von dem Steuereingang des ersten und/oder zweiten Schutzelements zu einem Eingang der Steuermittel vorgesehen sein .

Die Erfindung wird nachfolgend unter Bezugnahme auf die bei- gefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert . Es zeigen :

Figur 1 ein Blockschaltbild einer erfindungsgemäßen Schaltungsanordnung,

Figur 2 ein erstes schaltungstechnisches Ausführungsbeispiel der Schaltungsanordnung aus Figur 1,

Figur 3 ein zweites schaltungstechnisches Ausführungsbeispiel der Schaltungsanordnung aus Figur 1 ,

Figur 4 ein drittes schaltungstechnisches Ausführungsbeispiel , welches eine Variante zu den Ausführungsbeispielen der Figuren 1-3 darstellt ,

Figuren 5A bis 5D Simulationen des Ausführungsbeispiels aus Figur 2 ,

Figuren 6A bis 6D Simulationen des Ausführungsbeispiels aus Figur 3, und

Figur 7 eine Schaltungsanordnung gemäß dem Stand der Technik .

Bei den im Folgenden beschriebenen Ausführungsbeispielen wird beispielhaft angenommen, dass ein Anschluss einer integrierten Schaltung für eine Versorgungsspannung von 5 V vor elektrostatischen Entladungen geschützt werden soll , während die

Schaltung im Allgemeinen für eine Versorgungsspannung von 3, 3 V ausgelegt ist . Die Erfindung ist j edoch selbstverständlich auch für andere Spannungen sowie bei Anschlüssen, an welchen andere Signale als eine Versorgungsspannung angelegt werden, anwendbar .

In Figur 1 ist ein Blockschaltbild eines entsprechenden Ausführungsbeispiels der vorliegenden Erfindung dargestellt . In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder einander entsprechende Elemente .

Dabei weist eine zu schützende Schaltung 6 einen Anschluss 1 für eine Versorgungsspannung von 5 V und einen Anschluss 2 für eine Massepotenzial (GND) auf . Der Begriff Schaltung ist dabei nicht dahingehend zu verstehen, dass es sich bei der Schaltung 6 um eine abgeschlossene Schaltung handeln muss , vielmehr kann die Schaltung 6 auch ein Schaltungsabschnitt beispielsweise einer integrierten Schaltung sein, wobei auch die erfindungsgemäße Schaltungsanordnung in diese integrierte Schaltung integriert sein kann . Zudem wird die Schaltung 6 im Allgemeinen noch weitere Anschlüsse, beispielsweise Eingabe/Ausgabeanschlüsse ( IO-Anschlüsse) aufweisen, welche dann gegebenenfalls durch weitere ESD-Schutzschaltungen geschützt sind .

Im vorliegenden Fall soll der Anschluss 1 vor elektrostatischen Entladungen, welche die Schaltung 6 beschädigen könnten, geschützt werden. Hierzu sind zwei gestapelte NMOS- Transistoren 4 und 5 als Schutzelemente vorgesehen, welche wie in Figur 1 dargestellt zwischen den Anschluss 1 und den Anschluss 2 geschaltet sind . Wie im Folgenden erläutert werden wird, sperrt in einem Normalbetrieb der Schaltung immer zumindest einer der NMOS-Transistoren 4 oder 5. Unter dem Normalbetrieb der Schaltung ist dabei derj enige Betrieb der Schaltung zu verstehen, bei welchem keine elektrostatischen Entladungen oder ähnlich Störereignisse an dem Anschluss 1 auftreten . Im Falle einer elektrostatischen Entladung werden

die NMOS-Transistoren 4 und 5 hingegen leitend geschaltet, so dass die elektrostatische Entladung mit einem nur geringen Spannungsabfall über die NMOS-Transistoren 4 , 5 auf Masse, d . h . auf den Anschluss 2 , abgeleitet werden kann . Die entspre- chende Ansteuerung der NMOS-Transistoren 4 und 5 wird durch eine erste Filterschaltung, umfassend einen Widerstand Rl und eine Kapazität Cl , eine zweite Filterschaltung umfassend einen Widerstand R2 und eine Kapazität C2 sowie eine Steuerbzw . Treiberschaltung 3 durchgeführt, deren Arbeitsweise im Folgenden erläutert werden soll .

Die Kapazität Cl der ersten Filterschaltung ist mit dem Anschluss 1 und einem Schaltungsknoten 8 verschaltet , während der Widerstand Rl der ersten Filterschaltung mit dem An- Schluss 2 und ebenfalls mit dem Schaltungsknoten 8 verschaltet ist . Ein Ausgangssignal der ersten Filterschaltung ist an dem Schaltungsknoten 8 abgreifbar und wird der Treiberschaltung 3 zugeführt . Die zweite Filterschaltung ist ähnlich zu der ersten Filterschaltung aufgebaut . Hier ist die Kapazität C2 mit dem Anschluss 1 sowie mit einem Schaltungsknoten 9 verschaltet , während der Widerstand R2 mit dem Schaltungsknoten 9 sowie mit einer Versorgungsspannung 7 verschaltet ist , wobei die Versorgungsspannung 7 bei den dargestellten Ausführungsbeispielen die allgemeine Versorgungsspannung von 3 , 3 V ist .

In einem Normalbetrieb der Schaltung liegt an dem Anschluss 2 ein Massepotenzial an, während an dem Anschluss 1 die Versorgungsspannung von 5 V anliegt, welche sich nicht oder nur sehr langsam ändert . Demzufolge ist die Impedanz der Kapazität Cl wesentlich höher als die Impedanz des Widerstands Rl , und an dem Schaltungsknoten 8 liegt im Wesentlichen das Massepotenzial an . Gegenüber üblichen Schwankungen der Versorgungsspannung an Anschluss 1 oder der Veränderung der Span- nung an dem Anschluss 1 bei einem Einschalten der Versorgungsspannung weisen elektrostatische Entladungen wesentlich schnellere Anstiegszeiten der Spannung auf, welche in der

Größenordnung von 10 Nanosekunden liegen . Demzufolge wird ü- ber den Kondensator Cl bei einem Auftreten einer elektrostatischen Entladung, d. h . einer schnell ansteigenden Spannung, an dem Anschluss 1 die an dem Schaltungsknoten 8 anliegende Spannung vergrößert, so dass ein entsprechend höherer Spannungspegel der Pufferschaltung 3 zugeführt wird .

Die Kapazität Cl und der Widerstand Rl sind demnach bezüglich einer Übertragung einer an dem Anschluss 1 anliegenden Span- nung auf den Schaltungsknoten 8 als Hochpassfilter geschaltet . Die Werte für die Kapazität Cl und den Widerstand Rl müssen dabei so gewählt werden, dass das Hochpassfilter in dem Normalbetrieb der Spannung für Änderungen der Versorgungsspannung an dem Anschluss 1 nicht durchlässig ist , der Schaltungsknoten 8 also auf Masse gehalten wird, während er für ESD-Pulse zumindest teilweise durchlässig ist . Mögliche Werte sind hier beispielsweise Rl = 50 kΩ und Cl = IpF, was einer Zeitkonstanten von Rl x Cl von 50 Nanosekunden entspricht . Selbstverständlich kann eine derartige Zeitkonstante auch mit anderen Werten für Rl und Cl erreicht werden .

Die zweite Filterschaltung mit der Kapazität C2 und dem Widerstand R2 ist entsprechend der ersten Filterschaltung aufgebaut . Insbesondere kann die Kapazität C2 denselben Wert ha- ben wie die Kapazität Cl und der Widerstand R2 denselben Wert haben wie der Widerstand Rl . Da im Fall der zweiten Filterschaltung der Widerstand R2 mit der Versorgungsspannung 7 verbunden ist , weist im Normalbetrieb der Schaltung der Schaltungsknoten 9 eine Spannung entsprechend der Versor- gungsspannung 7 , im vorliegenden Beispiel also 3, 3 V auf, während sich die Spannung am Schaltungsknoten 9 beim Anliegen einer elektrostatischen Entladung entsprechend vergrößert . Abhängig von den an den Schaltungsknoten 8 und 9 anliegenden Spannungen steuert die Treiberschaltung 3 dann die NMOS- Transistoren 4 und 5 wie oben beschrieben an . Die Treiberschaltung 3 ist dabei zum Betrieb mit der an dem Anschluss 1 anliegenden Versorgungsspannung von 5 V ausgestaltet, ist al-

so zu der Spannung von 5 V kompatibel, wobei dies , wie im Folgenden erörtert wird, auch mit Bauelementen, welche für die Versorgungsspannung von 3, 3 V ausgelegt sind, erreicht werden kann .

Die Zeitkonstanten der ersten Filterschaltung und der zweiten Filterschaltung müssen dabei zudem so gewählt sein, dass die entsprechenden Potenziale an den Schaltungsknoten 8 und 9 während der Dauer eines ESD-Pulses (typischerweise ca . 150 Nanosekunden) lange genug bereitstehen, um ein sicheres Ableiten der Ladung zu gewährleisten .

Die NMOS-Transistoren 4 und 5 weisen dabei typischerweise eine Breite W in der Größenordnung von 1 000 μm und eine bei der verwendeten Technologie minimale Gatelänge auf, welche beispielsweise in der Größenordnung von 0 , 18 μm liegen kann .

Im Folgenden sollen nun anhand der Figuren 2 bis 4 mögliche schaltungstechnische Realisierungen der Treiberschaltung 3 dargestellt werden .

In Figur 2 ist ein erstes Ausführungsbeispiel der Treiberschaltung 3 zusammen mit den weiteren bereits unter Bezugnahme auf Figur 1 diskutierten Schaltungsabschnitten darge- stellt . Die in Figur 2 dargestellte Treiberschaltung 3 um- fasst zwei Treiberstufen . Eine erste Treiberstufe wird dabei durch einen PMOS-Transistor 10 und ein Paar von gestapelten NMOS-Transistoren 11 und 12 gebildet , während eine zweite Treiberstufe von einem Paar von gestapelten PMOS-Transistoren 16 und 17 sowie einem NMOS-Transistor 18 gebildet wird. Zudem umfasst die Treiberschaltung Widerstände R3 , R4 und Kapazitäten C3 , C4 , welche wie in Figur 2 dargestellt verschaltet sind . Die Werte von R3, R4 , C3 und C4 können dabei denen der ersten Filterschaltung bzw . der zweiten Filterschaltung ent- sprechen .

Die Funktionsweise der in Figur 2 dargestellten Schaltung soll nun erläutert werden .

Bei dem Normalbetrieb der Schaltung liegt an Anschluss 1 eine Versorgungsspannung von 5 V und an Anschluss 2 ein Massepotenzial an . Bezugszeichen 7 bezeichnet, wie bereits erläutert, eine allgemeine oder interne Versorgungsspannung von 3 , 3 V. Demnach liegt Schaltungsknoten 8 auf Massepotenzial, und Schaltungsknoten 9 liegt auf 3 , 3 V.

Dies bedeutet, dass der Gateanschluss des NMOS-Transistors 12 auf Massepotenzial liegt und dieser somit sperrt . An den Gateanschlüssen des NMOS-Transistors 11 und des PMOS- Transistors 10 liegen j eweils 3, 3 V an . PMOS-Transistor 10 ist daher leitend, und die Spannung am Schaltungsknoten 13 beträgt somit 5 V . Da die NMOS-Transistoren 11 und 12 gestapelte NMOS-Transistoren sind, beträgt die Spannung am Schaltungsknoten 14 3, 3 V - Vtn, wobei Vtn eine Schwellenspannung des NMOS-Transistors 11 bzw . 12 ist . Es liegt an keinem der Transistoren 10 , 11 , 12 zwischen Gate und Source, Gate und Drain oder Gate und BuIk die volle Spannung von 5 V an, sondern in j edem Fall eine deutlich niedrigere Spannung, welche für die Transistoren tolerabel ist, so dass keine Zuverlässigkeitsprobleme hinsichtlich der Gate-Oxide auftreten . Vtn liegt dabei typischerweise in der Größenordnung von 0 , 4-0 , 8 V.

Ein Gateanschluss des NMOS-Transistors 18 ist mit dem Schaltungsknoten 14 verbunden und liegt somit auf 3 , 3 V - Vtn, was bewirkt, dass der NMOS-Transistor 18 in einem leitenden Zustand ist . Hierdurch wird Schaltungsknoten 20 auf Massepotenzial gezogen, wodurch der NMOS-Transistor 5, dessen Gateanschluss mit dem Schaltungsknoten 20 verbunden ist, in einem sperrenden Zustand gehalten wird . Somit kann über die NMOS-Transistoren 4 und 5 kein Strom fließen .

Wie bereits dargelegt liegt im Normalbetrieb der Schaltung der Schaltungsknoten 13 auf dem Potenzial des Anschlusses 1 , also auf 5 V . Der Schaltungsknoten 13 ist über eine dritte Filterschaltung, gebildet aus einem Widerstand R3 und einer Kapazität C3, mit einem Gateanschluss des PMOS-Transistors 16 verschaltet . Dabei ist der Gateanschluss des PMOS-Transistors 16 über den Widerstand R3 mit dem Schaltungsknoten 13 und ü- ber die Kapazität C3 mit Masse, gekennzeichnet durch Bezugszeichen 2 entsprechend dem Masseanschluss 2 , verbunden . Die dritte Filterschaltung entspricht von der Dimensionierung her der ersten Filterschaltung und der zweiten Filterschaltung, ist j edoch als Tiefpassfilter geschaltet, so dass in dem Normalbetrieb der Schaltung die an dem Schaltungsknoten 13 anliegende Spannung, also 5 V, an dem Gateanschluss des Tran- sistors 16 anliegt und diese Spannung im Falle eines ESD- Pulses nach unten Richtung Masse gezogen wird. Somit ist der PMOS-Transistor 16 in einem Sperrzustand . Dabei ist anzumerken, dass die dritte Filterschaltung die Funktion der Schaltung verbessert , prinzipiell aber auch weggelassen werden kann . In diesem Fall wird der Widerstand R3 durch eine einfache Leitung ersetzt , und die Verbindung über die Kapazität C3 mit Masse wird ganz weggelassen .

Der PMOS-Transistor 17 ist mit einem Schaltungsknoten 15 ei- ner vierten Filterschaltung verbunden, welche durch einen Widerstand R4 , welcher zwischen den Schaltungsknoten 15 und die Versorgungsspannung 7 geschaltet ist, und eine Kapazität C4 , welche zwischen den Schaltungsknoten 15 und Masse geschaltet ist, gebildet wird . Die vierte Filterschaltung entspricht von der Dimensionierung her wiederum der ersten bis dritten Filterschaltung und ist wie die dritte Filterschaltung als Tief- pass ausgestaltet, so dass in einem Normalbetrieb der Schaltung an dem Schaltungsknoten 15 und somit an dem Gateanschluss des PMOS-Transistors 17 die Versorgungsspannung 7 , d . h . 3 , 3 V anliegt . Ähnlich der dritten Filterschaltung ist die vierte Filterschaltung optional und kann prinzipiell auch weggelassen werden . Sie ist j edoch vorteilhaft, da im

Falle einer elektrostatischen Entladung das Verhalten der - üblicherweise floatenden - Versorgungsspannung 7 kaum abschätzbar ist und durch die vierte Filterschaltung im Falle eines ESD-Pulses der Schaltungsknoten 15 Richtung Massepoten- tial 2 gezogen wird, also ein besser definiertes Verhalten vorliegt, als wenn der Gateanschluss des PMOS-Transistors 17 beispielsweise direkt mit der Versorgungsspannung 7 verschaltet wäre . Auch in diesem Fall würde der Gateanschluss des PMOS-Transistors 17 im Falle eines ESD-Pulses durch kapaziti- ve Kopplung in Richtung des Massepotentials 2 gezogen werden, allerdings mit weniger klar definiertem Verhalten .

Auch bei den Transistoren 16, 17 und 18 besteht keine Gefahr der Schädigung der Gateoxide, da hier - ähnlich wie bei den Transistoren 10 , 11 , 12 - nie die gesamte Spannung von 5 V zwischen Drain und Gate, Gate und Source bzw . Gate und BuIk abfallen kann . Da nämlich an dem Gateanschluss des PMOS- Transistors 16 eine Spannung von 5 V und an dem Gateanschluss des PMOS-Transistors 17 eine Spannung von 3 , 3 V anliegt, be- trägt die Spannung am Schaltungsknoten 19 höchstens 3, 3 V + Vtp, wobei Vtp eine Schwellenspannung der PMOS-Transistoren 16 bzw . 17 ist .

Die Spannung von 3 , 3 V + Vtp am Schaltungsknoten 19 schaltet den NMOS-Transistor 4 leitend. Da der NMOS-Transistor 5, wie bereits erläutert, j edoch sperrt, kann kein Strom über die

NMOS-Transistoren 4 , 5 fließen . Auch bei den NMOS-

Transistoren 4 , 5 kann keine Schädigung der Gateoxide durch überhöhte Spannungen eintreten, da die Gatespannung des NMOS- Transistors 19 3, 3 V + Vtp beträgt .

Um die Spannungen an den Schaltungsknoten 19 , 20 bei den gewünschten Werten zu stabilisieren, können zudem hochohmige Pullup- bzw . Pulldown-Widerstände R5 und R6 wie in Figur 2 gestrichelt angedeutet zwischen den Schaltungsknoten 19 und die Versorgungsspannung 7 bzw . zwischen den Schaltungsknoten 20 und den Anschluss für Masse 2 geschalten werden . Hierdurch

ist insbesondere in einem Normalbetrieb der Schaltung NMOS- Transistor 5 sicher ausgeschaltet . Hochohmig bedeutet hier typischerweise einen Widerstand größer als 10 kΩ, er kann auch einige MΩ betragen .

Als nächstes soll nun das Verhalten der in Figur 1 dargestellten Schaltung beschrieben werden, wenn eine elektrostatische Ladung an dem Anschluss 1 anliegt . In diesem Fall wird über die Kapazitäten Cl und C2 die Spannung an den Schal- tungsknoten 8 und 9 erhöht . Hierdurch wird PMOS-Transistor 10 in einen Sperrzustand geschaltet, während die NMOS- Transistoren 11 und 12 nun beide leitend sind . Hierdurch liegen die Schaltungsknoten 13 und 14 auf Massepotenzial bzw . werden in Richtung Massepotenzial gezogen . Im Falle des Schaltungsknotens 13 wird dies zusätzlich durch die dritte Filterschaltung R3 , C3 unterstützt . Durch die vierte Filterschaltung R4 , C4 wird zudem das Potenzial an dem Schaltungsknoten 15 erniedrigt, auch Schaltungsknoten 15 liegt bei einem ESD-PuIs im Wesentlichen auf Massepotenzial . Somit liegt an den Gateanschlüssen der PMOS-Transistoren 16, 17 und des NMOS-Transistors 18 Massepotenzial an, was bewirkt , dass die PMOS-Transistoren 16 und 17 leitend und der NMOS-Transistor 18 sperrend geschaltet wird . Hierdurch wird die Spannung an den Schaltungsknoten 19 und 20 erhöht, da diese nun über die PMOS-Transistoren 16 und 17 leitend mit dem Anschluss 1 verbunden sind, was wiederum die NMOS-Transistoren 4 und 5 leitend schaltet, so dass die elektrostatische Entladung über die NMOS-Transistoren 4 und 5 auf Masse abfließen kann .

Wie bereits angesprochen müssen durch die erste Filterschaltung und die zweite Filterschaltung die entsprechenden Steuersignale bzw. Steuerpotenziale lange genug bereitgestellt werden, dass im Wesentlichen die gesamte elektrostatische Entladung über die NMOS-Transistoren 4 und 5 abfließen kann, so dass aus dieser Sicht eine möglichst große Zeitkonstante der ersten und zweiten Filterschaltung wünschenswert wäre . Ähnliches gilt für die dritte und die vierte Filterschaltung .

Auf der anderen Seite müssen die entsprechenden Zeitkonstanten so kurz sein, dass die NMOS-Transistoren 4 und 5 in einem Normalbetrieb der Schaltung nicht beide leitend geschaltet werden . Dabei kann die beispielhaft gegebene Zeitkonstante von 50 Nanosekunden gegenüber der typischen Dauer einer e- lektrostatischen Entladung von etwa 150 Nanosekunden gegebenenfalls kritisch sein .

Um dies auszugleichen, zeigt Figur 3 eine Abwandlung der Schaltung aus Figur 2 , in welcher Rückkoppelpfade 21 , 22 vorgesehen sind . Bis auf diese Rückkoppelpfade entspricht die Schaltung von Figur 3 der Schaltung von Figur 2. Daher wird im Folgenden nur auf die Funktion der Rückkoppelpfade 21 , 22 eingegangen, während bezüglich der übrigen Schaltung auf die obige Beschreibung verwiesen wird .

Der Rückkoppelpfad 21 verbindet den Schaltungsknoten 19, d . h . den Gateanschluss des NMOS-Transistors 4 , mit dem Schal- tungsknoten 9 , d . h . dem Ausgang der zweiten Filterschaltung bzw . dem Gateanschluss des PMOS-Transistors 10 , während der Rückkoppelpfad 22 den Schaltungsknoten 20 mit dem Schaltungsknoten 8 verbindet . Wenn nun wie oben beschrieben bei einem Auftreten eines ESD-Pulses an dem Anschluss 1 die Spannung an den Schaltungsknoten 19 und 20 , d . h . an den Gateanschlüssen der NMOS-Transistoren 4 und 5 steigt, wird dies zu dem Eingang der ersten Treiberstufe an die Schaltungsknoten 8 und 9 rückgekoppelt und somit der durch die erste und zweite Filterschaltung bewirkte Anstieg der Spannung verstärkt . Hier- durch werden insgesamt die NMOS-Transistoren 4 und 5 länger leitend gehalten . Die Rückkoppelpfade vergrößern diesbezüglich also effektiv die Zeitkonstante der ersten und zweiten Filterschaltung . Eine andere Möglichkeit , die Zeitkonstanten zu vergrößern, besteht darin, die Kapazitäten Cl, C2 bzw . die Widerstände Rl , R2 entsprechend zu verändern, um beispielsweise eine Zeitkonstante von 200 ns einzustellen . Dies kann auch zusätzlich zu den Rückkoppelpfaden erfolgen .

Optional können die Dioden 23 und 24 - in Figur 3 gestrichelt angedeutet - vorgesehen sein . Diese Dioden verhindern eine Vorwärtskopplung zwischen den Schaltungsknoten 8 und 9 und den Schaltungsknoten 19 und 20 , welche dazu führen könnte, dass ein Teil des Spannungsanstieges an den Schaltungsknoten 8 und 9 zu Beginn eines ESD-Pulses nicht zur Steuerung der Transistoren 10 , 11 und 12 der ersten Treiberstufe, sondern zum Laden der Gateelektroden der NMOS-Transistoren 4 und 5 verwendet wird und somit verloren geht . In der Schaltung von Figur 3 können die Pullup- bzw . Pulldown-Widerstände R5, R6 aus Figur 2 entfallen, da hier ein entsprechender Pullup- /Pulldown-Effekt bereits durch die Widerstände Rl bzw. R2 erzielt wird.

In Figur 4 ist ein drittes Ausführungsbeispiel der Treiberschaltung 3 dargestellt . Im Unterschied zu den Figuren 2 und 3 umfasst die Treiberschaltung aus Figur 4 drei Treiberstufen, wobei eine erste Stufe aus einem Paar von gestapelten PMOS-Transistoren 25 und 26 und einem NMOS-Transistor 27 , eine zweite Stufe aus einem PMOS-Transistor 28 und einem Paar von gestapelten NMOS-Transistoren 29 und 30 und eine dritte Stufe aus einem Paar von gestapelten PMOS-Transistoren 31 und 32 sowie einem NMOS-Transistor 33 gebildet wird . Ähnlich wie in Figur 2 ist eine erste Filterschaltung, umfassend einen Widerstand R8 und eine Kapazität C6, sowie eine zweite Filterschaltung, umfassend einen Widerstand R7 und eine Kapazität C5 , vorgesehen . Im Gegensatz zu der ersten und zweiten Filterschaltung aus Figuren 1 und 2 sind die erste Filter- Schaltung und die zweite Filterschaltung aus Figur 4 - ähnlich der vierten Filterschaltung aus Figuren 2 und 3 - als Tiefpassfilter geschaltet , d . h . in einem Normalbetrieb der Schaltung sind Schaltungsknoten 37 und 36, welche Ausgängen der ersten bzw . zweiten Filterschaltung entsprechen, auf dem Potenzial des Anschlusses 1 bzw . der Versorgungsspannung 7. Diese „Umkehr" des Filterverhaltens der ersten und der zweiten Filterschaltung ist dadurch bedingt, dass auch die PoIa-

ritäten bzw . Ladungstypen der MOS-Transistoren in der ersten Treiberstufe gegenüber den Figuren 2 und 3 vertauscht sind .

Die an Schaltungsknoten 38 und 39 anliegenden Spannungen die- nen dann zur Ansteuerung der zweiten Treiberstufe, insbesondere des NMOS-Transistors 30 bzw . des PMOS-Transistors 28 , während der NMOS-Transistor 29 über einen Schaltungsknoten 40 einer dritten Filterschaltung, gebildet durch eine Kapazität C7 und einen Widerstand R9, angesteuert wird . Die dritte FiI- terschaltung ist in diesem Fall als Hochpassfilter geschaltet . Im Übrigen entsprechen die zweite Treiberstufe und die dritte Treiberstufe aus Figur 4 im Wesentlichen den Treiberstufen aus Figur 3 , wobei Schaltungsknoten 41 und 42 der zweiten Treiberstufe mit Gateeingängen des NMOS-Transistors 33 bzw. des PMOS-Transistors 31 verschaltet ist, während ein Gateanschluss des PMOS-Transistors 32 mit dem Schaltungsknoten 37 verschaltet ist, sich also die erste Filterschaltung mit dem PMOS-Transistor 25 „teilt" . Die aus dem Widerstand R3 und der Kapazität C3 gebildeten dritten Filtermittel der Fi- guren 2 und 3 sind bei der Treiberschaltung aus Figur 4 nicht vorgesehen, wären aber optional möglich .

Die Gateanschlüsse der als ESD-Schutzelemente dienenden NMOS- Transistoren 4 und 5 sind mit Schaltungsknoten 43 bzw . 44 verschaltet, von welchen - optionale - Rückkoppelpfade 34 , 35 zu Eingängen der zweiten Treiberstufe wie dargestellt führen . Die Funktion dieser Rückkoppelpfade entspricht derj enigen der Rückkoppelpfade 21 , 22 aus Figur 3, auch hier können (nicht gezeigte) Dioden vorgesehen sein .

Generell ist es bei Treiberschaltungen, welche ähnlich den in Fig . 2 bis Fig . 4 dargestellten eine von Treiberstufe zu Treiberstufe wechselnde Polung aufweisen, bei welchen die Treiberstufen also ein invertierendes Verhalten zeigen, nö- tig, dass Rückkoppelpfade wie die in Fig . 3 und 4 dargestellten eine gerade Anzahl von Treiberstufen - in den vorliegen-

den Beispielen zwei - überbrücken, um ein korrektes Verhalten sicherzustellen .

Die Funktionsweise der Treiberschaltung 3 aus Figur 4 ent- spricht im Wesentlichen derj enigen der Figuren 2 und 3 , wobei nun eine zusätzliche Treiberstufe vorhanden ist, was zu einem schärferen Transferverhalten und einem stärkeren und damit vorteilhaften Vorspannen der Gateanschlüsse der NMOS- Transistoren 4 und 5 führt .

Auch bei der Schaltung aus Figur 4 können zusätzlich oder anstelle der Rückkoppelpfade 34 , 35 Pullup- bzw . Pulldown- Widerstände entsprechend den Widerständen R5 und R6 aus Figur 2 vorgesehen sein .

Die Funktionsweise der erfindungsgemäßen Schaltungsanordnung soll nun anhand von Simulationen weiter verdeutlicht werden . Dabei zeigen Figuren 5A bis 5D Simulationen der Schaltungsanordnung von Figur 2 , während Figuren 6A bis 6D entsprechende Simulationen der Schaltungsanordnung von Figur 3 , d . h . mit Rückkoppelpfad, zeigen . Dabei wurde das Verhalten der Schaltung für eine an dem Anschluss 1 liegende Versorgungsspannung von 3, 3V und eine Versorgungsspannung 7 von 1 , 8V simuliert, was j edoch keinen prinzipiellen Unterschied zu der vorstehend beschriebenen Kombination 5V/3, 3V ergibt .

Dabei wurden für die Kapazitäten Cl und C2 j eweils der Wert 1 pF, für die Kapazität C4 der Wert 10 pF und für die Widerstände Rl , R2 und R4 Widerstände von 50 kΩ verwendet . Einzel- ne PMOS-Transistoren wie der PMOS-Transistor 10 weisen dabei typischerweise eine Breite von 20 μm auf, während gestapelte PMOS-Transistoren wie die PMOS-Transistoren 16 und 17 typischerweise eine Breite von 40 μm pro Transistor aufweisen, um eine Treiberstärke entsprechend einem einzelnen 20 μm-PMOS- Transistor zu erreichen . Für die NMOS-Transistoren sind diese Werte typischerweise halbiert , d. h . eine Breite von 10 μm für einzelne NMOS-Transistoren wie den NMOS-Transistor 18 und

20 μm pro Transistor für gestapelte NMOS-Transistoren wie die NMOS-Transistoren 11 und 12. Die Gatelänge der Transistoren ist typischerweise die minimal bei dem j eweiligen Schaltungsdesign erlaubte .

Die als ESD-Schutzelement dienenden NMOS-Transistoren 4 und 5 weisen typischerweise eine Breite von 1 000 μm auf, dieser Wert wurde auch für die Simulationen verwendet .

Kurve 45 in Figur 5A zeigt den Verlauf des bei Anliegen eines ESD-Pulses an dem Anschluss 1 zwischen dem Anschluss 1 und dem Anschluss 2 fließenden Stromes I in Ampere über der Zeit t in us . Dieser Strom fließt größtenteils über die NMOS- Transistoren 4 und 5, ein kleinerer Anteil fließt auch wäh- rend der beschriebenen Schaltvorgange als Querstrom über die Treiberschaltung 3. Wie aus Figur 5A ersichtlich ist zunächst ein starkes ansteigen des Stromes gefolgt von einem verhältnismäßig langsamem Abfall zu sehen .

In Figur 5B ist der Verlauf der Spannung zwischen den Anschlüssen 1 und 2 (Kurve 46 ) bzw . der Versorgungsspannung 7 und dem Anschluss 2 (Kurve 47 ) gezeigt . In Figur 5C zeigt Kurve 48 den Verlauf der Spannung an dem Schaltungsknoten 9, Kurve 49 den Verlauf der Spannung an dem Spannungsknoten 15 und Kurve 50 den Verlauf der Spannung an dem Schaltungsknoten 8. Figur 5D zeigt schließlich in Kurve 51 den Verlauf der Spannung an dem Schaltungsknoten 13 , Kurve 52 den Verlauf der Spannung an dem Schaltungsknoten 14 , Kurve 53 den Verlauf der Spannung an dem Schaltungsknoten 19 und Kurve 54 den Verlauf der Spannung an dem Schaltungsknoten 20.

Ein Kreis markiert dabei die Stelle, an der die Kurven 53 und 54 , d . h . die Spannungen an den Schaltungsknoten 19 und 20 , auseinanderlaufen . Dieses Auseinanderlaufen rührt daher, dass mit den Zeitkonstanten der ersten und der zweiten Filterschaltung (RO x CO = Rl x Cl = 50 Nanosekunden) die Spannung an den Schaltungsknoten 8 und 9 wieder abfällt , wie dies auch

in Kurven 48 und 50 zu sehen ist . Entsprechendes gilt auch für die vierte Filterschaltung mit der Kapazität C4 und dem Widerstand R4 , allerdings mit einer größeren Zeitkonstante, da C4 größer als Cl und C2 gewählt wurde . Dementsprechend steigt wie in Kurven 51 und 52 zu sehen auch die Spannung an den Schaltungsknoten 13 und 14 wieder an, was entsprechend zu dem in Kurven 53 und 54 zu sehenden Auseinanderlaufen der Gatespannungen der NMOS-Transistoren 4 und 5 , welche ja in dem Normalbetrieb der Schaltung verschieden sind, führt . Daher wird die Leitfähigkeit des NMOS-Transistors 5 schlechter, was zu einem entsprechenden Anstieg der Spannung zwischen dem An- schluss 1 und dem Anschluss 2 wie in Kurve 46 in Figur 5B gezeigt und auch zu einem entsprechenden Anstieg der Spannung zwischen der Versorgungsspannung 7 und dem Anschluss 2 wie in Kurve 47 gezeigt führt . Die Spannung zwischen dem Anschluss 1 und dem Anschluss 2 ( „Klemmenspannung" ) bleibt dabei j edoch stets unter 10 V . In diesem Fall muss die Schaltungsanordnung, insbesondere die NMOS-Transistoren 4 und 5 , derart dimensioniert sein, dass bei dieser Spannung keine Schädigung auftritt .

Wie bereits erläutert kann die Verwendung eines Rückkoppelpfades die effektive Zeitkonstante der Filterschaltungen vergrößern . Figuren 6A bis 6D zeigen dabei Strom- bzw . Span- nungsverläufe entsprechend den Figuren 5A bis 5D für die Schaltung von Figur 3 , d. h . mit Rückkoppelpfad . Kurve 55 in Figur βA zeigt dabei wiederum den zwischen den Anschlüssen 1 und 2 fließenden Strom bei Auftreten eines ESD-Pulses an dem Anschluss 1 , wobei Kurve 55 im Wesentlichen Kurve 45 aus Fi- gur 5A entspricht . Kurve 56 in Figur 6B zeigt entsprechend Kurve 46 aus Figur 5B den Verlauf der Spannung zwischen Anschluss 1 und Anschluss 2 , Kurve 57 entsprechend Kurve 47 den Verlauf der Spannung zwischen Versorgungsspannung 7 und Anschluss 2. Kurve 58 entspricht Kurve 48 , Kurve 59 Kurve 49 und Kurve 60 Kurve 50. Beim Vergleich der Figuren 6B bis 6D mit den Figuren 5B bis 5D ist zu beachten, dass die Span-

nungsskalen unterschiedlich sind und in den Figuren 6B bis 6D insbesondere nur bis 5 V reichen .

Wie insbesondere aus Figuren 6C und 6D ersichtlich, laufen die Spannungen an den Schaltungsknoten 8 und 9 , d . h . an den Ausgängen der ersten Filterschaltung und der zweiten Filterschaltung, wie in Kurven 58 und 60 zu sehen, sowie die Spannungen 63 und 64 an den Gateanschlüssen der NMOS-Transistoren 4 und 5, wie durch einen Kreis in Figur 6D gekennzeichnet, erst zu einem wesentlich späteren Zeitpunkt als im Fall ohne Rückkopplung auseinander . Zudem nimmt die Spannung an dem Ga- teanschluss des NMOS-Transistors 5 , d . h . an dem Schaltungsknoten 20 , langsamer ab, so dass dieser Transistor länger leitend bleibt . Dementsprechend ist auch der Anstieg der Spannungen zwischen den Anschlüssen 1 und 2 sowie zwischen der Versorgungsspannung 7 und dem Anschluss 2 , wie er in Figur 5B zu sehen ist, nun nicht mehr zu beobachten, wie Figur 6B zeigt . Die Peakspannung zwischen den Anschlüssen 1 und 2 beträgt nun nur noch 4 , 8 V, was das gute Klemmenverhalten der Schaltungsanordnung bei transienten ESD-Pulsen zeigt . Die anhand der Simulationen demonstrierte Wirkung der erfindungsgemäßen Schaltungsanordnung wurde auch durch Messungen bestätigt .

Mit den dargestellten Schaltungen wird erreicht , dass die Gateoxide der verwendeten PMOS- und NMOS-Transistoren keine Degradation erfahren, wobei in dem Normalbetrieb der Schaltung feste Spannungen insbesondere an den Gateanschlüssen der Transistoren derart anliegen, dass zulässige Gate-Source- Spannungen, Gate-Drain-Spannungen bzw . Gate-Bulk-Spannungen nicht überschritten werden . Indem durch die Filterschaltungen zwischen dem Normalbetrieb der Schaltung und dem Anliegen einer elektrostatischen Entladung unterschieden wird, wird das Problem umgangen, das bei herkömmlichen ESD- Schutzschaltungsanordnungen fast kein Spielraum zwischen der - im vorliegenden Fall an dem Anschluss 1 - anliegenden erhöhten Versorgungsspannung und der maximal erlaubten Span-

nung, bevor die Schutzschaltungsanordnung leitend werden muss , um eine Beschädigung der Gateoxide zu vermeiden, sehr gering ist . Die dargestellten Schaltungen erreichen für die typische Dauer eines ESD-Pulses die niedrigst möglichen Schwellenwerte für die Spannungen, welche die Schutzschaltung, insbesondere die NMOS-Transistoren 4 und 5, leitend schalten . Gleichzeitig werden wie durch die Simulationen demonstriert gute Werte für die Klemmenspannung, d. h . die Spannung zwischen dem Anschluss 1 und dem Anschluss 2 , er- reicht .

Die dargestellten Schaltungen sind lediglich als Beispiele für die vorliegende Erfindung zu verstehen, und es ist eine Vielzahl von Variationen denkbar . Beispielsweise können die Filterschaltungen auch anders als dargestellt ausgestaltete sein, wobei die in den Ausführungsbeispielen gezeigten Filterschaltungen sich durch eine einfache Realisierbarkeit auszeichnen . Die Treiberschaltung kann mehr oder weniger Treiberstufen umfassen als dargestellt . Prinzipiell ist auch Rea- lisierung mit vertauschten Polaritäten (inkl . Der Schutzelemente ) , d . h . NMOS- statt PMOS-Transistoren und umgekehrt, und entsprechend anders ausgestalteter Filterschaltungen ( zum Beispiel Tiefpassfilter statt Hochpassfilter und umgekehrt ) denkbar . Auch die Verwendung anderer oder zusätzlicher Schutzelemente ist möglich, z . B . eine Erweiterung auf drei gestapelte Schutzelemente . Schließlich ist die vorliegende Erfindung nicht auf die Anwendung in Schaltungen, welche einen 5 V- und einen 3, 3 V-Versorgungsspan-nungspegel bieten, begrenzt, sondern ist vorteilhaft prinzipiell einsetzbar, wenn eine ESD-Schutzschaltungsanordnung für einen Anschluss, an welchem in einem Normalbetrieb eine Spannung größer als eine allgemeine Versorgungsspannung der Schaltung anliegt, benötigt wird .