Leiterplattenanordnung und Verfahren zum Herstellen einer Leiterplattenanordnung

Die Erfindung betrifft eine Leiterplattenanordnung sowie ein Verfahren zum Herstellen einer Leiterplattenanordnung.

Leiterplattenanordnungen weisen häufig elektronische Bauteile auf, die mit einer Leiterplatte der Anordnung elektrisch verbunden sind. Als mögliche Verbindungselement zwischen der Leiterplatte und dem elektronischen Bauteil kommen neben Lotkugeln, die insbesondere zur Erzielung besonders hoher Integrationsdichten verwendet werden, auch andere Verbindungselemente wie Lotpasten oder dergleichen in Betracht.

Allerdings hat sich gezeigt, dass beispielsweise aufgrund unterschiedlicher Temperaturausdehnungskoeffizienten der verwendeten Materialien für Verbindungselemente, Leiterplatte und elektronischem Bauteil mechanische Spannungen in der Leiterplattenanordnung auftreten können, die im schlimmsten Fall zum Versagen der elektrischen Verbindung zwischen dem elektronischen Bauteil und der Leiterplatte führen können. Ferner können auf die Bauteilmasse wirkende Beschleunigungskräfte, wie sie beim Aufschlagen auf harte Oberflächen, beispielsweise bei einem Fallen eines Gerätes, oder bei Vibrationsbelastungen durch rotierende Massen, beispielsweise beim Anbau an einem Motor, Vorkommen, zu einer derart hohen mechanischen Belastung führen, dass die elektrische Verbindung zwischen dem elektronischen Bauteil und der Leiterplatte beschädigt werden kann.

Speziell für Bauteile, die im Bereich der Automobiltechnik eingesetzt werden, ist die Temperaturwechselresistenz und Vibrationsfestigkeit der elektrischen Verbindung zwischen dem elektronischen Bauteil und der Leiterplatte ein wichtiges Kriterium.

Aufgabe der Erfindung ist es daher, eine Leiterplattenanordnung bereitzustellen, die eine stabilere und langlebigere elektrische Verbindung zwischen einem elektronischen Bauteil und einer Leiterplatte aufweist. Ferner ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer derartigen Leiterplattenanordnung bereitzustellen.

Diese Aufgaben werden durch eine Leiterplattenanordnung gemäß dem Patentanspruch 1 sowie durch Verfahren zum Herstellen einer Leiterplattenanordnung gemäß der Patentansprüche 7 und 8 gelöst.

Weitere vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.

Gemäß seinem ersten Aspekt der vorliegenden Erfindung wird eine Leiterplattenanordnung bereitgestellt, die folgende Komponenten aufweist: eine Leiterplatte, ein auf der Leiterplatte angeordnetes elektronisches Bauteil, wobei das elektronische Bauteil an zumindest einer der Leiterplatte zugewandten Oberfläche wenigstens eine erste Kontaktfläche aufweist und die Leiterplatte an zumindest einer dem elektronischen Bauteil zugewandten Oberfläche mindestens eine zweite Kontaktfläche aufweist, wenigstens ein Verbindungselement, das zwischen der Leiterplatte und dem elektronischen Bauteil angeordnet ist und die wenigstens eine erste Kontaktfläche mit der wenigstens einen zweiten Kontaktfläche elektrisch verbindet, ein erstes Abstandselement, das zwischen Leiterplatte und dem elektronischen Bauteil angeordnet und die Leiterplatte und das elektronische Bauteil an einer ersten Position nicht-elektrisch miteinander verbindet, und wenigstens ein separates von dem ersten Abstandselement beabstandet angeordnetes zweites Abstandselement, das zwischen der Leiterplatte und dem elektronischen Bauteil angeordnet ist und die Leiterplatte und das elektronische Bauteil an wenigstens einer von der ersten Position beabstandet angeordneten zweiten Position nicht-elektrisch miteinander verbindet.

Die erfindungsgemäße Leiterplattenanordnung beruht zumindest teilweise auf der Erkenntnis, dass durch die Verwendung wenigstens zweier separater und voneinander beabstandeter Abstandselemente zwischen der Leiterplatte und dem elektronischen Bauteil die Temperaturwechselresistenz wie auch die Vibrationsbeständigkeit der elektrischen Verbindungen zwischen der Leiterplatte und dem elektronischen Bauteil erhöht werden kann. Dadurch werden stabilere und langlebigere elektrische Verbindungen zwischen der Leiterplatte und dem elektronischen Bauteil erreicht.

In einer weiteren vorteilhaften Ausgestaltung der erfindungsgemäßen Leiterplattenanordnung sind mehrere in einem Raster angeordnete Verbindungselemente zwischen der Leiterplatte und dem elektronischen Bauteil angeordnet und sind das erste und/oder das wenigstens eine zweite Abstandselement jeweils an eine Ecke des Rasters angeordnet. Diese vorteilhafte Ausgestaltung beruht zumindest teilweise auf der Erkenntnis, dass sich Unterschiede im Wärmeausdehnungsverhalten der einzelnen Materialien von Leiterplatte, elektronischem Bauteil und Verbindungselementen am ehesten an den Ecken des Rasters der Verbindungselemente auswirken. Eben diese Unterschiede können jedoch mittels der an den Ecken des Rasters angeordneten Abstandselemente weitestgehend kompensiert werden. Dadurch können insbesondere auch die elektrischen Verbindungen an den Ecken des Rasters gegenüber Temperaturwechseleinflüssen und/oder anderen mechanischen Spannungen zuverlässig geschützt werden.

Ferner wurde festgestellt, dass eine Verbindung zwischen den Abstandselementen und dem elektronischen Bauteil bzw. der Leiterplatte beliebig zweckmäßige Ausgestaltungen haben kann, sofern sichergestellt ist, dass die Verbindung zwischen den Abstandselementen und der Leiterplatte bzw. zwischen den Abstandselementen und dem elektronischen Bauteil eine nicht elektrische Verbindung ist. Als zweckmäßig erachtete Verbindungsmittel kommen beispielsweise Widerhaken in Betracht. Aber auch Klebstoffschichten zwischen den Abstandselementen und der Leiterplatte bzw. zwischen den Abstandselementen und dem elektronischen Bauteil sind denkbar.

Eine weitere bevorzugte Ausgestaltung sieht daher vor, dass zwischen dem ersten Abstandselement und dem elektronischen Bauteil eine Klebstoffschicht ausgebildet ist. Alternativ oder zusätzlich ist zwischen dem wenigstens einen zweiten Abstandselement und dem elektronischen Bauteil eine Klebstoffschicht ausgebildet. Alternativ oder zusätzlich ist zwischen dem ersten Abstandselement und der Leiterplatte eine Klebstoffschicht ausgebildet. Alternativ oder zusätzlich ist zwischen dem wenigstens einen zweiten Abstandselement und der Leiterplatte eine Klebstoffschicht ausgebildet. Die Klebstoffschicht zwischen dem einen oder mehreren Abstandselement und dem elektronischen Bauteil einerseits und zwischen dem einen oder mehreren Abstandselement und der Leiterplatte andererseits kann dabei auf Basis desselben Klebstoffmaterials oder auf Basis unterschiedlicher Klebstoffmaterialien realisiert sein, je nachdem welches Klebstoffmaterial für den konkreten Anwendungsfall zweckmäßiger ist. Die Klebstoffschicht hat nicht nur den Vorteil, dass vor dem endgültigen Herstellen der elektrischen Verbindung zwischen der Leiterplatte und dem elektronischen Bauteil das erste bzw. wenigstens eine zweite Abstandselement an der Leiterplatte bzw. dem elektronischen Bauteil fixiert werden kann. Auch ist es möglich, mittels der Klebstoffschicht eine zusätzliche mechanische Entlastung der nicht-elektrischen Verbindung zwischen der Leiterplatte und dem elektronischen Bauteil zu erzielen. Dies erhöht die Langlebigkeit der elektrischen Verbindungen weiter.

Besonders vorteilhaft ist es, wenn das erste Abstandselement und/oder das wenigstens eine zweite Abstandselement und/oder die Klebstoffschicht einen anisotropen Ausdehnungskoeffizienten aufweisen. Diese besonders vorteilhafte Ausgestaltung beruht zumindest teilweise auf der Erkenntnis, dass mittels eines anisotropen Ausdehnungskoeffizienten eine an den jeweiligen Anwendungsfall angepasste unterschiedliche thermische Ausdehnung in unterschiedliche Richtungen einstellbar ist. So kann beispielsweise je nach Materialwahl eine unterschiedliche thermische Ausdehnung beispielsweise in eine Richtung senkrecht zu einer Leiterplattenebene und in eine Richtung parallel zur Leiterplattenebene eingestellt werden. Die Leiterplattenebenen kann dabei parallel zur der mit der wenigstens einen zweiten Kontaktfläche versehenen Oberfläche der Leiterplatte verlaufen.

Insbesondere vorteilhaft ist es, wenn der Ausdehnungskoeffizient eine Richtung, die parallel zu der mit der wenigstens einen zweiten Kontaktfläche versehenen Oberfläche der Leiterplatte verläuft, einen Wert aufweist, der einen mittleren Wert der Ausdehnungskoeffizienten der Leiterplatte und des elektronischen Bauteils entspricht. Hierdurch können Risse und/oder Kriechvorgänge in den Verbindungselementen, insbesondere an deren Kontaktstellen mit den ersten und/oder zweiten Kontaktflächen weitgehend unterbunden werden.

Alternativ oder zusätzlich kann vorgesehen sein, dass der Ausdehnungskoeffizient in einer Richtung, die senkrecht zu der mit der wenigstens einen zweiten Kontaktfläche versehenen Oberfläche der Leiterplatte verläuft, einen Wert aufweist, der einem Wert eines Ausdehnungskoeffizienten des wenigstens einen Verbindungselements entspricht. Damit ist sichergestellt, dass eine Ausdehnung der Verbindungselemente gleichförmig mit einer Ausdehnung des ersten und/oder wenigstens einen zweiten Abstandselements einhergeht.

Gemäß einer weiteren vorteilhaften Ausgestaltung ist eine Dicke des ersten Abstandselements und des wenigstens einen zweiten Abstandselements maximal so groß, wie die Summe aus einer Dicke des wenigstens einen Verbindungselements, einer Dicke der wenigstens einen ersten Kontaktfläche und einer Dicke der wenigstens einen zweiten Kontaktfläche. Mit anderen Worten soll eine Dicke des ersten bzw. wenigstens einen zweiten Abstandselements eine insgesamte Dicke von Verbindungselement, erste Kontaktfläche und zweite Kontaktfläche nicht überschreiten. Mit anderen Worten soll eine insgesamte Dicke von dem wenigstens einen Verbindungselement zusammen mit der wenigstens einen ersten Kontaktfläche zusammen mit der wenigstens einen zweiten Kontaktfläche nicht größer sein soll als eine Dicke des ersten Abstandselements bzw. des wenigstens einen zweiten Abstandselements. Die Dicke wird dabei gemessen in eine Richtung senkrecht zu einer Leiterplattenebene der Leiterplatte bzw. in eine Richtung senkrecht zu der mit der wenigstens einen zweiten Kontaktfläche aufweisende Oberfläche der Leiterplatte. Diese vorteilhafte Ausgestaltung beruht zumindest teilweise auf der Erkenntnis, dass auch bei eingebautem ersten bzw. zweiten Abstandselement die mindestens eine erste Kontaktfläche mit dem mindestens einen Verbindungselement einerseits und das mindestens eine Verbindungselement mit der mindestens einen zweiten Kontaktfläche andererseits in elektrischer Verbindung steht, ohne dass eine derartige Kontaktierung aufgrund eines zu dick gewählten Abstandselements behindert werden würde.

Gemäß einem zweiten Aspekt der Erfindung wird ein Verfahren zum Herstellen einer Leiterplattenanordnung bereitgestellt. Das Verfahren umfasst die folgenden Schritte: Bereitstellen einer Leiterplatte; Aufbringen mehrerer Verbindungselemente auf die Leiterplatte, wobei die Verbindungselemente beispielsweise in Form eines Lotpastendrucks, in Form von Lotkugeln, Kombinationen davon oder durch andere zweckmäßige Mitteln realisiert sein können; Aufbringen einer Klebstoffschicht auf die Leiterplatte an einer ersten Position und an wenigstens einer von der ersten Position beabstandet angeordneten zweiten Position; Aufbringen eines ersten Abstandselements auf die Klebstoffschicht an der ersten Position; Aufbringen wenigstens eines separaten und von dem ersten Abstandselement beabstandet angeordneten zweiten Abstandselements auf die Klebstoffschicht an der wenigstens einen zweiten Position; Aufbringen einer weiteren Klebstoffschicht auf dem ersten Abstandselement und dem wenigstens einen zweiten Abstandselement und; Aufbringen eines elektronischen Bauteils auf die weitere Klebstoffschicht und auf die mehreren Verbindungselemente, derart, dass eine elektrische Verbindung zwischen der Leiterplatte und dem elektronischen Bauteil an den mehreren Verbindungselementen besteht.

Dieses erfindungsgemäße Verfahren beruht zumindest teilweise auf der Erkenntnis, dass zum Herstellen der Leiterplattenanordnung zunächst die Leiterplatte entsprechend bestückt wird und dann abschließend ein elektronisches Bauteil, das keine oder zumindest keine vollständigen Verbindungselemente zur Leiterplatte aufweist, aufgebracht werden kann. Dies ermöglicht eine besonders einfache Herstellung der erfindungsgemäßen Leiterplattenanordnung.

Ein weiteres erfindungsgemäßes Verfahren zum Herstellen einer Leiterplattenanordnung umfasst die folgenden Schritte: Bereitstellen einer Leiterplatte; Aufbringen einer Klebstoffschicht auf die Leiterplatte an einer ersten Position und an wenigstens einer von der ersten Position beabstandet angeordneten zweiten Position; Aufbringen eines ersten Abstandselement auf die Klebstoffschicht an der ersten Position; Aufbringen wenigstens eines separaten und von dem ersten Abstandselement beabstandet angeordneten zweiten Abstandselements auf die Klebstoffschicht an der wenigstens einen zweiten Position; Aufbringen einer weiteren Klebstoffschicht auf dem ersten Abstandselement und dem wenigstens einen zweiten Abstandselement und; Aufbringen eines mit mehreren Verbindungselementen versehenen elektronischen Bauteils auf die weitere Klebstoffschicht, derart, dass eine elektrische Verbindung zwischen der Leiterplatte und des elektronischen Bauteils an den mehreren Verbindungselementen besteht.

Dieses erfindungsgemäße Verfahren beruht zumindest teilweise auf der Kenntnis, dass bei der Wahl eines geeigneten Herstellungsverfahrens auch elektronische Bauteile verwendet werden können, die bereits mehrere Verbindungselemente aufweisen. In diesem Fall ist es nicht notwendig, zunächst mehrere Verbindungselemente auf die Leiterplatte aufzubringen, denn diese mehreren Verbindungselemente sind bereits an dem elektronischen Bauteil vorhanden. Bei der Verwendung von derartigen, mit Verbindungselementen versehenen elektronischen Bauteilen kann daher ein Herstellungsschritt eingespart werden.

Eine vorteilhafte Ausgestaltung der erfindungsgemäßen Verfahren sieht vor, dass zunächst die Klebstoffschicht auf dem ersten Abstandselement und dem wenigstens einen zweiten Abstandselement aufgebracht wird und dann anschließend das erste Abstandselement und das wenigstens eine zweite Abstandselement zusammen mit der Klebstoffschicht auf die Leiterplatte aufgebracht werden. Dadurch wird nicht zunächst die Leiterplatte mit einer Klebstoffschicht versehen und werden anschließend die Abstandselemente auf die Klebstoffschicht aufgebracht, sondern es werden bereits mit einer Klebstoffschicht versehene Abstandselemente auf die Leiterplatte aufgebracht. Dadurch kann ein weiterer Herstellungsschritt bei der Herstellung der Leiterplattenanordnung eingespart werden.

Die Ausgestaltungen der erfindungsgemäßen Leiterplattenanordnung können in zweckmäßiger Weise Ausgestaltungen des erfindungsgemäßen Verfahrens sein. Weitere Merkmale und Aufgaben der vorliegenden Erfindung werden dem Fachmann durch Ausübende vorliegenden Lehre und Betrachten der beiliegenden Zeichnungen ersichtlich. Es zeigen:

FIG 1 eine schematische Draufsicht auf eine Ausführungsform einer erfindungsgemäßen Leiterplattenanordnung,

FIG 2 eine schematische Schnittansicht durch einen Ausschnitt der

Leiterplattenanordnung von FIG 1,

FIG 3 eine schematische Ansicht von Verfahrensschritten eines erfindungsgemäßen Verfahrens zur Herstellung einer Leiterplattenanordnung,

FIG 4 eine schematische Ansicht von Verfahrensschritten eines weiteren erfindungsgemäßen Verfahrens zur Herstellung einer Leiterplattenanordnung,

FIG 5 eine schematische Ansicht von Verfahrensschritten eines weiteren erfindungsgemäßen Verfahrens zur Herstellung einer Leiterplattenanordnung und

FIG 6 eine schematische Ansicht von Verfahrensschritten eines weiteren erfindungsgemäßen Verfahrens zur Herstellung einer Leiterplattenanordnung.

Elemente gleicher Konstruktion oder Funktion sind figurenübergreifend mit den gleichen Bezugszeichen versehen.

Es sei zunächst der FIG 1 verwiesen, die eine schematische Draufsicht auf eine erfindungsgemäße Leiterplattenanordnung 10 zeigt. Die Leiterplattenanordnung 10 kann beispielsweise im Bereich der Automobilindustrie zum Ansteuern von elektronischen Komponenten genutzt werden. Andere Anwendungsfelder sind denkbar. Die Leiterplattenanordnung 10 besteht aus einem Schichtaufbau, der näher in Zusammenhang mit der schematischen Schnittzeichnung von FIG 2 erklärt wird, wobei die schematische Schnittansicht von FIG 2 beispielhaft lediglich einen in FIG 1 markierten Detailbereich D der Leiterplattenanordnung 10 zeigt.

Wie in FIG 2 gezeigt ist, weist die Leiterplattenanordnung 10 eine Leiterplatte 12 sowie ein auf der Leiterplatte 12 angeordnetes elektronisches Bauteil 14 auf. Das elektronische Bauteil 14 kann ein beliebig zweckmäßiges elektronisches Bauteil sein, beispielsweise ein elektronischer Halbleiterbaustein.

Das elektronische Bauteil 14 weist an einer der Leiterplatte 12 zugewandten Oberfläche mehrere erste Kontaktflächen 16 auf. Demgegenüber weist die Leiterplatte 12 auf einer dem elektronischen Bauteil 14 zugewandten Oberfläche mehrere zweite Kontaktflächen 18 auf. Zwischen den ersten Kontaktflächen 16 und den zweiten Kontaktflächen 18 sind Verbindungselemente 20 angeordnet, wobei jeweils ein Verbindungselement 20 eine jeweilige erste Kontaktfläche 16 mit einer jeweiligen zweiten Kontaktfläche 18 elektrisch miteinander verbindet. Die Verbindungselemente 20 können beispielsweise Lotkugeln sein. Die Verbindungselemente 20 können aber auch Teile eines Lotpastendrucks sein oder Kombinationen von Lotkugeln und einem mittels eines Lotpastendrucks aufgebrachten Lotdepot, je nachdem welches Verbindungselement 20 für den jeweiligen Anwendungsfall zweckmäßig ist. Die jeweiligen Verbindungselemente 20 können, wie im konkreten Beispiel von FIG 1 bzw. 2 gezeigt ist, in einem Raster mit definierten Abständen angeordnet sein, sodass insbesondere hochintegrierte elektronische Bauteile 14 sicher und effizient mit der Leiterplatte 12 elektrisch verbunden werden können.

Wie in FIG 2 ferner gezeigt ist, weist die Leiterplattenanordnung 10 zudem ein erstes Abstandselement 22 auf, das zwischen der Leiterplatte 12 und dem elektronischen Bauteil 14 angeordnet ist. Die Leiterplattenanordnung 10 weist ferner mindestens ein weiteres von dem ersten Abstandselement 22 beabstandet angeordnetes und separates zweites Abstandselement 24 auf, das ebenfalls zwischen der Leiterplatte 12 und dem elektronischen Bauteil 14 angeordnet ist. Im konkreten Beispiel von FIG 2 sind exemplarisch zwei zweite Abstandselemente 24 gezeigt. Selbstverständlich kann eine andere Anzahl von zweiten Abstandselementen 24, die jeweils untereinander wie auch zum ersten Abstandselement 22 beabstandet voneinander angeordnet sind, vorhanden sein.

Die Abstandselemente 22, 24 verbinden das elektronische Bauteil 14 und die Leiterplatte 12 nicht-elektrisch miteinander. Das erste Abstandselement 22 verbindet beispielsweise das elektronische Bauteil 14 und die Leiterplatte 12 an einer ersten Position nicht-elektrisch miteinander. Die zwei zweiten Abstandselemente 24 verbinden das elektronische Bauteil 14 und die Leiterplatte 12 an zwei zweiten Positionen nicht-elektrisch miteinander. Da das erste Abstandselement 22 von den zweiten Abstandselementen 24 beabstandet angeordnet ist, ist naturgemäß auch die erste Position von den beiden zweiten Positionen beabstandet angeordnet. Man könnte allgemein sagen, dass die Abstandselemente 22, 24 vereinzelte Abstandselemente sind, das sie separate Abstandselement sind und untereinander nicht direkt miteinander verbunden sind.

Das erste Abstandselement 22 wie auch die weiteren Abstandselemente 24 können aus Glasmaterial realisiert sein. In gewissen Grenzen kann der CTE (Coefficient of Thermal Expansion) von Gläsern durch geeignete Zuschlagsstoffe verändert und damit an einen gewünschten Wert angepasst werden. Es ist aber auch denkbar, dass das erste Abstandselement 22 und/oder die weiteren Abstandselemente 24 aus einer Keramik bestehen.

Das erste Abstandselement 22 wie auch die weiteren Abstandselemente 24 können ein oder mehrere Zuschlagsstoffe aufweisen. Geeignete Zuschlagsstoffe können hierbei Keramiken oder Gläser bestehend aus AI203, CaMg, BN, SiN, SiC, PSZ, MgO, Seatit ((Mg(Si4010)(0H)2)), ATi, AIN, Cordierit (Mg2AI3[AISis018j), Si02, Na20, CaO, B2 03, PbO, Ti02 ...) sein. Geeignete Kunststoffmaterialien können PE, PVK, PVAL, PBAK, PVF, PVDC, PVDF, PIB, PMMA, PMS, PTFE, PCTFE, PHFP, PVFM, PVB, BR, CR, IR, NHR, TOR, POM, PPOX, PPE, PEK, PA, PCT, PEC, POB, PMI, PAI, PEI, PPI, PBI, PBMI, PPS, PBT, oder dergleichen sein. Auch ist es denkbar, dass das erste Abstandselement 22 und/oder die weiteren Abstandselemente 24 eine Harz-Glasfasermatrix (z.B. FR4-Material) aufweisen.

Wie im konkreten Beispiel von FIG 2 gezeigt ist, ist zwischen den Abstandselement 22, 24 und der Leiterplatte 12 eine Klebstoffschicht 26 ausgebildet. Die Klebstoffschicht 26 kann beispielsweise über eine entsprechend ausgestanzte Klebefolie, über ein Siebdruckverfahren, über Dispension von Klebstoffpunkten oder anderen zweckmäßigen Verfahren an der ersten Position bzw. an den weiteren zweiten Positionen aufgebracht sein. Die Klebstoffschicht 26 dient zur Befestigung der Abstandselemente 22, 24 auf der Leiterplatte 12.

Wie ebenfalls im konkreten Beispiel von FIG 2 gezeigt ist, ist zwischen den Abstandselementen 22, 24 und dem elektronischen Bauteil 14 eine weitere Klebstoffschicht 28 ausgebildet. Auch die weitere Klebstoffschicht 28 kann beispielsweise über eine entsprechend ausgestanzte Klebefolie, über ein Siebdruckverfahren, über Dispension von Klebstoffpunkten oder anderen zweckmäßigen Verfahren an der ersten Position bzw. an den weiteren zweiten Positionen aufgebracht sein. Die weitere Klebstoffschicht 28 dient zur Befestigung der Abstandselemente 22, 24 an dem elektronischen Bauteil 14 bzw. zur Befestigung des elektronischen Bauteils 14 auf den Abstandselementen 22, 24.

Die Abstandselemente 22, 24 weisen alleine oder in Verbindung mit den Klebstoffschichten 26, 28 vorzugsweise einen anisotropen Ausdehnungskoeffizienten auf, der in etwa dem Mittelwert der Ausdehnungskoeffizienten des elektronischen Bauteils 14 und der Leiterplatte 12 entspricht. Hierdurch können Risse und Kriechvorgänge in den Verbindungselementen 20 insbesondere an deren Kontaktstellen mit den ersten und zweiten Kontaktflächen 16, 18 weitgehend unterbunden werden.

Der Ausdehnungskoeffizient des ersten Abstandselement 22 und/oder der weiteren zweiten Abstandselemente 24 hat alternativ oder zusätzlich vorteilhafterweise in der Richtung zwischen dem elektronischen Bauteil 14 und der Leiterplatte 12 den gleichen Wert wie der Ausdehnungskoeffizient der Verbindungselemente 20, sodass auch hier keine mechanischen Spannungen auftreten können.

Wie ferner in FIG 2 gezeigt ist, ist eine Dicke 30 der Abstandselemente 22, 24 jeweils so gewählt, dass sie eine Summe aus der Dicke des Verbindungselements 20, der Dicke der ersten Kontaktfläche 16 und der Dicke der zweiten Kontaktfläche 18 nicht überschreitet. Die Dicke wird dabei in der Richtung zwischen dem elektronischen Bauteil 14 und der Leiterplatte 12 gemessen. Mit anderen Worten wird die Dicke gemessen in eine Richtung, die sich senkrecht zu der dem elektronischen Bauteil 14 zugewandten Oberfläche der Leiterplatte 12 erstreckt. Dadurch wird sichergestellt, dass trotz des Vorhandenseins der Abstandselemente 22, 24 die Komponenten elektronisches Bauteil 14, Verbindungselemente 20 und Leiterplatte 12 untereinander in Kontakt sind, um die gewünschte elektrische Verbindung zwischen dem elektronischen Bauteil 14 und der Leiterplatte 12 zu gewährleisten. Die Klebstoffschichten 26, 28 können dabei als Schichten mit vernachlässigbaren Dicken angesehen werden.

Es sei nun auf FIG 3 verwiesen, die schematische Verfahrensschritte eines Verfahrens zur Herstellung einer in Zusammenhang mit FIGs 1 und 2 beschriebenen Leiterplattenanordnung 10 zeigt.

In einem ersten Schritt 32 wird die Leiterplatte 12 bereitgestellt. In einem zweiten Schritt 34 werden mehrere Verbindungselemente 20 auf die Leiterplatte 12 aufgebracht. Die Verbindungselemente 20 können beispielsweise Lotkugeln, ein Lotdepot eines Lotpastendrucks oder Kombinationen davon sein, je nachdem welche Verbindungselemente 20 in Zusammenhang mit dem elektronischen Bauteil 14 als geeignete Verbindungselemente 20 erachtet werden. Die Verbindungselemente 20 sind in FIG 3 beim Schritt 34 schematisch als graue Punkte auf der Leiterplatte 12 dargestellt.

In einem dritten Schritt 36 wird die Klebstoffschicht 26 an der ersten und den weiteren zweiten Positionen aufgebracht, wobei die erste und die weiteren zweiten Positionen diejenigen Positionen auf der Leiterplatte 12 sind, an denen später die Abstandselemente 22, 24 aufgebracht werden. Die ersten bzw. zweiten Positionen sind gerade nicht die Positionen, an denen die Verbindungselemente 20 zwischen der Leiterplatte 12 und dem elektronischen Bauteil 14 angeordnet sind.

In einem vierten Schritt 38 wird nun das erste Abstandselement 22 auf die Klebstoffschicht 26 aufgebracht. Dadurch haftet das erste Abstandselement 22 auf der Leiterplatte 12 an der dafür vorgesehenen ersten Position. Bei diesem Schritt 38 oder bei einem zusätzlichen Schritt werden nun auch die weiteren zweiten Abstandselemente 24 auf die Klebstoffschicht 26 an den jeweiligen zweiten Positionen aufgebracht, sodass auch das jeweilige zweite Abstandselement 24 auf der Leiterplatte 12 an der jeweils dafür vorgesehenen zweiten Position haftet.

In einem fünften Schritt 40 wird die weitere Klebstoffschicht 28 auf die jeweiligen Abstandselemente 22, 24 aufgebracht.

In einem letzten sechsten Schritt 42 wird schließlich das elektronische Bauteil 14 auf die weitere Klebstoffschicht 28 und auf die mehreren Verbindungselemente 20 derart aufgebracht, dass eine elektrische Verbindung zwischen der Leiterplatte 12 und dem elektronischen Bauteil 14 an den Verbindungselementen 20 besteht. Mit anderen Worten wird im sechsten Schritt 42 letztlich eine wie in FIGs 1 und 2 beschriebene Leiterplattenanordnung 10 erreicht.

Das in Zusammenhang mit FIG 3 beschriebene Verfahren zur Herstellung der Leiterplattenanordnung 10 kann beispielsweise für elektronische Bauteile 14, die sogenannte SMD-Bauteile (surface-mounted-device-Bauteile) sind, angewandt werden.

Es sei nun auf FIG 4 verwiesen, die eine Variante des in Zusammenhang mit FIG 3 beschriebenen Verfahrens zeigt.

Bei dem Verfahren von FIG 4 entsprechen die ersten beiden Schritte den Schritten 32, 34 des Verfahrens von FIG 3. Allerdings wird im Verfahren von FIG 4 nicht zunächst eine Klebstoffschicht 26 auf die Leiterplatte 12 und dann anschließend die Abstandselemente 22, 24 auf die Klebstoffschicht 26 aufgebracht. Stattdessen werden in einem Schritt 44 mit einer Klebstoffschicht 26 versehene Abstandselemente 22, 24 direkt auf die Leiterplatte 12 aufgebracht. Die Klebstoffschicht 26 auf den Abstandselementen 22, 24 ist in FIG 4 beim Schritt 44 schematisch als gestrichelte Rechtecke angedeutet. Das Verfahren von FIG 4 führt somit die Schritte 36, 38 vom Verfahren von FIG 3 in einem einzigen Schritt 44 durch. Im Verfahren von FIG 4 kann daher letztlich ein Verfahrensschritt im Vergleich zum Verfahren von FIG 3 eingespart werden. Die weiteren Schritte 46, 48 beim Verfahren von FIG 4 entsprechen den Schritten 40, 42 beim Verfahren von FIG 3.

Es sei nun auf FIG 5 verwiesen, die schematisch Verfahrensschritte eines weiteren Verfahrens zur Herstellung einer in Zusammenhang mit FIGs 1 und 2 beschriebenen Leiterplattenanordnung 10 zeigt.

Das Verfahren von FIG 5 startet wiederum mit dem Schritt 32 und dem Bereitstellen der Leiterplatte 12. Im Unterschied zum bereits beschriebenen Verfahren von FIG 3 wird allerdings im zweiten Schritt 50 gleich die Klebstoffschicht 26 an den dafür vorgesehenen ersten bzw. zweiten Positionen auf die Leiterplatte 12 aufgebracht. Im darauffolgenden Schritt 52 werden wie auch beim Verfahren von FIG 3 die Abstandselemente 22, 24 auf die Klebstoffschicht 26 aufgebracht. Im darauffolgenden Schritt 54 wird wiederum die weitere Klebstoffschicht 28 auf die jeweiligen Abstandselemente 22, 24 aufgebracht. Mit anderen Worten entsprechen die Schritte 52, 54 im Verfahren von FIG 5 den Schritten 38, 40 im Verfahren von FIG 3.

Im Verfahren von FIG 5 wird schließlich im letzten Schritt 56 das elektronische Bauteil 14 aufgebracht. Im Unterschied zum Verfahren von FIG 3 weist das elektronische Bauteil 14 beim Verfahren von FIG 5 jedoch bereits Verbindungselemente 20 auf, sodass im Schritt 56 das elektronische Bauteil 14 derart auf die Leiterplatte 12 und die weitere Klebstoffschicht 28 aufgebracht wird, dass eine elektrische Verbindung zwischen der Leiterplatte 12 und dem elektronischen Bauteil 14 an den mehreren Verbindungselementen 20 besteht. Das in Zusammenhang mit FIG 5 beschriebene Verfahren zur Herstellung der Leiterplattenanordnung 10 kann beispielsweise für elektronische Bauteile 14, die bspw. sogenannte BGA-Bauteile (Ball-Grid-Array-Bauteile) sind, angewandt werden.

Es sei nun auf FIG 6 verwiesen, die eine Variante des in Zusammenhang mit FIG 5 beschriebenen Verfahrens zeigt.

Bei dem Verfahren von FIG 6 entspricht der erste Schritt dem Schritten 32 des Verfahrens von FIG 5 und damit wiederum dem Bereitstellen der Leiterplatte 12. Allerdings wird im Verfahren von FIG 6 nicht zunächst eine Klebstoffschicht 26 auf die Leiterplatte 12 und dann anschließend die Abstandselemente 22, 24 auf die Klebstoffschicht 26 aufgebracht. Stattdessen werden in einem Schritt 58 mit einer Klebstoffschicht 26 versehene Abstandselemente 22, 24 direkt auf die Leiterplatte 12 aufgebracht. Die Klebstoffschicht 26 auf den Abstandselementen 22, 24 ist in FIG 6 beim Schritt 58 wiederum schematisch als gestrichelte Rechtecke angedeutet. Das Verfahren von FIG 6 führt somit die Schritte 50, 52 vom Verfahren von FIG 5 in einem einzigen Schritt 58 durch. Im Verfahren von FIG 6 kann daher letztlich wiederum ein Verfahrensschritt im Vergleich zum Verfahren von FIG 5 eingespart werden. Die weiteren Schritte 60, 62 beim Verfahren von FIG 6 entsprechen den Schritten 54, 56 beim Verfahren von FIG 5.