Die Erfindung bezieht sich auf eine Leiterplattenstruktur bestehend aus zumindest einer Isolierschicht, zumindest einer Leiterschicht und zumindest einer eingebetteten Komponente mit eine äußere Barriereschicht besitzenden Kontaktpads, bei welcher zumindest zwei Leiterbahnen/ -schichten über Durchkontaktierungen mit zumindest zwei Anschlüssen verbunden sind.

Die Erfindung bezieht sich weiters auf ein Verfahren zum Ankontaktieren einer in einer Leiterplattenstruktur eingebetteten Komponente an einen Leiterbahnabschnitt durch Herstellung von Durchkontaktierungen von einer Leiterschicht zu Anschlüssen der Komponente.

Nach dem Stand der Technik werden Komponenten in Leiterstrukturen eingebettet und über Kupfer-Durchkontaktierungen mit Leiterbahnen verbunden. Dazu weisen die Kontaktpads der Komponenten Kupferanschlusspads auf, die auf einer Barriereschicht, insbesondere aus Nickel, aufgebaut sind. Derartige Barriereschichten sind erforderlich, um ein Diffundieren von Kupfer in angrenzende Schichten zu verhindern, im vorliegenden Fall z.B. in eine Adhäsionsschicht, die beispielsweise aus Titan, Titan-Wolfram oder Chrom besteht. Unterhalb der Adhäsionsschicht liegt im Falle von Halbleitern, wie z.B. einem Leistungs-MOSFET, ein Kontakt aus beispielsweise Aluminium, für den Drain oder das Gate eines MOSFETs.

Nach dem Stand der Technik sind metallische Anschlusspads, meist aus Kupfer, an den Anschlüssen der Komponenten erforderlich, um ein einwandfreies Verbinden der Anschlüsse mit Leiterbahnen über Kupferdurchkontaktierungen zu ermöglichen. Es ist bereits möglich, elektronische und elektronische Komponenten äußerst dünn zu gestalten, nämlich in der Größenordnung von 20 m, jedoch ergibt sich durch solche Anschlusspads aus Kupfer eine vergleichsweise große Dicke des gesamten Leiterplattenaufbaus.

Eine Aufgabe der Erfindung liegt in der Schaffung einer Leiterplattenstruktur bzw. eines Verfahrens zu deren Herstellung, wobei die Produktionskosten gesenkt werden können, die Verwendung auch extrem dünner Komponenten, z.B. einer Dicke in der Größenordnung von 20 m ermöglicht ist und die Verwendung von Kupferanschlüssen an den einzubettenden Komponenten entfallen kann. Diese Aufgabe wird mit einer Leiterplattenstruktur der eingangs genannten Art gelöst, bei welcher erfindungsgemäß jede Durchkontaktierung von einer Leiterbahn/ -Schicht unmittelbar zu der Barriere-Kontaktschicht des entsprechenden Anschlusses der Komponente verläuft.

Dank der Erfindung ergibt sich eine vereinfachte Herstellung von Leiterplattenstrukturen, die auch extrem dünn gestaltet werden können.

Bei zweckmäßigen Ausführungsformen ist das Material der Barriere-Kontaktschicht aus der Gruppe Nickel, Nickel-Vanadium, Platin, Palladium und Kobalt gewählt.

Weiters ist es vorteilhaft, wenn das Material der Barriere-Kontaktschicht Nickel ist.

Kostengünstig und technologisch leicht zu beherrschen sind Ausführungen, bei welchen die Durchkontaktierung aus Kupfer besteht.

Bei zuverlässigen Varianten ist vorgesehen, dass unterhalb der Barriere-Kontaktschicht eine Adhäsionsschicht angeordnet ist, wobei die Adhäsionsschicht mit Vorteil aus der Gruppe Titan, Titan-Wolfram und Chrom ausgewählt ist.

Die Erfindung zeigt ihre Vorzüge besonders, wenn die Komponente eine Leistungskomponente ist, wobei diese ein IGBT-Chip/MOSFET oder eine Leistungsdiode sein kann.

Die Erfindung führt mit Vorteil zu Varianten, bei welchen die Leiterplattenstruktur zumindest abschnittsweise flexibel ausgebildet ist.

Die Aufgabe wird auch mit einem Verfahren der eingangs genannten Art gelöst, bei welchem erfindungsgemäß im Bereich der Anschlüsse der Komponente in einer äußeren Leiterschicht zumindest eine Öffnung hergestellt wird, die bis zu einer Barriereschicht eines Anschlusses reicht, und daraufhin zumindest eine Durchkontaktierung von der Leiterbahn/ - schicht unmittelbar zu der Barriereschicht des entsprechenden Anschlusses der Komponente hergestellt wird. Bei einer vorteilhaften Variante ist vorgesehen, dass zur Bildung einer Kupferschicht an der Oberfläche und in den Öffnungen ein stromloses Verkupfern an zumindest einer Seite der Leiterplattenstruktur durchgeführt wird.

Zweckmäßig ist es weiters, wenn die zumindest eine Öffnung durch Laser-Schneiden hergestellt wird.

Auch ist es empfehlenswert, wenn vor dem Herstellen der Durchkontaktierungen die zumindest eine Öffnung chemisch gereinigt wird.

Bei dem Schritt des chemischen Reinigens kann sinnvollerweise die Dicke der Barriereschicht verringert werden.

Bei einer vorteilhaften Variante des Verfahrens ist vorgesehen, dass nach dem stromlosen Verkupfern eine Maske auf die zumindest eine Seite der Leiterplattenstruktur aufgebracht und darnach ein galvanisches Verkupfern zur Herstellung zumindest einer Leiterschicht und der Fertigstellung Durchkontaktierungen sowie ein Entfernen der Maske erfolgt. Die Erfindung samt weiteren Vorteilen ist im Folgenden an Hand beispielsweiser Ausführungsformen erläutert, die in der Zeichnung veranschaulicht sind. In dieser zeigen

Fig. la bzw. lb in einer stark vergrößerten geschnittenen Detailansicht die Kontaktierung eines Kontaktpads in einer Leiterplatte nach dem Stand der Technik bzw. der Erfindung,

Fig. 2 in einem Schnitt als beispielsweise Komponente einen Leistungs-MOSFET vor dem Einbetten in eine Leiterplattenstruktur und vor dem Kontaktieren,

Fig. 3 bis 8 je in Schnitten durch eine Leiterplattenstruktur einzelne Schritte eines erfindungsgemäßen Verfahrens zum Einbetten der in Fig. 2 gezeigten Komponente Fig. 9 eine Variante einer erfindungsgemäßen Leiterplattenstruktur mit insgesamt vier eingebetteten Komponenten und

Fig. 9a einen Ausschnitt der Fig. 9 mit einer geänderten Durchkontaktierung bei zwei Komponenten. Eingangs wird auf Fig. la und lb Bezug genommen, die zunächst den prinzipiellen Unterschied zwischen einer Kontaktierung eines Kontaktpads einer eingebetteten Komponente nach dem Stand der Technik einerseits und nach der Erfindung andererseits erläutern.

Fig. la zeigt in einer Detailansicht eine Komponente 1, beispielsweise einen Chip, die zur Kontaktierung an ihrer Oberfläche einen flachen Kontakt 2, z.B. aus Aluminium, aufweist. Darüber ist eine beispielsweise aus Titan, Titan-Wolfram oder Chrom bestehende Kontakt- Adhäsionsschicht 3 gelegen und diese ist unter Zwischenschaltung einer Barriereschicht 4 mit einem Kontaktpad 5, das üblicherweise aus Kupfer besteht, verbunden. An der oberen Oberfläche der Komponente 1 ist außerdem eine Passivierungsschicht 6 aufgebracht, die meist aus Siliziumnitrid besteht.

Zur Verbindung mit einer meist aus Kupfer bestehenden Leiterbahn 7 oder Leiterschicht innerhalb einer erst weiter unten gezeigten Leiterplattenstruktur ist von der Leiterbahn 7 zu dem aus dem Kontakt 2, der Adhäsionsschicht 3, der Barriereschicht 4 und dem Kontaktpad 5 bestehenden Anschluss 8 der Komponente 1 eine Durchkontaktierung 9 vorgesehen, die, wie gleichfalls weiter unten näher erläutert, auf galvanischem Weg hergestellt wird. Die Verbindung zwischen der Leiterbahn 7 und dem Anschluss 8 der Komponente 1 erfolgt somit über eine„zweistufige" Kupfer Verbindung, nämlich die Durchkontaktierung 9 und das Kupfer-Kontaktpad 5.

Im Gegensatz dazu zeigt Fig. lb, in welcher für gleiche Teile gleiche Bezugszeichen wie in Fig. 1 a verwendet werden, dass erfindungsgemäß die Durchkontaktierung 9 von der Leiterbahn 7 unmittelbar zu der Barriereschicht 4 des Kontaktpads der Anschlusses 8 verläuft.

In Fig. 2 ist als Beispiel für eine Komponente 1 ein Leistungs-MOSFET gezeigt, der erfindungsgemäße in eine Leiterplattenstruktur eingebettet werden soll und beidseitig kontaktiert in Planartechnik hergestellt ist. Das Siliziumsubstrat ls, dessen Aufbau nicht näher gezeigt ist, besitzt an seiner Unterseite für den Drain-Anschluss 8d einen flacher Drain- Kontakt 2d aus Aluminium, dem eine Drain-Adhäsionsschicht 3 d aus Titan sowie eine Drain-Barriereschicht 4d aus Nickel folgen. An der Oberseite der Komponente 1 sind für den Gate-Anschluss 8g ein flacher Gate-Kontakt 2g aus Aluminium, darüber eine Gate- Adhäsionsschicht 3g und schließlich eine Gate-Barriereschicht 4g vorgesehen und sinnge- maß gleiches gilt für den Source-Anschluss 8s mit einem flachen Source-Kontakt 2s aus Aluminium, einer Source-Adhäsionsschicht 3s und einer Source-Barriereschicht 4s. Wie bereits in Fig. 1 gezeigt, ist an der Oberseite auch eine Passivierungsschicht 6 aus Siliziumnitrid vorhanden.

An dieser Stelle soll angemerkt werden, dass sich Begriffe wie„oben",„unten",„obere", „untere" und ähnliche in erster Linie auf die Zeichnungen beziehen und der Vereinfachung der Beschreibung dienen, sich jedoch nicht notwendigerweise mit irgendeiner Orientierung der beschriebenen Teile oder deren Ausrichtung bei dem Herstellungsverfahren beziehen.

Nachstehend wird unter Bezugnahme auf die Fig. 3 bis 8 die Herstellung einer erfindungsgemäßen Leiterplattenstruktur beschrieben, wobei hier das Einbetten und Kontaktieren der Komponente nach Fig. 2 an Hand eines Ausschnittes einer Leiterplattenkomponente gezeigt wird.

In einem ersten Schritt wird gemäß Fig. 3 die Komponente 1 in eine Leiterplatte eingebettet, die im vorliegenden Fall aus einer Isolierschicht 10 mit einer oberen Leiterschicht 11 und einer unteren Leiterschicht 12 besteht. Die Isolierschicht 10 kann ein handelsübliches Prepreg auf Basis eines Epoxidharzes mit Glasfaserverstärkung, z.B. FR 4 sein oder in anderen Fällen z.B. ein Polyimid mit oder ohne Verstärkung sein, die Leiterschichten sind üblicherweise Kupferfolien. In der unteren Leiterschicht 12 ist ein Fenster 13 ausgebildet, welches die Unterseite der Komponente bzw. den Drain- Anschluss 8d freistellt.

In einem nächsten Schritt, siehe Fig. 4, werden an der Oberseite durch Wegätzen von Kupfer der oberen Leiterschicht bzw. Laserschneiden der Isolierschicht 10 zwei Öffnungen, nämlich eine Gate-Öffnung 14 und eine Source-Öffnung 15 geschaffen, die bis zur Gate- Barriereschicht 4g bzw. bis zur Source-Barriereschicht 4s des gate- Anschlusses 8g bzw. des Source- Anschlusses 8s reichen.

In einem weiteren Schritt werden die Öffnungen 14, 15 gereinigt mit auf dem Gebiet der Leiterplatten bekannten Lochreinigungsprozessen, z.B. durch chemisches reinigen unter Verwendung von Kaliumpermanganat und die Dicke aller Barriereschichten 4d, 4g, 4s kann durch chemische Auflösung der Barriereschichten verringert werden. Man erkennt die verringerte Dicke der Barriereschichten 4d, 4g, 4s in Fig. 5. Die Barriereschichten 4d, 4g, 4s weisen vor dem Reinigen eine Dicke von zumindest 100 nm oder mehr auf und werden im Reinigungsschritt um beispielsweise 50 nm, bei dickeren Barriereschichten um beispielsweise bis 500 nm reduziert.

Das Ergebnis eines folgenden Schrittes, bei welchem ein stromloses Verkupfern sowohl an der Oberseite als auch an der Unterseite erfolgt, ist in Fig. 6 gezeigt. Es wird eine obere Kupferschicht 16 und eine untere Kupferschicht 17 gebildet, wobei die obere Kupferschicht 16 nicht nur die oberer Leiterschicht 11 bedeckt, sondern auch die Wände der Öffnungen 14 und 15 sowie die Gate-Barriereschicht 4g bzw. die Source-Barriereschicht 4s. Ebenso bedeckt die untere Kupferschicht 17 die untere Leiterschicht 12 sowie die eine Drain-Barriereschicht 4d.

Wenn in dieser Beschreibung von Kupferschichten, Kupfer-Leiterbahnen und Ähnlichem gesprochen wird, soll dies keineswegs die Verwendung geeigneter anderer leitfähiger Materialien, wie z.B. Gold und Silber ausschließen.

Unter Bezugnahme auf Fig. 7 wird der nächste Schritt erörtert, in welchem sowohl an der Unter- als auch an der Oberseite ein galvanisches Verkupfern erfolgt, wobei jene Teile, die nicht verkupfert werden sollen, mit einer Maske 18 („reversemask") abgedeckt werden, die nach dem Verkupfern entfernt wird. Das Ergebnis dieses„semi-additive plating" sind im Vergleich zu den Kupfer schichten 16, 17 dicke äußere Leiter schichten, nämlich eine strukturierte obere Leiterschicht 19 und eine untere Leiterschicht 20, wobei diese Leiterschichten mit Durchkontaktierungen 9d, 9g und 9s zu den Gate-, Drain- und Source-Kontakten der Komponente 1 einstückig sind. Die gesamte Dicke der äußeren Leiterschichten liegt beispielsweise im Bereich von 5 bis 70 m. Im vorliegenden Fall ist zufolge der großen Ausdehnung des Drain-Kontaktes die Durchkontaktierung 9d zu diesem Kontakt kaum als„Durchkontaktie- rung" zu erkennen, vielmehr liegt nur eine geringfügige Eintiefung der unteren Leiterschicht in einem Ausmaß von z.B. weniger als 2 m vor.

Nach dem Entfernen der Maske 18 liegt als Endergebnis die in Fig. 8 gezeigte Leiterplattenstruktur 21 vor, welche die eingebettete Komponente 1 enthält, die mit den Leiterschichten 19, 20 elektrisch verbunden ist, genauer gesagt sind Gate G, Source S und Drain D bzw. die zugehörigen Anschlüsse 8g, 8s und 8d des MOSFETs mit diesen entsprechend strukturierten Leiterschichten 19, 20 verbunden. Fig.9 zeigt als Beispiel eine weitere Ausführungsform einer Leiterplattenstruktur 22, die entsprechend dem oben beschriebenen Verfahren hergestellt ist und insgesamt vier Komponenten enthält, nämlich einen ersten MOSFET 23, z.B. einen„High Source FET", einen zweiten MOSFET 24, z.B. einen„Low Source FET", einen Ansteuerchip 25 sowie einen Kondensator 26, z.B. vom Typ„MultilayerCofiredCeramic". In Fig. 9 werden für vergleichbare Teile gleiche Bezugszeichen wie in den vorangehenden Figuren verwendet, wobei zusätzlich erläutert wird, dass der MOSFET 23 und der MOSFET 24 in gleicher Weise in die Leiterplattenstruktur 22 eingebettet und mit einer oberen bzw. unteren strukturierten Leiterschicht 19 bzw. 20 verbunden sind, wie zuvor in den Fig. 3 bis 8 gezeigt, wobei jedoch die Gate- und Source- Anschlüsse "unten" und die Drain- Anschlüsse "oben" liegen.

In Fig. 9 sind auch zwei Durchkontaktierungen 27, 28 zwischen der oberen und der unteren Leiterschicht 19, 20 ersichtlich, wobei eine Durchkontaktierung 28 eine Verbindung zwischen Source S der ersten MOSFET 23 und Drain D der zweiten MOSFET 24 herstellt. Bei dieser Ausführung sind die Durchkontaktierungen von der unteren Leiterschicht 20 zu den Drains der MOSFETS in drei bzw. fünf Durchkontaktierungen 9 aufgeteilt. Der Einfachheit halber sind in Fig. 9 sämtliche Durchkontaktierungen von den Leiterschichten 19, 20 zu Komponentenanschlüssen mit dem Bezugszeichen "9" versehen.

In Fig. 9 ist rechts von dem MOSFET 24 der Ansteuerchip 25 angeordnet und wieder rechts von diesem der Kondensator 26.

Der Aufbau der Elektroden-Kontaktierung bei den MOSFETS 23 und 24 und dem Ansteuerchip 25 ist der gleiche wie in Fig. 16 bzw. Fig. 2 gezeigt, er besteht somit - von innen nach außen - aus einer Kontaktschicht, einer Kontakt-Adhäsionsschicht und einer Barriereschicht. Hingegen sind die beiden Anschlüsse des Kondensators 26 innen je mit einer Kontakt- Adhäsionsschicht 26-3 versehen, auf welcher eine Kontakt-Barriereschicht 26-4 folgt. Die Adhäsionsschichten 26-3 bestehen bevorzugt aus Chrom und die Barriereschichten 26-4 aus Nickel. Die in Fig. 9 gezeigte Leiterplattenstruktur 22 kann noch weitere, hier nicht dargestellte Komponenten enthalten, wie Leistungsdioden, Widerstände und Induktivitäten.

Bei einer in dem Ausschnitt nach Fig. 9a dargestellten Ausführungsform sind zur Erhöhung der Stromtragfähigkeit nicht nur die Drain-Anschlüsse der MOSFETs 23, 24 sondern auch deren Source- Anschlüsse vollflächig kontaktiert, d.h. statt der drei Durchkontaktierungen 9 für die Source S des MOSFET 23 und der fünf Durchkontaktierungen 9 für die Source S des MOSFET 24 ist lediglich eine großflächige, mit 9' bezeichnete Durchkontaktierung ausgebildet.

Da nicht zuletzt dank der Erfindung die Dicke der Leiterplattenstruktur sehr gering gehalten werden kann, ist es auch leicht möglich, diese zumindest abschnittsweise flexibel zu gestaltet, wobei sich in diesem Fall als Material für die Isolierschicht beispielsweise Polyimid anbietet.