Eines der wichtigsten Ziele bei der Entwicklung integrierter Schaltungen ist die Einsparung wertvoller Chipfläche. Je kleiner eine integrierte Schaltung ist, desto höher ist auch die effektive Ausbeute pro Wafer bei der Herstellung. Einen weiteren Kostenfaktor bildet das Chipgehäuse, in das die in- tegrierte Schaltung eingebaut wird. Dabei wird der Gehäusetyp hauptsächlich durch die Anzahl der Pads bzw. Anschlüsse der integrierten Schaltung bestimmt. Um ein billiges Chipgehäuse verwenden zu können, wird daher eine Einsparung von Pads bei der Entwicklung integrierter Schaltungen angestrebt.

Bei komplexen integrierten Schaltungen wie Mikroprozessoren oder aufwendigen Mikrokontrollern sind viele der vorhandenen Pads ausschließlich zur Spannungsversorgung vorgesehen. Wird auf einige der zur Spannungsversorgung vorgesehenen Pads zu- gunsten eines billigeren Chipgehäuses verzichtet, steigt al- lerdings das Risiko von Funktionsstörungen aufgrund einer möglicherweise zu geringen Stromversorgung über die verblei- benden Pads für die Spannungsversorgung und zudem wird der Chip störungsempfindlicher gegenüber externen Störungen auf- grund von EMV (Elektromagnetischer Verträglichkeit). Ferner strahlt der Chip selber stärker und kann damit in einem elek- tronischen System andere Chips oder Bauelemente stören. Auch auf funktionale Pads oder für das Testen vorgesehene Pads kann ebenfalls nur selten verzichtet werden.

Aufgabe der vorliegenden Erfindung ist es daher, eine Schal- tung und ein Verfahren anzugeben, wobei eine Einsparung von Pads zur Spannungsversorgung bei integrierten Schaltungen, ohne dabei die eingangs erwähnten Nachteile in Kauf zu neh- men, ermöglicht wird.

Diese Aufgabe wird durch eine Schaltungsanordnung zur Span- nungsversorgung einer integrierten Schaltung über ein Pad mit den Merkmalen von Patentanspruch 1 und ein Verfahren zur Spannungsversorgung und Konfiguration einer integrierten Schaltung über ein Pad mit den Merkmalen von Patentanspruch 9 gelöst. Bevorzugte Ausgestaltungen der Erfindung sind Gegen- stand der abhängigen Patentansprüche.

Die Erfindung betrifft eine Schaltungsanordnung zur Span- nungsversorgung einer integrierten Schaltung über ein Pad, wobei das Pad mit dem Eingang eines Schmitt-Triggers auf der integrierten Schaltung verbunden ist und zur Konfiguration der integrierten Schaltung vorgesehen ist, wobei die inte- grierte Schaltung eine Vielzahl von Versorgungsspannungen zur Spannungsversorgung aufweist. Erfindungsgemäß ist das Pad über jeweils einen Schalter mit jeweils einer Versorgungs- spannung verbunden und die Schalter werden von einer Steuer- schaltung, die von mindestens einem chipinternen Steuersignal gesteuert wird, ein-oder ausgeschaltet.

Bei vielen integrierten Schaltungen, insbesondere bei sehr komplexen, sind einige Pads zur Konfiguration der integrier- ten Schaltung vorgesehen. Beispielsweise kann über diese Pads ein bestimmter Betriebsmodus eingestellt werden oder die in- tegrierte Schaltung kann in einen Testmodus zum Testen be- stimmter Module geschaltet werden. In einem elektronischen System sind diese Pads während dem Betrieb der integrierten Schaltung ständig mit einer Versorgungsspannung de integrier- ten Schaltung verbunden. Demnach können diese Pads, die ei- gentlich zur Konfiguration der integrierten Schaltung vorge-

sehen sind, auch zur Spannungsversorgung benutzt werden. Die eigentliche Funktion des Pads wird dadurch nicht beeinträch- tigt, sondern bleibt erhalten. Allerdings kann die inte- grierte Schaltung über das Pad nur mit der Spannung, die zur Konfiguration anliegt, versorgt werden. Dazu sind erfindungs- gemäß auf der integrierten Schaltung Schalter vorgesehen, die ein Pad jeweils mit einer der Versorgungsspannungen der inte- grierten Schaltung verbinden. Vorteilhafterweise können da- durch Pads für die Spannungsversorgung eingespart werden.

Vorzugsweise schaltet die Steuerschaltung die Schalter über jeweils eine Treiberschaltung ein oder aus, wobei die Ein- gänge der Treiberschaltungen direkt mit dem Pad verbunden sind. Die Steuerschaltung sperrt oder entsperrt dazu die Treiberschaltungen, die eine am Pad anliegende Spannung zum Schalten der Schalter verwenden.

Die Ausgänge der Treiberschaltungen sind vorzugsweise jeweils über einen Widerstand mit einer der Versorgungsspannungen auf der integrierten Schaltung verbunden. Dies bewirkt eine Pull- Funktion, so daß die Treiberausgänge, auch wenn die Treiber- schaltungen abgeschaltet sind, auf einem definierten Poten- tial liegen und die Schalter definiert ein-oder ausgeschal- tet sind.

Insbesondere sind die Schalter als Leistungstransistoren aus- geführt. Um die integrierte Schaltung über das Pad mit aus- reichend Strom zu versorgen, sind Leistungstransistoren be- sonders für einen hohen Stromfluß über das Pad geeignet.

Einfache Transistoren würden dagegen nur den möglichen Ver- sorgungsstrom über das Pad begrenzen.

Die integrierte Schaltung weist vorzugsweise in einer Ausfüh- rungsform der Erfindung eine erste Versorgungsspannung und eine zweite Versorgungsspannung und einen ersten Schalter und einen zweiten Schalter auf. Dabei verbindet der erste Schalter das Pad mit der ersten Versorgungsspannung und der

zweite Schalter das Pad mit der zweiten Versorgungsspannung.

Viele integrierte Schaltungen werden heutzutage mit zwei Ver- sorgungsspannung, beispielsweise 5 V und 0 V, versorgt. In diesem Fall sind genau zwei Schalter zur Ausführung der Er- findung nötig, die das Pad mit beispielsweise 5 V und mit 0 V verbinden.

Das Pad ist vorzugsweise über die Laststrecke eines dritten Transistors und die Laststrecke eines vierten Transistors mit der ersten Versorgungsspannung bzw. der zweiten Versorgungs- spannung verbunden, wobei der Steueranschluß des dritten Transistors mit der zweiten Versorgungsspannung und der Steu- eranschluß des vierten Transistors mit der ersten Versor- gungsspannung verbunden ist. Bei dieser Ausführungsform der Erfindung wird ein"Floaten"des Pads vermieden und das Pad liegt solange keine externe Spannung anliegt auf einem defi- nierten Potential.

Insbesondere sind der erste und zweite Transistor als MOS- Transistoren ausgeführt. Diese Ausführung ist dann vorteil- haft, wenn die integrierte Schaltung in einer reinen MOS- Technologie gefertigt wird. Alternativ können der erste und zweite Transistor als Bipolartransistoren ausgeführt sein.

Wird die integrierte Schaltung in einer BiCMOS-Technologie gefertigt, bietet sich diese Ausführung an, da sich Bipolar- transistoren insbesondere als Stromquellen eignen und sehr große Ströme verkraften.

Die Erfindung betrifft ferner ein Verfahren zur Spannungsver- sorgung und Konfiguration einer integrierten Schaltung über ein Pad, wobei an dem Pad eine Spannung anliegt. Erfindungs- gemäß ist bei dem Verfahren eine Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad auf der integrierten Schaltung nach Anspruch 1 vorgesehen, wobei die Spannung sowohl zur Konfiguration der integrierten Schaltung als auch zur Spannungsversorgung der integrierten Schaltung dient.

Aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit der Zeichnung ergeben sich weitere Vorteile und Anwendungsmöglichkeiten der Erfindung. Die Zeichnung zeigt dabei in Figur 1 eine prinzipielle Ausführung der Schaltungsanord- nung zur Spannungsversorgung einer integrierten Schaltung über ein Pad, und Figur 2 eine praktische Realisation der Schaltungsanordnung zur Spannungsversorgung einer integrierten Schaltung über ein Pad in MOS-Technologie.

Figur 1 zeigt einen Ausschnitt aus einer integrierten Schal- tung. Dargestellt ist ein erstes Pad 1 zur Spannungsversor- gung der integrierten Schaltung mit einer ersten Versorgungs- spannungsleitung 10, die beispielsweise 5 V führt, ein zwei- tes Pad 2 zur Konfiguration der integrierten Schaltung und ein drittes Pad 3 zur Verbindung der integrierten Schaltung mit einem Bezugspotentialleitung 11, die ein Potential von beispielsweise 0 V aufweist.

Das zweite Pad ist mit einem Schmitt-Trigger 9 verbunden, dessen Ausgangssignal 13 zur Konfiguration der integrierten Schaltung dient. Der Schmitt-Trigger 9 erzeugt dabei aus ei- ner am zweiten Pad 2 anliegenden Spannung einen logischen Pe- gel, der zur Weiterverarbeitung auf der integrierten Schal- tung geeignet ist. Zudem filtert der Schmitt-Trigger 9 Stör- spannungen am Pad 2 weg.

Über einen ersten Schalter 4 ist das zweite Pad 2 mit der er- sten Versorgungsspannungsleitung 10 verbunden. Ein zweiter Schalter 5 verbindet das zweite Pad 2 ferner mit der Bezugs- potentialleitung 11.

Der erste Schalter 4 wird von einem ersten Tristate-Inverter 6 angesteuert. Der zweite Schalter 5 wird von einem zweiten Tristate-Inverter 7 angesteuert. Der erste Tristate-Inverter 6 und der zweite Tristate-Inverter 7 wird von einer Steuer- schaltung 8 an-oder abgeschaltet. Die Steuerschaltung 8 wird von einem chipinternen Signal 12, beispielsweise einem RESET- Signal, angesteuert. Der Eingang des ersten Tristate-Inver- ters 6 und des zweiten Tristate-Inverters 7 ist mit dem zwei- ten Pad 2 verbunden. Der Ausgang des ersten Tristate-Inver- ters 6 und des zweiten Tristate-Inverters 7 ist jeweils über einen Widerstand R mit der Versorgungsspannungsleitung 10 bzw. der Bezugspotentialleitung 11 verbunden.

Im Betrieb der Schaltungsanordnung liegt an dem zweiten Pad 2 eine externe Spannung von beispielsweise 5 V zur Konfigura- tion an. In diesem Fall kann die externe Spannung neben der Konfiguration zur Spannungsversorgung der integrierten Schal- tung mit 5 V benutzt werden. Die Steuerschaltung 8 schaltet die beiden Tristate-Inverter 6 und 7 an. An den Eingängen der beiden Tristate-Inverter 6 und 7 liegt die externe Spannung an. Beide Tristate-Inverter 6 und 7 invertieren die Spannung und führen die invertierte Spannung dem ersten Schalter 4 bzw. dem zweiten Schalter 5 zu. Der Eingang der ersten Schal- ters 4 ist gegenüber dem Eingang des zweiten Schalters 5 in- vertiert, so daß nur der erste Schalter 4 eingeschaltet wird und der zweite Schalter 5 offen bleibt. Somit ist das zweite Pad 2 mit der Versorgungsspannungsleitung 10 verbunden und die externe Spannung versorgt über das zweite Pad 2 und den ersten Schalter 4 die integrierte Schaltung mit 5 V. Soll die integrierte Schaltung über das zweite Pad 2 nicht versorgt werden, schaltet die Steuerschaltung 8 die beiden Tristate- Inverter 6 und 7 ab. In diesem Fall bewirken die Widerstände R, daß an dem Eingang des ersten Schalters 4 und des zweiten Schalters 5 die erste Versorgungsspannung bzw. das Bezugspo- tential liegt. Beide Schalter sind dann offen und die Verbin- dung zwischen dem zweiten Pad 2 und der Versorgungsspannungs- leitung sowie der Bezugspotentialleitung ist getrennt.

In Figur 2 ist ebenfalls ein Ausschnitt aus einer integrier- ten Schaltung dargestellt. Ein erstes Pad 61 dient zur Span- nungsversorgung der integrierten Schaltung mit einer ersten Versorgungsspannungsleitung 63, die beispielsweise 5 V führt.

Über ein drittes Pad 62 wird die integrierte Schaltung mit einem Bezugspotential verbunden. Das dritte Pad ist dazu auf der integrierten Schaltung mit einer Bezugspotentialleitung 64 verbunden. Ein zweites Pad 50 dient zur Konfiguration der integrierten Schaltung.

Das zweite Pad ist mit einem Schmitt-Trigger 60 verbunden, dessen Ausgangssignal 65 an ein internes Modul der integrier- ten Schaltung geführt wird und dort einen bestimmten Be- triebsmodus der integrierten Schaltung einstellt. Der Schmitt-Trigger 60 erzeugt dabei aus einer am zweiten Pad 50 anliegenden Spannung einen logischen Pegel, der einem der auf der integrierten Schaltung verwendeten logischen Pegeln ent- spricht. Zudem filtert der Schmitt-Trigger 60 Störspannungen am zweiten Pad 50 weg. Als Schmitt-Trigger eignet sich beson- ders die aus der deutschen Patentschrift DE 44 27 015 Cl be- kannte Schaltung.

Über die Laststrecke eines ersten p-Kanal-MOS-Transistors 53 ist das zweite Pad 50 mit der ersten Versorgungsspannungslei- tung 63 verbunden. Die Laststrecke eines ersten n-Kanal-MOS- Transistors 54 verbindet das zweite Pad 50 ferner mit der Be- zugspotentialleitung 64. Der erste p-Kanal-MOS-Transistor 53 und der erste n-Kanal-MOS-Transistor 54 sind als Lei- stungstransistoren ausgelegt, um die integrierte Schaltung über das zweite Pad 50 mit Strom zu versorgen.

Der erste p-Kanal-MOS-Transistor 53 wird von einem Nand-Gat- ter 57 angesteuert. Der erste n-Kanal-MOS-Transistor 54 wird von einem Nor-Gatter 58 angesteuert. Ein erster Eingang des Nand-Gatters 57 wird von einem"Enable"-Signal 66 der inte- grierten Schaltung angesteuert. Das"Enable"-Signal 66 steu-

ert zudem über einen Inverter 59 einen ersten Eingang des Nor-Gatters 58 an. Ein zweiter Eingang des Nand-Gatters 57 und des Nor-Gatters 58 sind mit dem zweiten Pad 50 verbunden.

Ist das"Enable"-Signal 66 logisch Null, so ist die Span- nungsversorgung über das zweite Pad 50 abgeschaltet.

Die Laststrecke eines zweiten p-Kanal-MOS-Transistors 51 oder eines zweiten n-Kanal-MOS-Transistors 52 verbindet ebenfalls das zweite Pad 50 mit der entsprechenden Versorgungsspan- nungsleitung. Ist der zweite p-Kanal-MOS-Transistors 51 in der Schaltung angeordnet, so ist das Gate des zweiten p-Ka- nal-MOS-Transistors 51 mit der Bezugspotentialleitung 64 ver- bunden, so daß der zweite p-Kanal-MOS-Transistor 51 immer eingeschaltet ist und das zweite Pad 50 auf ein definiertes Potential legt. Ist der zweite n-Kanal-MOS-Transistors 52 in der Schaltung vorhanden, so ist das Gate des zweiten n-Kanal- MOS-Transistors 52 mit der Bezugspotentialleitung 63 verbun- den, so daß der zweite p-Kanal-MOS-Transistor 52 immer einge- schaltet ist und das zweite Pad 50 auf ein definiertes Poten- tial legt. Mit anderen Worten, der p-Kanal-MOS-Transistor 51 und der n-Kanal-MOS-Transistor 52 sind niemals gleichzeitig in der Schaltung integriert, sondern sollen nur den Grundzu- stand einstellen. Ist daher ein positiver Defaultwert für den Schmitt-Trigger 60 notwendig, so wird der p-Kanal-MOS-Transi- stor 51 verwendet, anderenfalls wird für einen negativen De- faultwert des Schmitt-Triggers 60 der-Kanal-MOS-Transistor 52 verwendet. Zur Abdeckung der beiden Varianten sind beide Transistoren 51,52 in der Fig. 2 eingefügt, obwohl sie nicht gleichzeitig in einer entsprechenden Schaltung vorhanden sind.

Das Gate eines dritten n-Kanal-MOS-Transistors 55 und das Ga- te eines dritten p-Kanal-MOS-Transistors 56 ist mit dem Aus- gang des Nand-Gatters 57 bzw. des Nor-Gatters 58 verbunden und bildet jeweils ein Kapazität, die einerseits das Ein- schalten des ersten p-Kanal-MOS-Transistors 53 bzw. des er- sten n-Kanal-MOS-Transistors 56 verzögert und andererseits

als Millerkapazitäten interne Störungen/Spannungsspitzen der Versorgungsleitungen 63 oder 64 auf die Gates der Lei- stungstransistoren 53 bzw. 54 mitkoppeln, wobei die Wirkung als Millerkapazität der hauptsächlich gewünschte Effekt ist.

Dadurch werden die Leistungstransistoren noch stärker aufge- steuert, was deren RDSon noch weiter reduziert, so daß die Störungen/Spannungsspitzen zusätzlich gedämpft werden. Die Laststrecke des dritten p-Kanal-MOS-Transistors 56 und des dritten n-Kanal-MOS-Transistors 55 sind parallel zu der Be- zugspotentialleitung 64 bzw. der Versorgungsspannungsleitung 63 geschaltet und wirken als Miller-Kapazität.

Wird die integrierte Schaltung über das erste Pad 61 und das dritte Pad 62 an die Versorgungsspannung bzw. das Bezugspo- tential geschaltet, ist das"Enable"-Signal 66 zuerst logisch Null und der erste p-Kanal-MOS-Transistor 53 und der erste n- Kanal-MOS-Transistor 54 ist abgeschaltet. Das zweite Pad 50 dient somit nur zum Konfigurieren der integrierten Schaltung.

Sobald die integrierte Schaltung anfängt zu arbeiten, kann das"Enable"-Signal 66 au logisch Eins gehen. Je nachdem, welcher logische Pegel entsprechend der externen Spannung am zweiten Pad 50 anliegt, geht entweder der Ausgang des Nand- Gatters 57 auf logisch Null (logischer Pegel am zweiten Pad 50 : Eins !) und der Ausgang des Nor-Gatters 58 auf logisch Null oder der Ausgang des Nand-Gatters 57 auf logisch Eins (logischer Pegel am zweiten Pad 50 : Null !) und der Ausgang des Nor-Gatters 58 auf logisch Eins. Der erste p-Kanal-MOS- Transistor 53 wird eingeschaltet und der erste n-Kanal-MOS- Transistor 54 abgeschaltet bzw. der erste p-Kanal-MOS-Transi- stor 53 wird abgeschaltet und der erste n-Kanal-MOS-Transi- stor 54 eingeschaltet. Parallel wird die externe Spannung am zweiten Pad 50 über den Schmitt-Trigger 60 an die integrierte Schaltung zur Auswertung weitergegeben.

Die offenbarte Schaltungsanordnung läßt sich nicht nur zur Spannungsversorgung verwenden, sondern eignet sich auch für Pads, die den Abschluß beispielsweise einer 50 Q-Koaxiallei-

tung bilden. Hierbei kann die aufgrund des Abschlusses ver- brauchte Energie für die Spannungsversorgung ausgenutzt wer- den. Dazu muß die Schaltungsanordnung so erweitert werden, daß die abzuschließende Leitung immer einen realen und kon- stanten Abschlußwiderstand sieht. Die an diesem Widerstand abfallende Spannung kann dann für die chipinterne Spannungs- versorgung genutzt werden.