本发明涉及通信技术领域， 特别涉及一种多时钟域的时钟同步方法、 线 卡及以太网设备。 背景技术

在电信服务提供商网络向下一代网络的演进中 ， 以太网将逐步取代 PDH ( Plesiochronous Digital Hierarchy;准同步数字系歹 ¹ J )^^SONET( Synchronous Optical Network; 同步光纤网络） / SDH ( Synchronous Digital Hierarchy; 同 步数字体系）传输网。

在以太网中， 一个重要的要素就是同步时钟， 请参考图 1所示， 为一种典 型的以太网时钟同步方案， 其中双向箭头实线代表各个线卡通过交换模块 进 行数据包交换的路径， 然后各线卡从接收的线路上恢复时钟， 然后向时钟板 上报线路恢复时钟， 时钟板根据配置选择其中的一路作为设备的同 步参考源， 经锁相处理后的同步时钟下发到各线卡， 作为线卡发送的参考时钟， 从而实 现同步时钟的发送。

然而， 在现有的以太网中， 运营商通常会把以太网设备出租给不同的服 务商， 而服务商有各自不同的时钟源， 所以需要跟踪不同的时钟源， 即需要 以太网设备支持多时钟域。 但是在现有时钟同步机制中， 单个设备的以太网 接口， 下发的物理层同步时钟， 一个系统只能有一个， 即所有线路都使用相 同的发送时钟， 所以无法实现多时钟域时钟的传递。 发明内容

本发明实施例提供一种多时钟域的时钟同步方 法、 线卡及以太网设备， 用以解决现有技术中的时钟同步机制无法实现 多时钟域时钟的问题。

本申请第一方面提供一种多时钟域的时钟同步 方法， 包括： 发送线卡获得接收线卡确定的与所述发送线卡 的 M个下行接口对应的 M 个上行接口的 M个时钟频差； 其中， 所述 M个上行接口为所述接收线卡上的 上行接口， M为正整数；

所述发送线卡基于所述 M个下行接口与 M个上行接口的对应关系 ,使用 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与所� �每个时钟频 差对应的接口的发送时钟。

结合第一方面， 在第一方面的第一种可能的实现方式中， 在所述发送线 卡获得接收线卡确定的与所述发送线卡的 M个下行接口对应的 M个上行接口 的 M个时钟频差之前， 还包括： 所述接收线卡恢复所述接收线卡的 N个上行 接口的线路时钟， 得到 N个线路恢复时钟， N大于等于 M; 所述接收线卡确 定所述 N个线路恢复时钟分别与系统时钟的时钟频差� � 得到所述 N个上行接 口的 N个时钟频差； 其中， M个时钟频差为所述 N个时钟频差中的频差。

结合第一方面的第一种可能的实现方式， 在第一方面的第二种可能的实 现方式中， 在所述发送线卡获得接收线卡确定的与所述发 送线卡的 M个下行 接口对应的 M个上行接口的 M个时钟频差之前，还包括： 所述接收线卡还基 于上行接口和发送线卡的接口的对应关系， 在所述 N个上行接口中确定出与 所述发送线卡的 M个下行接口对应的 M个上行接口；所述接收线卡发送所述 M个上行接口的 M个时钟频差给所述发送线卡。

结合第一方面的第一种可能的实现方式， 在第一方面的第三种可能的实 现方式中， 所述发送线卡获得接收线卡发送的与所述发送 线卡的 M个下行接 口对应的 M个上行接口的 M个时钟频差， 包括： 所述发送线卡接收所述接收 线卡发送的所述 N个上行接口的 N个时钟频差； 所述发送线卡基于所述发送 线卡每个接口与上行接口的对应关系， 确定出与所述 M个下行接口对应的 M 个上行接口；所述发送线卡基于所述 M个上行接口，获得所述 M个时钟频差。

结合第一方面或第一方面的第一种可能的实现 方式至第一方面的第三种 可能的实现方式中的任意一种， 在第一方面的第四种可能的实现方式中， 所 述使用 M个线路的 M个时钟频差中的每个时钟频差分别调整与所� �每个时钟 频差对应的接口的发送时钟 ， 包括： 所述发送线卡将所述 M个下行接口中每 个接口的发送时钟分别调整为所述每个接口对 应的时钟频差与所述系统时差 的和。

本申请第二方面提供一种线卡， 包括：

M个接口； M为正整数； 接口电路， 用于恢复与所述 M个接口对应的 M 个上行接口， 得到 M个线路恢复时钟； 频差确定电路， 用于确定 M个线路恢 复时钟分别与系统时钟的时钟频差，得到所述 M个上行接口的 M个时钟频差； 处理器， 用于将所述 M个时钟频差发送给发送线卡； 以使所述发送线卡基于 所述 M个时钟频差调整所述发送线卡的接口的发送� �钟； 还用于接收接收线 卡发送的与所述 M个接口对应的 M个上行接口的 M个时钟频差； 时钟调整 电路， 用于基于发送线卡每个接口与 M个上行接口的对应关系， 使用所述其 他线卡发送的 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与所 述每个时钟频差对应的接口的发送时钟。

结合第二方面， 在第二方面的第一种可能的实现方式中， 所述处理器还 用于基于上行接口和发送线卡的接口的对应关 系， 确定所述频差确定电路确 差； 将所述与所述发送线卡的接口对应的上行接口 的时钟频差发送给对应的 发送线卡。

结合第二方面， 在第二方面的第二种可能的实现方式中， 所述处理器还 用于接收接收线卡发送的 N个上行接口的 N个时钟频差，所述 N个时钟频差 包含与所述 M个接口对应的 M个上行接口的 M个时钟频差； 其中， N为大 于等于 M的正整数； 还用于基于发送线卡每个接口与上行接口的对 应关系， 确定出与所述 M个接口对应的 M个上行接口； 确定与所述 M个接口对应的 M个上行接口的 M个时钟频差。

结合第二方面或第二方面的第一种可能的实现 方式或第二方面的第二种 可能的实现方式， 在第二方面的第三种可能的实现方式中， 所述时钟调整电 路用于将所述 M个接口中每个接口的发送时钟分别调整为所� �每个接口对应 的时钟频差与所述系统时差的和。

结合第二方面或第二方面的第一种可能的实现 方式至第二方面的第三种 可能的实现方式中的任意一种， 在第二方面的第四种可能的实现方式中， 所 述频差确定电路具体为计数器或锁相环鉴相器 。

结合第二方面或第二方面的第一种可能的实现 方式至第二方面的第四种 可能的实现方式中的任意一种， 在第二方面的第五种可能的实现方式中， 所 述时钟调整电路具体为锁相环鉴频器。

结合第二方面或第二方面的第一种可能的实现 方式至第二方面的第五种 可能的实现方式中的任意一种， 在第二方面的第六种可能的实现方式中， 所 述 M个接口具体为以太网接口。

本申请第三方面还提供一种以太网设备， 包括：

多个线卡；

时钟板， 用于产生系统时钟， 并将所述系统时钟发送给所述多个线卡中 的每个线卡；

其中， 所述多个线卡中的每个线卡为如第二方面或第 二方面的第一种可 能的实现方式至第二方面的第六种可能的实现 方式中的任意一种所述的线 卡。

本发明有益效果如下：

本发明实施例中，发送线卡获得接收线卡确定 的与发送线卡的 M个下行接 口对应的 M个上行接口的 M个时钟频差； 其中， M个上行接口为接收线卡上的 上行接口， M为正整数； 发送线卡基于发送线卡每个接口与 M个上行接口的对 应关系，使用 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与每� � 时钟频差对应的接口的发送时钟。 因此在本实施例中， 接收线卡先确定每个 线路与系统时钟的时钟频差， 然后发送线卡将每个接口的发送时钟都根据其 对应的线路的时钟频差进行调整， 所以每个接口都可以跟踪不同的线路， 即 跟踪不同的时钟源， 所以可以实现多时钟域的时钟同步。 进一步， 本申请实 施例中的方案是由接收线卡恢复时钟， 恢复的是物理层时钟， 所以本申请实 施例是从物理层进行处理， 跟报文无关， 所以性能更好。 附图说明

图 1为现有技术中时钟同步方案的示意图；

图 2为本发明实施例中的以太网设备的功能框图� �

图 3为本发明实施例中的时钟同步方法的流程图� �

图 4a为本发明实施例中的上行接口和下行接口的� ��应关系表示意图； 图 4b为本发明实施例中的从包交换路径角度体现� ��路和接口的对应关系 示意图；

图 5为本发明实施例中的线卡的功能框图；

图 6为本发明实施例中的线卡的硬件实现的示例� �念图。 具体实施方式

本发明实施例提供一种多时钟域的时钟同步方 法、 线卡及以太网设备， 用以解决现有技术中的时钟同步机制无法实现 多时钟域时钟的问题。

本申请实施例中的技术方案为解决上述的技术 问题， 总体思路如下： 发送线卡获得接收线卡确定的与发送线卡的 M个下行接口对应的 M个上 行接口的 M个时钟频差； 其中， M个上行接口为接收线卡上的上行接口， M 为正整数； 发送线卡基于发送线卡每个接口与 M个上行接口的对应关系， 使 用 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与每� �时钟频差 对应的接口的发送时钟。 因此在本实施例中， 接收线卡先确定每个线路与系 统时钟的时钟频差， 然后发送线卡将每个接口的发送时钟都根据其 对应的线 路的时钟频差进行调整， 所以每个接口都可以跟踪不同的线路， 即跟踪不同 的时钟源， 所以可以实现多时钟域的时钟同步。 进一步， 本申请实施例中的 方案是由接收线卡恢复时钟， 恢复的是物理层时钟， 所以本申请实施例是从 物理层进行处理， 跟报文无关， 所以性能更好。 为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完整地描述， 显然， 所描述的实施例是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有作出创造性劳动前 提下所获 得的所有其他实施例， 都属于本发明保护的范围。

下面结合附图对本发明优选的实施方式进行详 细说明。

请参考图 2所示， 为一个以太网设备的功能框图， 该以太网设备包括： 多个线卡， 如线卡 1、 线卡 2、 …线卡 N, 具体线卡的数量可以根据实际 需求进行配置， 通常为两个或两个以上； 时钟板， 用于产生系统时钟， 并将 系统时钟发送给多个线卡。 多个线卡和时钟板均可以安装在以太网设备的 背 板上， 该以太网设备还可以包括交换模块， 用于进行包交换。 该以太网设备 具体可以是交换机、 路由器、 OLT ( optical line terminal; 光线路终端）等需要 进行接收和发送数据包的以太网设备。

接下来介绍该以太网设备的多时钟域的时钟同 步方法， 其中， 对于每个 线卡而言， 均可以同时作为接收线卡和发送线卡， 即扮演接收和发送两种角 色， 当一个线卡作为接收线卡时， 其他线卡可以作为相对于该线卡的发送线 卡， 当一个线卡作为发送线卡时， 其他线卡则可以作为相对于该线卡的接收 线卡。 在实际应用中， 部分线卡的接口接到上行， 部分线卡的接口接到下行。 根据配置， 部分或全部上行接口需要恢复接口时钟， 并计算频差， 频差下发 给下行接口使用。 根据配置， 下行接口选用不同的上行接口恢复时钟， 选用 了哪个上行接口恢复时钟， 就使用对应的上行接口频差产生发送时钟。 所以 以下在描述时钟同步方法的过程中， 是以角色命名各线卡。 请参考图 3所示， 该方法包括：

步骤 101 : 发送线卡获得接收线卡确定的与发送线卡的 M个下行接口对 应的 M个上行接口的 M个时钟频差； 其中， M个上行接口为接收线卡上的 上行接口， M为正整数；

步骤 102: 发送线卡基于 M个下行接口与 M个上行接口的对应关系， 使 用 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与每� �时钟频差 对应的接口的发送时钟。

其中，在步骤步骤 101之前， 该方法还包括： 接收线卡恢复接收线卡的 N 个上行接口的线路时钟， 得到 N个线路恢复时钟， N大于等于 M; 接收线卡 确定 N个线路恢复时钟分别与系统时钟的时钟频差� � 得到 N个上行接口的 N 个时钟频差； 其中， M个时钟频差为 N个时钟频差中的频差。

在本实施例中， 接收线卡恢复接收线卡的 N个上行接口的线路时钟的步 骤具体可以是周期性实施， 或者是实时的进行恢复线路时钟， N个上行接口 通常和接收线卡的 N个接口是——对应的， N个上行接口与 N路线路——对 应。 在实际运用中， 接收线卡的实际接口数量也可以大于上行接口 的数量； 另外， 步骤 101中的 N个上行接口可以是来自不同线卡的上行接口� � 每个接 收线卡上的接口数量可以相同， 也可以不相同， 总量为 N。

例如对于接收线卡 n 来讲， 得到的 s 个线路恢复时钟， 例如分别记为 Fin— nO/1/2... ... s, s表示线卡 n的总数量， s为正整数且小于等于 N。

当得到 N个线路恢复时钟时， 同时， 因为时钟板也在实时的将系统时钟 发送给每个线卡， 所以接收线卡就确定 N个线路恢复时钟分别与系统时钟的 时钟频差， 具体来说， 例如利用计数器计算每个线路恢复时钟和系统 时钟的 时钟频差， 再例如利用锁相环鉴相的方法； 还可以利用现在市面上 3 级时钟 锁相环芯片， 该锁相环芯片可以读取输入时钟与系统时钟之 间的频偏， 即时 钟频差。

举例来说， 在本实施例中， 系统时钟例如为 F0, 那么经过步骤 102可以 获得 N个上行接口的 N时钟频差， 例如为 ΔηΟ = Fin nO - F0; Δηΐ = Fin nl - FO; Ans = Fin ns - F0。 理方式， 第一种是接收线卡确定出发送线卡需要的时钟 频差然后发送给发送 线卡； 第二种是接收线卡将确定出来的 N个时钟频差全部发送给发送线卡， 发送线卡自己选择自己所需要的 M个时钟频差。 具体来讲， 第一种的方式， 就在步骤： 接收线卡确定 N个线路恢复时钟 分别与系统时钟的时钟频差之后， 步骤 101 之前， 该方法还包括： 接收线卡 基于上行接口和发送线卡的接口的对应关系， 在 N个上行接口中确定出于发 送线卡的 M个下行接口对应的 M个上行接口， 然后接收线卡就发送 M个上 行接口的 M个时钟频差给发送线卡， 那么对应的， 发送线卡就执行步骤 103 , 获得与其 M各接口对应的 M个上行接口的 M个时钟频差。 其中， M个时钟 频差为步骤 102中得到的 N个时钟频差中的频差，Μ小于等于 N且为正整数。

对于第二种方式， 在步骤： 接收线卡确定 Ν个线路恢复时钟分别与系统 时钟的时钟频差之后， 接收线卡就将 Ν个时钟频差均发送给发送线卡， 那么 步骤 101具体包括： 发送线卡接收接收线卡发送的 Ν个上行接口的 Ν个时钟 频差； 发送线卡基于发送线卡每个接口与上行接口的 对应关系， 确定出与 Μ 个下行接口对应的 Μ个上行接口； 发送线卡基于 Μ个上行接口， 获得 Μ个 时钟频差。

不管通过以上哪种方式， 在步骤 101中获得与其 Μ个下行接口对应的 Μ 个上行接口的 Μ个时钟频差， 接下来就执行步骤 102, 即基于发送线卡每个 接口与 Μ个上行接口的对应关系， 使用 Μ个线路的 Μ个时钟频差中的每个 时钟频差分别调整与每个时钟频差对应的接口 的发送时钟。

具体来说， 例如通过上调或者下调系统时钟的频率调整发 送时钟， 或者 是釆用锁相环的方式， 根据频差的目标值， 即确定出的时钟频差， 实时调整 发送时钟。

举例来说， 例如发送线卡为发送线卡 m, 而且线卡 m的接口 0被配置为 跟踪线卡 n的第 1路时钟， 即上行接口 0, 那么就根据线卡 n的第 1路时钟的 时钟频差调整线卡 m的接口 0的发送时钟， 例如将线卡 m的接口 0的发送时 钟 Fout— m0调整到 F0 + Δηΐ。 即在步骤 104中， 具体为发送线卡将 Μ个下行 接口中每个接口的发送时钟分别调整为每个接 口对应的时钟频差与系统时差 的和， 使得发送时钟与恢复的线路时钟保持一致。

在实际系统中， 由于时钟漂移， F0/ Fin— ηΟ/1/2等会实时变化， 同样， Δηΐ/ Fout— m0也会实时跟随变化。

为了便于本领域技术人员更清楚的了解本发明 ， 以下将举一个具体是实 例来说明本申请实施例中时钟同步方法的实施 过程。

请同时参考图 4a和图 4b所示， 4叚设以太网设备包括 3个线卡， 分别为 线卡 1、 线卡 2和线卡 3 , 每个线卡具有两个接口， 接口 0和接口 1 , 即对于 发送线卡来讲， 每个线卡最多可以跟踪两路线路时钟， 而对于接收线卡来讲， 每个线卡最多可以接收两路线路， 图 4a表示的是接收线卡的上行接口和发送 线卡的接口之间的对应关系的关系表， 其中， 空白表示没有对应关系， 数值 1 表示有对应关系， 该表可以配置在每个线卡上， 并且该关系表可以人工配置， 也可以是根据不同的通信协议进行不同的配置 ； 图 4b表示的是从包交换路径 来体现的接收线卡的上行接口和发送线卡的接 口之间的对应关系。

在本实施例中，假设发送线卡为线卡 3 , 那么相对应于线卡 3的接收线卡 假设分别为线卡 1和线卡 2。 那么在步骤： 接收线卡恢复接收线卡的 N个上 行接口的线路时钟， 得到 N个线路恢复时钟中， 线卡 1恢复 2路线路的线路 时钟， 分别为与线卡 1的上行接口 0对应的第 1路线路的线路恢复时钟， 记 为线路 10的线路恢复时钟， 线卡 1的上行接口 1对应的第 2路线路的线路恢 复时钟， 记为线路 11的线路恢复时钟； 线卡 2恢复 2路线路的线路时钟， 分 别为与线卡 2的上行接口 0对应的第 1路线路的线路恢复时钟， 记为线路 20 线路恢复时钟， 线卡 1的上行接口 1对应的第 2路线路的线路恢复时钟， 记 为线路 21的线路恢复时钟。 因此， 在该步骤中， 共得到 4个线路恢复时钟。 在本实施例中， N为 4。

然后线卡 1和线卡 2分别计算 4个线路恢复时钟与系统时钟的时钟频差， 得到 4路线路， 即 4个上行接口的 4个时钟频差， 例如分别记为 Δ10、 Δ11、 Δ20和 Δ21 , 其中第一位数字表示线卡的卡号， 第二位数字表示线路标识。

那么线卡 1和线卡 2可以分别先根据图 4a所示的对应表确定出线卡 3需 要的时钟频差， 例如线卡 1 根据上行接口和发送线卡的接口的对应关系， 确 定出与线卡 3的接口 0对应的上行接口为线卡 1的上行接口 1 ,即对应的线路 为线路 11 , 线卡 2根据上行接口和发送线卡的接口的对应关系� � 确定出与线 卡 3的接口 1对应的上行接口为线卡 2的上行接口 1 , 即对应的线路为线路 21 , 那么线卡 1就将线路 11对应的时钟频差 Δ11发送给线卡 3 , 线卡 2就将 线路 21对应的时钟频差 Δ21发送给线卡 3。

或者是， 线卡 1和线卡 2分别将自己获得的 2个时钟频差， 共 4个时钟 频差均发给线卡 3 , 然后线卡 3根据如图 4a中所示的发送线卡每个接口与上 行接口的对应关系， 确定出与线卡 3的接口 0对应的线路为线路 11 , 线卡 3 的接口 1对应的线路为线路 21 , 那么线卡 3就获得线路 11的时钟频差 Δ11 , 并获得线路 21的时钟频差 Δ21。

然后执行步骤 102, 即基于 Μ个下行接口与 Μ个上行接口的对应关系， 使用获得的 2个时钟频差中的每个时钟频差分别调至与每� �时钟频差对应的 接口的发送时钟， 例如使用时钟频差 Δ11调整线卡 3的接口 0的发送时钟，使 用时钟频差 Δ21调整线卡 3的接口 1的发送时钟。具体的调整方式例如前述所 述的， 将发送时钟调整到时钟频差与系统时钟的和。

因此， 线卡 3的接口 0就跟踪线路 11的时钟源， 线卡 3的接口 1就跟踪 线路 21的时钟源， 实现多时钟域的时钟同步。

由上述的描述可以看出， 在本申请实施例中， 接收线卡先计算每个线路 与系统时钟的时钟频差， 然后发送线卡将每个接口的发送时钟都根据其 对应 的线路的时钟频差进行调整， 所以每个接口都可以跟踪不同的线路， 即跟踪 不同的时钟源， 所以可以实现多时钟域的时钟同步。 进一步， 本申请实施例 中的方案是由接收线卡恢复时钟， 恢复的是物理层时钟， 所以本申请实施例 是从物理层进行处理 ， 跟 >¾文无关， 所以性能更好。

接下来请参考图 5 所示， 为多个线卡中每个线卡的功能框图， 每个线卡 包括： 时钟恢复单元 201 , 用于恢复与线卡的 Μ个接口对应的 Μ个上行接口 的线路时钟， 得到 Μ个线路恢复时钟； 频差确定单元 202, 用于确定 Μ个线 路恢复时钟分别与系统时钟的时钟频差，得到 Μ个上行接口的 Μ个时钟频差； 发送单元 203 , 将 Μ个时钟频差发送给发送线卡； 以使发送线卡基于 Μ个时 钟频差调整发送线卡的接口的发送时钟； 接收单元 204, 用于接收接收线卡发 送的与 M个接口对应的 M个上行接口的 M个时钟频差； 时钟调整单元 205 , 用于基于发送线卡每个接口与 M个上行接口的对应关系， 使用其他线卡发送 的 M个上行接口的 M个时钟频差中的每个时钟频差分别调整与每� �时钟频差 对应的接口的发送时钟。

在进一步的实施例中， 还包括处理单元， 用于基于上行接口和发送线卡 的接口的对应关系， 确定频差确定单元 202确定出的 M个时钟频差中分别与 发送线卡的接口对应的线路的时钟频差； 发送单元 203 用于将与发送线卡的 接口对应的线路的时钟频差发送给对应的发送 线卡。

在另一实施例中， 还包括处理单元， 接收单元 204用于接收接收线卡发 送的包含与 M个接口对应的 M个上行接口的 M个时钟频差的 N个线路的 N 个时钟频差； 其中， N为大于等于 M的正整数； 处理单元用于基于发送线卡 每个接口与上行接口的对应关系， 确定出与 M个接口对应的 M个上行接口； 确定与 M个接口对应的 M个上行接口的 M个时钟频差。

进一步， 时钟调整单元 205用于将 M个接口中每个接口的发送时钟分别 调整为每个接口对应的时钟频差与系统时差的 和。

前述图 3至图 4b实施例中的时钟同步方法中的各种变化方式� ��具体实例 同样适用于本实施例的线卡， 通过前述对时钟同步方法的详细描述， 本领域 技术人员可以清楚的知道本实施例中线卡的实 施方法， 所以为了说明书的简 洁， 在此不再详述。

接下来请再参考图 6所示， 为本申请实施例中多个线卡中每个线卡的硬 件实现示例的框图， 每个线卡包括： M个接口 401 ; 接口电路 402, 用于恢复 与线卡的 M个接口 401对应的 M个上行接口的线路时钟， 得到 M个线路恢 复时钟； 频差确定电路 403 , 用于确定 M个线路恢复时钟分别与系统时钟的 时钟频差， 得到 M个上行接口的 M个时钟频差； 处理器 404, 用于将 M个 时钟频差发送给发送线卡； 以使发送线卡基于 M个时钟频差调整发送线卡的 接口 401的发送时钟； 还用于接收接收线卡发送的与 M个接口 401对应的 M 个上行接口的 M个时钟频差； 时钟调整电路 405, 用于基于线路与接口 401 的对应关系，使用其他线卡发送的 M个上行接口的 M个时钟频差中的每个时 钟频差分别调整与每个时钟频差对应的接口 401的发送时钟。 其中， M为正 整数。

在进一步的实施例中， 处理器 404,还用于基于上行接口和发送线卡的接 口的对应关系， 确定频差确定电路 403确定出的 M个时钟频差中分别与发送 线卡的接口 401对应的上行接口的时钟频差； 将与发送线卡的接口 401对应 的上行接口的时钟频差发送给对应的发送线卡 。

在另一实施例中， 处理器 404, 还用于接收接收线卡发送的 N个上行接 口的 N个时钟频差， N个时钟频差包含与 M个接口 401对应的 M个上行接 口的 M个时钟频差； 其中， N为大于等于 M的正整数； 还用于基于上行接口 与接口的对应关系，确定出与 M个接口 401对应的 M个上行接口；确定与 M 个接口 401对应的 M个上行接口的 M个时钟频差。

进一步， 时钟调整电路 405用于将 M个接口 401中每个接口 401的发送 时钟分别调整为每个接口 401对应的时钟频差与系统时差的和。

其中， 在图 6中， 总线架构 （用总线 400来代表）， 总线 400可以包括任 意数量的互联的总线和桥， 总线 400将包括由处理器 404代表的一个或多个 处理器 404和存储器 406代表的存储器的各种电路链接在一起。 总线 400还 可以将诸如外围设备、 稳压器和功率管理电路等之类的各种其他电路 链接在 一起， 这些都是本领域所公知的， 因此， 本文不再对其进行进一步描述。 总 线接口 407在总线 400和各元器件之间提供接口。

处理器 404负责管理总线 400和通常的处理， 而存储器 406可以被用于 存储如图 4a中所示的对应关系表， 还被用于存储处理器 404在执行操作时所 使用的数据。

结合以上各实施例， 频差确定电路 403具体为计数器或锁相环鉴相器。 结合以上各实施例， 时钟调整电路 405具体为锁相环鉴频器。

结合以上各实施例， M个接口 401具体为以太网接口。 前述图 3至图 4b实施例中的时钟同步方法中的各种变化方式� ��具体实例 同样适用于本实施例的线卡， 通过前述对时钟同步方法的详细描述， 本领域 技术人员可以清楚的知道本实施例中线卡的实 施方法， 所以为了说明书的简 洁， 在此不再详述。

本领域内的技术人员应明白， 本发明的实施例可提供为方法、 系统、 或 计算机程序产品。 因此， 本发明可釆用完全硬件实施例、 完全软件实施例、 或结合软件和硬件方面的实施例的形式。 而且， 本发明可釆用在一个或多个 其中包含有计算机可用程序代码的计算机可用 存储介质 (包括但不限于磁盘 存储器、 CD-ROM、 光学存储器等）上实施的计算机程序产品的形 式。

本发明是参照根据本发明实施例的方法、 设备（系统）、 和计算机程序产 品的流程图和 /或方框图来描述的。 应理解可由计算机程序指令实现流程图 和 /或方框图中的每一流程和 /或方框、 以及流程图和 /或方框图中的流程 和 /或方框的结合。 可提供这些计算机程序指令到通用计算机、 专用计算机、 嵌入式处理机或其他可编程数据处理设备的处 理器以产生一个机器， 使得通 过计算机或其他可编程数据处理设备的处理器 执行的指令产生用于实现在流 程图一个流程或多个流程和 /或方框图一个方框或多个方框中指定的功能� � 装置。

这些计算机程序指令也可存储在能引导计算机 或其他可编程数据处理设 备以特定方式工作的计算机可读存储器中， 使得存储在该计算机可读存储器 中的指令产生包括指令装置的制造品， 该指令装置实现在流程图一个流程或 多个流程和 /或方框图一个方框或多个方框中指定的功能� �

这些计算机程序指令也可装载到计算机或其他 可编程数据处理设备上， 使得在计算机或其他可编程设备上执行一系列 操作步骤以产生计算机实现的 处理， 从而在计算机或其他可编程设备上执行的指令 提供用于实现在流程图 一个流程或多个流程和 /或方框图一个方框或多个方框中指定的功能� �步 骤。

尽管已描述了本发明的优选实施例， 但本领域内的技术人员一旦得知了 基本创造性概念， 则可对这些实施例做出另外的变更和修改。 所以， 所附权 利要求意欲解释为包括优选实施例以及落入本 发明范围的所有变更和修改。 脱离本发明实施例的精神和范围。 这样， 倘若本发明实施例的这些修改和变 型属于本发明权利要求及其等同技术的范围之 内， 则本发明也意图包含这些 改动和变型在内。