Titel

Komparatorschaltung

Die vorliegende Erfindung betrifft eine Komparatorschaltung, die eine

Eingangsstufe für eine erste Spannung und für eine zweite Spannung aufweist und die zum Vergleichen der ersten Spannung und der zweiten Spannung eingerichtet ist, und die dafür eingerichtet ist, basierend auf der ersten Spannung und der zweiten Spannung einen Differenzstrom zu erzeugen, dessen Verlauf einer mathematischen Funktion folgt.

Die vorliegende Erfindung betrifft weiter eine anwendungsspezifische integrierte Schaltung, die eine solche Komparatorschaltung aufweist.

Die vorliegende Erfindung betrifft weiter ein Verfahren zum Vergleichen eines ersten Stroms und eines zweiten Stroms mittels einer Komparatorschaltung, wobei das Verfahren einen Schritt eines Erzeugens eines Differenzstroms in der Komparatorschaltung umfasst.

Stand der Technik

Komparatorschaltungen, anwendungsspezifische integrierte Schaltungen und Verfahren der eingangs genannten Art sind aus der analogen Schaltungstechnik grundsätzlich bekannt, um die erste Spannung und die zweite Spannung miteinander zu vergleichen. Ein Resultat dieses Spannungsvergleiches ist ein digitales Signal an einem Ausgang der Komparatorschaltung, das anzeigt, welche der beiden Spannungen größer beziehungsweise kleiner ist.

Die Komparatorschaltung kann beispielsweise in einer anwendungsspezifischen integrierten Schaltung, auch ASIC genannt, verwendet werden, um interne Betriebsspannungen mit einem Referenzwert zu vergleichen. Aus dem Stand der Technik sind Komparatorschaltungen bekannt, bei denen je ein Eingangsspannungssignal der ersten Spannung und der zweiten Spannung auf einen Differenzverstärker der Komparatorschaltung geführt wird. Der Differenzverstärker ist dafür eingerichtet, eine Differenz AU zwischen den beiden Eingangsspannungssignalen, Differenzeingangsspannung genannt, in einen Differenzstrom AI umzuwandeln. Die bekannte Komparatorschaltung weist zudem beispielsweise mindestens einen Stromspiegel und einen Schmitt-Trigger auf. Der Differenzstrom kann mithilfe der Stromspiegel wieder in eine Spannung und von dem Schmitt-Trigger in ein digitales Ausgangssignal der

Komparatorschaltung umgewandelt werden, das an dem Ausgang der

Komparatorschaltung bereitgestellt wird.

Herkömmliche Differenzeingangsstufen erzeugen einen Differenzstrom, der dem Verlauf der Tangens-Hyperbolicus-Funktion folgt. Der maximale Differenzstrom ist damit von der sie speisenden und maßgeblich die Gesamtstromaufnahme der Komparatorschaltung bestimmenden Stromquelle begrenzt.

Charakteristisch für die Komparatorschaltung ist ihre Umschaltzeit t _pd (engl propagation delay time), die benötigt wird, um ihren Ausgang bei einem

Polaritätswechsel der Differenzeingangsspannung von einem logischen LOW- beziehungsweise HIGH-Pegel auf dessen komplementären Wert umzuschalten. Diese Zeit hängt davon ab, wie schnell eine parasitäre Kapazität C _par an einem gewissen Knoten der Komparatorschaltung umgeladen werden kann und um welchen Spannungswert sie umgeladen werden muss, sodass der Schmitt- Trigger umschaltet.

Je größer die Differenzeingangsspannung AU ist, desto schneller kann der Knoten von der positiven zur negativen Betriebsspannung (oder umgekehrt) umgeladen werden und desto schneller findet der Umschaltvorgang statt. In klassischen Architekturen, in denen die beiden Eingangsspannungssignale, also die erste Spannung und die zweite Spannung, auf den Differenzverstärker geführt werden, sättigt dieser Effekt jedoch temperaturabhängig bei AU = 3 * nkT/q « 100mV (bei Raumtemperatur). Aufgrund von Bauteile-Toleranzen liegt der Umschaltpunkt der Komparatorschaltung nicht genau bei Up = UN, sodass sich in der realen

Schaltung ein HIGH-Pegel am Ausgang des Schmitt-Triggers bei Up > UN + U _0ffs und ein LOW-Pegel bei Up < UN + U _0ffS ergibt, wobei U _0ffS die Offset-Spannung ist. U _offs liegt typischerweise im Mikro- beziehungsweise Milli-Volt-Bereich. Die Offset-Spannung einer Komparatorschaltung ist daher eine weitere wichtige charakteristische Größe. Sie ist umso kleiner, je besser das Matching der verwendeten Bauelemente (beispielsweise das des Differenzeingangspaares und das der Stromspiegel) ist. In manchen bekannten Komparatorschaltungen ist die Offset-Spannung U _0ffS um so kleiner, je besser das Matching von

Eingangsstufentransistoren und das von Stromspiegeltransistoren sind.

Das Matching dieser Bauelemente ist umso besser und der Offset der

Komparatorschaltung ist umso kleiner, je größer die Eingangsstufentransistoren und die Stromspiegeltransistoren sind. Je größer diese Bauelemente sind, desto größer sind jedoch auch die parasitären Transistorkapazitäten, insbesondere die parasitäre Kapazität C _par an dem gewissen Knoten, und damit verbunden auch eine höhere Umschaltzeit der Komparatorschaltung.

In der klassischen analogen Schaltungstechnik gibt es diverse Architekturen für Komparatorschaltungen, deren Eingangsstufe mit einem Differenzeingangspaar realisiert ist und deren maximaler Differenzstrom zum Umladen der parasitären Transistorkapazitäten von der Stromstärke der sie speisenden Stromquelle limitiert ist.

Wird anstelle einer symmetrischen Komparatorschaltung eine Architektur analog zu einem bekannten Miller-OTA (engl.: operational transconductance amplifier, Operationsverstärker) gewählt, muss der Knoten nur bis zur Schwellspannung U _th eines gewissen Transistors des Miller-OTA umgeladen werden. Der gewisse Transistor lädt den Knoten und damit den Eingang des Schmitt-Triggers bei Up > UN mit einem Strom um. Entsprechend kann sich für diese Architektur bei geeigneter Dimensionierung im Vergleich zur symmetrischen

Komparatorschaltung eine kürzere Umschaltzeit t _Pd ,i _h von einem LOW- auf einen HIGH-Pegel ergeben. Beim Umschalten vom HIGH- auf den LOW-Pegel muss eine erste Stromquelle des Miller-OTA den Knoten von der positiven

Betriebsspannung UVDD zur negativen Betriebsspannung hin entladen. Sie bestimmt damit (zusammen mit einem weiteren Strom) wesentlich die

Umschaltzeit t _Pd.hi von einem HIGH- auf einen LOW-Pegel und die

Stromaufnahme der Komparatorschaltung.

Offenbarung der Erfindung

Erfindungsgemäß wird eine Komparatorschaltung zur Verfügung gestellt, die eine Eingangsstufe für eine erste Spannung und für eine zweite Spannung aufweist und die zum Vergleichen der ersten Spannung und der zweiten Spannung eingerichtet ist, und die dafür eingerichtet ist, basierend auf der ersten Spannung und der zweiten Spannung einen Differenzstrom zu erzeugen, dessen Verlauf einer mathematischen Funktion folgt, wobei die Komparatorschaltung dafür eingerichtet ist, dass der Differenzstrom bei einer steigenden

Differenzeingangsspannung im Wesentlichen einen exponentiellen Verlauf aufweist.

Vorteile der Erfindung

Die erfindungsgemäße Komparatorschaltung hat den Vorteil, dass die

Komparatorschaltung bei gleichem Offset und gleichem Versorgungsstrom eine um etwa eine Größenordnung geringere Umschaltzeit als eine symmetrische Komparatorschaltung hat. Je größer die Eingangsspannungsdifferenz zwischen der ersten Spannung und der zweiten Spannung ist, desto kürzer kann die Umschaltzeit gegenüber bekannten klassischen Architekturen sein, deren Eingangsstufe mit einer Differenzeingangsstufe realisiert ist. Vorteilhaft ist zudem, dass die erfindungsgemäße Komparatorschaltung die gleiche

Stromaufnahme wie klassische Architekturen besitzen kann. Die hier

vorgeschlagene Komparatorschaltung ist klassischen Ansätzen überlegen, in denen schnelle Umschaltzeiten bei geringem Stromverbrauch gefordert werden.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.

Die Komparatorschaltung ist vorzugsweise dafür eingerichtet, dass der

Differenzstrom bei steigender Differenzeingangsspannung einer Sinus- Hyperbolicus-Funktion folgt. So kann auf vorteilhafte Weise ein im Wesentlichen exponentieller Verlauf des Differenzstroms bei steigender

Differenzeingangsspannung erreicht werden. Ausführungsformen der Erfindung sind dafür eingerichtet, insbesondere bei einer Gesamtstromaufnahme von ca. 1 mA, Umschaltzeiten kleiner als 100 ns, besonders vorzugsweise kleiner als 70 ns zu realisieren. Eine besonders bevorzugte erreichbare Umschaltzeit beträgt etwa 60 ns.

Bevorzugt ist, dass die Eingangsstufe einen oder mehrere

Eingangsstufentransistoren aufweist, denen jeweils ein Pegelschieber, der einen oder mehrere Pegelschiebertransistoren aufweist, vorgeschaltet ist.

Vorzugsweise umfasst die Eingangsstufe vier Eingangsstufentransistoren.

Vorzugsweise umfasst die Komparatorschaltung entsprechend vier

Pegelschiebertransistoren. Die Anzahl der Pegelschiebertransistoren entspricht also vorzugsweise genau der Anzahl an Eingangsstufentransistoren.

Vorzugsweise sind zwei Pegelschiebertransistoren N-Kanal-Transistoren.

Vorzugsweise sind zwei Pegelschiebertransistoren P-Kanal-Transistoren.

In manchen Ausführungsformen weisen die Pegelschiebertransistoren jeweils eine größere Fläche auf als die jeweils zugeordneten

Eingangsstufentransistoren. So kann ein besseres Matching und damit auch ein geringer Offset erreicht werden. Ein Verhältnis einer Weite W zu einer Länge L eines Pegelschiebertransistors kann vorzugsweise von einem Verhältnis einer Weite W zu einer Länge L eines Eingangsstufentransistors verschieden sein.

Bevorzugt ist, dass in der Komparatorschaltung ein Stromspiegel vorgesehen ist. Vorzugsweise ist der Stromspiegel dafür eingerichtet, einen Stromfluss in dem einen oder den mehreren Pegelschiebern festzulegen. Der Stromspiegel umfasst vorzugsweise einen oder mehrere Stromspiegeltransistoren. Der Stromspiegel ist vorzugsweise den Pegelschiebern vorgeschaltet.

Vorzugsweise ist der Stromspiegel dafür eingerichtet, einen Stromfluss in der Eingangsstufe festzulegen. Der Stromspiegel ist vorzugsweise der Eingangsstufe vorgeschaltet. In einigen Ausführungsformen ist der Stromspiegel dafür eingerichtet, für die Eingangsstufe eine Hysterese zu realisieren. Vorzugsweise ist dafür in der Komparatorschaltung ein Koeffizient d > 1 vorgesehen, besonders vorzugsweise ein Koeffizient d zwischen 1 und 1 ,5. Besonders bevorzugte Koeffizienten d sind 1 ,1 oder 1 ,2. Vorzugsweise weist ein Stromspiegeltransistor zu diesem Zweck eine größere Weite als ein Referenztransistor der

Komparatorschaltung auf. Dann wechselt ein Ausgang der Komparatorschaltung vorzugsweise erst bei einer Eingangsspannung von UP > UN + U _hys mit U _hys > 0 von LOW auf HIGH und/oder erst bei einer Eingangsspannung von UP < UN - U _hys von HIGH auf LOW. Die Hysteresespannung U _hys liegt abhängig vom Koeffizienten d vorzugsweise im Bereich zwischen 1 und 100 mV, besonders vorzugsweise zwischen 1 und 70 mV, nochmals bevorzugt zwischen 1 und 30 mV, nochmals bevorzugt zwischen 1 und 10 mV. In manchen

Ausführungsformen ist jedoch d = 1 , sodass der Stromspiegel keine Hysterese realisiert.

Manche Ausführungsformen sehen vor, dass der Eingangsstufe eine

Verstärkerstufe nachgeschaltet ist, die dafür eingerichtet ist, für einen

Umladevorgang einen Umladestrom bereitzustellen, der größer ist, als ein durch die Verstärkerstufe benötigter Strom nach dem Umladevorgang. Vorzugsweise umfasst die Verstärkerstufe einen oder mehrere Verstärkerstufentransistoren. Vorzugsweise umfasst die Verstärkerstufe einen Schmitt-Trigger, dessen Eingang mit einem Knoten, der in dem Umladevorgang umzuladen ist, verbunden ist. Die Komparatorschaltung ist vorzugsweise dafür eingerichtet, für eine kurze Zeit des Umladevorgangs einen sehr hohen Strom bereitzustellen, nach dem Umladevorgang jedoch nur einen vergleichsweise geringen Strom zu benötigen. So kann das Umladen des Knotens, der umzuladen ist, sehr schnell erfolgen.

Bevorzugt ist, dass die Komparatorschaltung dafür eingerichtet ist, den Knoten der Komparatorschaltung im Wesentlichen instantan zu einer negativen

Betriebsspannung hin umzuladen. Besonders bevorzugt ist, dass die

Komparatorschaltung, insbesondere die Verstärkerstufe, dafür eingerichtet ist, den Knoten der Komparatorschaltung im Wesentlichen instantan zu der negativen Betriebsspannung hin zu entladen, sobald eine Spannung am Knoten um die Schwellspannung eines Transistors der Komparatorschaltung kleiner als eine positive Betriebsspannung ist. Ein Vorteil der hier vorgeschlagenen

Ausführungsform ist, dass der Knoten vollständig und nahezu schlagartig zur negativen Betriebsspannung hin entladen werden kann, sobald die

Knotenspannung an dem Knoten um die Schwellspannung des Transistors kleiner als die positive Betriebsspannung UVDD ist. Somit kann mit Vorteil nahe dem Umschaltpunkt Up - UN ±U _hys in dem vorzugsweise dem zu entladenden Knoten nachgeschalteten Schmitt-Trigger kein statischer Querstrom fließen, wie es bei der symmetrischen Komparatorschaltung beziehungsweise der Architektur analog zu dem Miller-OTA der Fall ist.

Vorzugsweise ist die Komparatorschaltung dafür eingerichtet, eine Mitkopplung zu erzeugen, die die Umladung des Knotens verstärkt, sobald eine weitere Spannung an einem weiteren Knoten der Komparatorschaltung größer als eine weitere Schwellspannung eines weiteren Transistors der Komparatorschaltung ist. So kann der Knoten sozusagen lawinenartig in sehr kurzer Zeit entladen werden. Der weitere Knoten ist vorzugsweise dem Knoten vorgeschaltet. Dem Knoten und dem weiteren Knoten ist vorzugsweise ein Transistor

zwischengeschaltet.

Bevorzugt ist, dass die Komparatorschaltung einen oder mehrere Flip-Flops aufweist, die dafür eingerichtet sind, Signale zur Ansteuerung der Eingangsstufe zu generieren und/oder Signale zu generieren, aus denen ein Ausgangssignal der Komparatorschaltung ableitbar ist. Ein Flip-Flop (auch Flipflop), kann auch als bistabile Kippstufe oder bistabiles Kippglied bezeichnet werden. Der Flip-Flop ist eine elektronische Schaltung und kann zwei stabile Zustände einnehmen. Auf diese Weise kann der Flip-Flop über eine unbegrenzte Zeit eine Datenmenge von einem Bit speichern. Bevorzugt ist, dass zu diesem Zweck zwei Flip-Flops in der Komparatorschaltung vorgesehen sind. Bevorzugte Flip-Flops sind RS-Flip- Flops. So kann auf zuverlässige Weise die Eingangsstufe, insbesondere deren Eingangsstufentransistoren, angesteuert und/oder das Ausgangssignal abgeleitet werden. Vorzugsweise weist einer der Flip-Flops den Ausgang der

Komparatorschaltung auf oder ist direkt mit dem Ausgang der

Komparatorschaltung verbunden. Vorzugsweise ist mindestens einer der Flip- Flops eingangsseitig mit einem Ausgang des Schmitt-Triggers elektrisch verbunden. Besonders vorzugsweise ist ein Eingang jedes Flip-Flops mit dem Ausgang des Schmitt-Triggers verbunden. Vorzugsweise ist der Ausgang des Schmitt-Triggers elektrisch mit einem Clock-Eingang mindestens eines der Flip- Flops verbunden. Erfindungsgemäß wird weiter eine anwendungsspezifische integrierte Schaltung zur Verfügung gestellt, die die vorgenannte Komparatorschaltung aufweist.

Bei gleichem Offset und gleicher Stromaufnahme kann der ASIC bekannten klassischen Architekturen mit einer Differenzeingangsstufe bezüglich der Umschaltzeit somit überlegen sein. Weiter ergeben sich für die

anwendungsspezifische integrierte Schaltung die bezüglich der

Komparatorschaltung beschriebenen Ausführungsmöglichkeiten und deren Vorteile.

In einer bevorzugten anwendungsspezifischen integrierten Schaltung ist der Komparator als Unter- und/oder Überspannungs-Komparator im Standby-Betrieb der anwendungsspezifischen integrierten Schaltung eingerichtet. Die hier vorgeschlagene Komparatorschaltung eignet sich insbesondere für Low-Power Anwendungen. Die Komparatorschaltung ist deshalb vorzugsweise als Unter- beziehungsweise Überspannungs-Komparator im Standby-Betrieb eines ASIC vorgesehen. Die Komparatorschaltung kann in Ausführungsformen dazu verwendet werden, die internen Betriebsspannungen des ASIC mit einem Referenzwert zu vergleichen.

Erfindungsgemäß wird weiter ein Verfahren zum Vergleichen eines ersten Stroms und eines zweiten Stroms mittels einer Komparatorschaltung zur Verfügung gestellt, wobei das Verfahren einen Schritt eines Erzeugens eines Differenzstroms der Komparatorschaltung umfasst und der Differenzstrom bei einer steigenden Differenzeingangsspannung im Wesentlichen einen

exponentiellen Verlauf aufweist.

Bei gleichem Offset und gleicher Stromaufnahme kann das erfindungsgemäße Verfahren bekannten Verfahren, die klassische Architekturen mit einer

Differenzeingangsstufe verwenden, bezüglich der Umschaltzeit somit überlegen sein. Bevorzugte Verfahrensschritte und ihre Vorteile ergeben sich aus den beschriebenen möglichen Ausführungsformen der Komparatorschaltung. Zeichnungen

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Figur 1 eine klassische symmetrische Komparatorschaltung nach dem Stand der Technik;

Figur 2 eine klassische Komparatorschaltung mit einer Architektur analog zu einem Miller-OTA nach dem Stand der Technik;

Figur 3 eine Ausführungsform der erfindungsgemäßen Komparatorschaltung;

Figur 4 ein Diagramm, dass in Abhängigkeit von der

Differenzeingangsspannung einen Differenzstrom der Ausführungsform der Komparatorschaltung aus Figur 3 gegenüber einem Differenzstrom gemäß dem Stand der Technik vergleichend darstellt;

Figur 5 ein Timing-Diagramm eines Umschaltvorgangs der

Komparatorschaltung aus Figur 3;

Figur 6 eine schematische Darstellung der Generation von digitalen Signalen in der Ausführungsform aus Figur 3; und

Figur 7 einen Aufbau eines RS-Flip-Flops in der Ausführungsform aus Figur 3. Ausführungsformen der Erfindung

In der Figur 1 ist zur Erläuterung eine klassische symmetrische

Komparatorschaltung 1 nach dem Stand der Technik gezeigt. Sowohl in Figur 1 wie auch in den nachfolgenden weiteren Schaltbildern sind an den Schaltungen Ströme I und Spannungen U mit Pfeilen veranschaulicht, um die Verständlichkeit in Zusammenschau mit der Beschreibung zu erhöhen. In der gezeigten klassischen Komparatorschaltung 1 aus Figur 1 werden zwei Eingangsspannungssignale, also eine erste Spannung und eine zweite

Spannung, über entsprechende Eingänge P und N auf einen Differenzverstärker geführt. Der Differenzverstärker wandelt die Eingangsspannungsdifferenz in einen Differenzstrom um. Der Differenzstrom wird mittels Stromspiegeln wieder in eine Spannung umgewandelt. Ein Schmitt-Trigger SMT1 wandelt die

Spannung anschließend in ein digitales Ausgangssignal für einen Ausgang A um. In der klassischen Komparatorschaltung 1 in Figur 1 sind die verwendeten Transistoren Mi - Me MOS-Transistoren. Die Komparatorschaltung 1 kann aber auch mit Bipolar-Transistoren aufgebaut werden.

Die Differenzeingangsspannung AU = Up - UN wird, genauer gesagt, in der Schaltung in Figur 1 an die Eingänge P und N angelegt und von dem

Differenzeingangspaar, bestehend aus den beiden Eingangstransistoren Mi und M ₂ , in einen Differenzstrom AI = IDS2 - IDSI umgewandelt. Der Strom IDSI wird über einen ersten Stromspiegel, der hier aus den Stromspiegeltransistoren M ₃ und M ₄ besteht, und einen zweiten Stromspiegel, der hier aus den

Stromspiegeltransistoren M ₇ und Me besteht, von einem Knoten K1 zur negativen Betriebsspannung (Masse) abgeführt. Der Strom I _DS 2 wird über einen dritten Stromspiegel, der aus den Stromspiegeltransistoren M ₅ und M _Q besteht, auf den Knoten K1 geführt. Entsprechend der Differenzeingangsspannung AU und der differentiellen Ausgangswiderstände der Stromspiegeltransistoren M _Q und Me ruft der Differenzstrom AI am Knoten K1 eine Spannung hervor, die um so näher an einer positiven Betriebsspannung UVDD liegt, je größer Up gegenüber UN ist, beziehungsweise die umso näher an der negativen Betriebsspannung (Masse) liegt, je kleiner Up gegenüber UN ist. Die Spannung am Knoten K1 wird von dem Schmitt-Trigger SMTi in ein digitalen HIGH- beziehungsweise LOW-Pegel umgewandelt und am Ausgang A zur Verfügung gestellt, wenn Up > UN

beziehungsweise Up < UN ist.

Die Eingangstransistoren Mi und M ₂ des Differenzeingangspaares in Figur 1 können in schwacher Inversion (weak-inversion, sub-threshold region) arbeiten. Dann ergibt sich der Differenzstrom (Source und Bulk von Mi und M ₂ jeweils miteinander verbunden) zu AI = IDS2 - IDSI mit

I SD 1 ,2 - IDSO ^X (W/L) x exp[(Ucsi,2 - Uth) / (nkT/q)], wobei IDSO * (W/L) der Drain-Source-Strom ist, wenn die Gate- Source-Spannung UGSI beziehungsweise UGS2 gleich der Schwellspannung Uth der

Eingangstransistoren Mi und M2 ist (UGSI,2 = Uth). W ist die Weite und L ist die Länge der Transistoren Mi und M ₂ . n (= 1 ,2 ... 1 ,5) ist eine Technologie- Konstante.

Mit UP - UN = AU = UGS2 - UGSI ergibt sich

IDS2 / IDS1 = exp|AU / (nkT/q)] und durch Auflösen nach IDSI beziehungsweise IDS2 und Einsetzen in IDSI IDS2 - 2 X IB erhält man

I DSI ,2 = 2 x l _B x {1 + _qc r[±Du / (nkT/q)]} ¹ .

Daraus erhält man mit DI = IDS2 - IDSI und mithilfe der Vereinfachungen 2 / [1 + exp(-x)] = 1 + tanh(x/2) und tanh(-x/2) = -tanh(x/2)

DI = 2 x IB x tanh[AU / (2nkT/q)]. (1 )

Der Differenzstrom, der durch die klassische symmetrische Komparatorschaltung 1 erzeugt wird, folgt also gemäß Gleichung (1 ) einer Tangens-Hyperbolicus- Funktion.

Charakteristisch für Komparatorschaltungen sind, wie bereits eingangs erläutert, ihre jeweiligen Umschaltzeiten t _pd (propagation delay time), die benötigt werden, um ihren Ausgang bei einem Polaritätswechsel der Differenzeingangsspannung von einem logischen LOW- beziehungsweise HIGH-Pegel auf dessen komplementären Wert umzuschalten. Diese Zeit hängt davon ab, wie schnell die parasitäre Kapazität C _par am Knoten K1 , die sich aus den Transistorkapazitäten (insbesondere der Drain-Bulk- und der Drain-Gate-Kapazitäten der

Stromspiegeltransistoren M _Q und Me) und der Eingangskapazität des Schmitt- Triggers SMT1 ergibt, umgeladen werden kann und um welchen Spannungswert sie umgeladen werden muss, sodass der Schmitt-Trigger SMT1 umschaltet. Entsprechend Gleichung (1 ) kann der Knoten K1 mit der parasitären Kapazität Cp _a r mit maximal dem Strom 2 ^c den die Stromquelle, Stromspiegeltransistor M _Q , liefern beziehungsweise die Stromsenke, Stromspiegeltransistor Me abführen kann, umgeladen werden. Unter Vernachlässigung der Umschaltzeit des Schmitt- T riggers SMT 1 und der Annahme, dass der Ausgang A des Schmitt-T riggers SMTi bei Überschreiten der Eingangsspannung von 2/3 x UVDD von einem LOW- auf einen HIGH-Pegel schaltet und bei Unterschreiten der Eingangsspannung von 1/3 x UVDD von einem HIGH- auf einen LOW-Pegel schaltet, ergeben sich für den Komparator Umschaltzeiten t _Pd.ih und t _Pd.hi vom LOW- zum HIGH-Pegel beziehungsweise vom HIGH- zum LOW-Pegel von tpd.Ih ^— tpd.hl C par x 2/3 x UVDD / {2 x l _B x tanh[AU / (2nkT/q)]}. (2)

Je größer die Differenzeingangsspannung AU ist, desto schneller kann der Knoten K1 von der positiven zur negativen Betriebsspannung (oder umgekehrt) umgeladen werden und desto schneller findet der Umschaltvorgang statt.

Entsprechend Gleichung (2) sättigt dieser Effekt in klassischen Architekturen wie der in Figur 1 gezeigten, in denen die beiden Eingangsspannungssignale auf einen Differenzverstärker geführt werden, jedoch temperaturabhängig bei AU = 3 x nkT/q « 100mV (bei Raumtemperatur).

Aufgrund von Bauteile-Toleranzen liegt der Umschaltpunkt der

Komparatorschaltung 1 in Figur 1 nicht genau bei UP = UN, sodass sich in der realen Schaltung ein HIGH-Pegel am Ausgang des Schmitt-Triggers bei

UP > UN + Uoffs und ein LOW-Pegel bei UP < UN + U ₀ ffs ergibt, wobei U ₀ ffs die Offset-Spannung ist.

Die Offset-Spannung einer Komparatorschaltung 1 ist daher, wie bereits erwähnt, eine weitere wichtige charakteristische Größe. Sie ist umso kleiner, je besser das Matching der verwendeten Bauelemente (beispielsweise das des

Differenzeingangspaares und das der Stromspiegel) ist. Im Falle der

symmetrischen Komparatorschaltung 1 in Figur 1 ist die Offset-Spannung U _0ff s um so kleiner, je besser das Matching der Eingangstransistoren Mi und M ₂ und das der drei Stromspiegel, die entsprechend aus den Stromspiegeltransistoren M3 und M ₄ beziehungsweise M ₅ und M _Q beziehungsweise M ₇ und Me bestehen, ist. Das Matching dieser Bauelemente ist umso besser und der Offset der Komparatorschaltung ist umso kleiner, je größer die Transistoren Mi bis Me sind. Je größer diese Bauelemente sind, desto größer sind jedoch auch die parasitären Transistor-Kapazitäten, insbesondere die parasitäre Kapazität C _par am Knoten K1 , und damit verbunden auch eine höhere Umschaltzeit der Komparatorschaltung 1 gemäß dem Stand der Technik.

In der klassischen analogen Schaltungstechnik gibt es diverse Architekturen für Komparatorschaltungen 1 , deren Eingangsstufe mit einem

Differenzeingangspaar realisiert ist und deren maximaler Differenzstrom zum Umladen der parasitären Transistorkapazitäten von der Stromstärke 2 ^c I _B der sie speisenden Stromquelle limitiert ist.

Statt der symmetrischen Komparatorschaltung 1 aus Figur 1 kann gemäß Stand der Technik eine Architektur analog zu einem Miller-OTA gewählt werden, die in Figur 2 veranschaulicht ist.

In der in Figur 2 gezeigten Komparatorschaltung 1 muss der Knoten K1 nur bis zur Schwellspannung U _th des Transistors M ₅ umgeladen werden. Der Transistor M ₅ lädt den Knoten K1 in Figur 2 und damit den Eingang des Schmitt-Triggers bei Up > UN mit dem Strom IDSS = IDSO ^X (W/L) X exp[(Ucs5 -Uth) / (nkT/q )] - l _B2 um. Entsprechend kann sich für diese in Figur 2 gezeigte Architektur bei geeigneter Dimensionierung im Vergleich zur symmetrischen

Komparatorschaltung 1 aus Figur 1 eine kürzere Umschaltzeit t _Pd.ih von einem LOW- auf einen HIGH-Pegel ergeben. Beim Umschalten vom HIGH- auf den LOW-Pegel muss die Stromquelle I _B 2 den Knoten K1 in Figur 2 von der positiven Betriebsspannung UVDD zur negativen Betriebsspannung hin entladen. Sie bestimmt damit (zusammen mit der Stromquelle IBI ) wesentlich die Umschaltzeit tp _d.hi von einem HIGH- auf einen LOW-Pegel und die Stromaufnahme der Komparatorschaltung 1.

Figur 3 zeigt nun eine Ausführungsform gemäß der Erfindung. Der in Figur 3 gezeigte Schaltplan dient als beispielhafte Anleitung zur Verschaltung von Bauteilen gemäß der Ausführungsform der Erfindung. Die in Figur 3 gezeigte erfindungsgemäße Komparatorschaltung 1 weist eine Eingangsstufe für eine erste Spannung und für eine zweite Spannung auf. Die Komparatorschaltung 1 ist weiter zum Vergleichen der ersten Spannung und der zweiten Spannung eingerichtet. Die Komparatorschaltung 1 ist dafür eingerichtet, basierend auf der ersten Spannung und der zweiten Spannung einen

Differenzstrom zu erzeugen, dessen Verlauf einer mathematischen Funktion folgt. Letztlich ist die Komparatorschaltung 1 dafür eingerichtet, unter

Verwendung des Differenzstroms zu bestimmen, welche der ersten Spannung und der zweiten Spannung größer beziehungsweise kleiner ist und dieses Ergebnis an einem Ausgang auszugeben. Die erfindungsgemäße

Komparatorschaltung 1 ist in diesem Ausführungsbeispiel in einer

anwendungsspezifischen integrierten Schaltung 2, einem ASIC, enthalten. Die Komparatorschaltung 1 kann, genauer gesagt, als Unter- und Überspannungs- Komparator im Standby-Betrieb der anwendungsspezifischen integrierten Schaltung 2 eingerichtet sein.

In der Komparatorschaltung 1 aus Figur 3 umfasst die Eingangsstufe vier Eingangsstufentransistoren Mi bis M ₄ . Ein Spannungseingang N ist der ersten Spannung zugeordnet. Ein Spannungseingang P ist der zweiten Spannung zugeordnet. Jedem Eingangsstufentransistor Mi bis M ₄ ist ein entsprechender Pegelschiebertransistor M5 bis M8 vorgeschaltet.

Anders ausgedrückt weist also wie in Figur 3 gezeigt die Eingangsstufe mehrere Eingangsstufentransistoren auf, denen jeweils ein Pegelschieber, der einen Pegelschiebertransistor aufweist, vorgeschaltet ist. Der Pegelschiebertransistor M ₅ ist dem Eingangsstufentransistor Mi vorgeschaltet. Der

Pegelschiebertransistor M ₇ ist dem Eingangsstufentransistor M ₂ vorgeschaltet. Der Pegelschiebertransistor M _Q ist dem Eingangsstufentransistor M ₃

vorgeschaltet. Der Pegelschiebertransistor Me ist dem Eingangsstufentransistor M ₄ vorgeschaltet. Die Komparatorschaltung 1 ist dafür ausgelegt, dass der Eingangsstufentransistor Mi und der Eingangsstufentransistor M ₄ von einem Strom h durchflossen werden können. Die Komparatorschaltung 1 ist dafür ausgelegt, dass der Eingangsstufentransistor M ₂ und der

Eingangsstufentransistor M ₃ von einem Strom l ₂ durchflossen werden können. Die Komparatorschaltung 1 weist einen Stromspiegel auf. Der Stromspiegel weist mehrere Stromspiegeltransistoren Mg bis M13 auf, die sowohl einen Stromfluss in den Pegelschiebern als auch einen Stromfluss in der Eingangsstufe festlegen.

Die Pegelschiebertransistoren können mit Vorteil jeweils eine größere Fläche aufweisen als die jeweils zugeordneten Eingangsstufentransistoren. Genauer gesagt können die Pegelschiebertransistoren M ₅ bis Me der Pegelschieber zugunsten eines besseren Matchings und damit auch zugunsten eines geringen Offsets eine größere Fläche aufweisen als die Eingangsstufentransistoren Mi bis M ₄ der Eingangsstufe. Das Verhältnis von Weite W zu Länge L der

Pegelschiebertransistoren kann ein anderes als das der

Eingangsstufentransistoren sein. Berücksichtigt wird dies auch in Figur 3 mithilfe der Koeffizienten a und ß. Die Koeffizienten a und ß skalieren die Weiten W und die Längen L der Transistoren. Für den Eingangsstufentransistor Mi gilt beispielhaft das Verhältnis ccW _n /L _n . Für den Eingangsstufentransistor M ₂ gilt beispielhaft das Verhältnis ccW _n /L _n . Für den Eingangsstufentransistor M3 gilt beispielhaft das Verhältnis ccW _p /L _p . Für den Eingangsstufentransistor M ₄ gilt beispielhaft das Verhältnis ccW _p /L _p . Für den Pegelschiebertransistor M ₅ gilt beispielhaft das Verhältnis (ß-W _n / ß- L _n ). Für den Pegelschiebertransistor M _Q gilt beispielhaft das Verhältnis (ß-W _p / ß- L _p ). Für den Pegelschiebertransistor M ₇ gilt beispielhaft das Verhältnis (ß-W _n / ß- L _n ). Für den Pegelschiebertransistor Me gilt beispielhaft das Verhältnis (ß-W _p / ß- L _p ).

Für die Eingangsstufentransistoren der Eingangsstufe ergeben sich, wie an der Schaltung in Figur 3 mit Pfeilen veranschaulicht, die Maschengleichungen

AU - Up— UN - UGSI ⁺ USG ₄ — UGSÖ— USG6 und

AU = Up— UN ⁼ UGS ₇ ⁺ USGS— UGS2— USG3-

Für AU = 0V gelten

UGSI = UGS2 = UGS5 = UGS7 = Ucsn beziehungsweise

UsG3 = UsG ₄ = UsG6 = UsG8 = UsG _P - Es ergeben sich für die vom Strom IB durchflossenen N-Kanal- Pegelschiebertransistoren M ₅ und M ₇ beziehungsweise P-Kanal- Pegelschiebertransistoren M _Q und Me

IB = bson ^x (Wn/Ln) ^x exp[(Ucsn - Uthn) / (nkT/q)] beziehungsweise (3) IB = Isoop ^x (Wp/Lp) X exp[(U _SGp - U _thp ) / (nkT/q)]. (4)

Für die von Strom h durchflossenen Eingangstransistoren Mi und M ₄ teilt sich die Differenzeingangsspannung AU auf in eine zusätzliche Gate-Source-Spannung AUcsn und eine zusätzliche Source-Gate-Spannung AUSG mit

AU = AUcsn + AUsop, (5) sodass sich die Gate-Source- beziehungsweise die Source-Gate-Spannung dieser Transistoren zu UGSI = Ucsn + AUcsn beziehungsweise USG ₄ = USG + AUSG ergeben. Es gilt: h = bson ^x (aWn/Ln) ^x exp[(Ucsn - Uthn + AUcsn) / (nkT/q)] beziehungsweise (6) h = ISDOP ^x (aWp/Lp) x exp[(UsG - Uth + AUSG ) / (nkT/q)]. (7)

Auflösen von (6) und (7) nach Aucs _n beziehungsweise AUSG _P und einsetzen in (5) ergibt [bson ^x (aW _n /L _n )]} - (U _GS n - Uthn)

aW _p /L _p )]} - (U _SGp - Uthp) (8)

Auflösen von (8) nach h ergibt mithilfe von (3) und (4) li = a x l _B x exp[AU / (2nkT/q)]. (9)

Analog erhält man für die von Strom l ₂ durchflossenen Eingangstransistoren M ₂ und M ₃ l ₂ = a x l _B ^x exp[-AU / (2nkT/q)] (10) Die Ströme h und l ₂ werden im Ausführungsbeispiel der Erfindung nach Figur 3 über die als Schalter arbeitenden NMOS-Transistoren M ₁₆ bis M ₁₉ und den Stromspiegel aus M ₂₀ und M ₂₁ auf den Knoten K1 geführt. Mithilfe des

Koeffizienten d (siehe auch Figur 3) mit d > 1 (zum Beispiel d = 1.1 oder ö = 1 .2) wird für die Eingangsstufe der Komparatorschaltung 1 eine Hysterese realisiert. Zu diesem Zweck weist in diesem Ausführungsbeispiel der

Stromspiegeltransistor M ₂₁ des Stromspiegels, der aus den

Stromspiegeltransistoren M ₂₀ und M ₂₁ besteht, eine etwas größere Weite als der Referenztransistor M ₂₀ auf. Für den Stromspiegeltransistor M ₂₀ gilt das Verhältnis Breite zu Länge Ws/Ls. Für den Stromspiegeltransistor M ₂₁ gilt das Verhältnis Breite zu Länge d-Ws/Ls. Das führt dazu, dass der Ausgang A der

erfindungsgemäßen Ausführungsform der Komparatorschaltung 1 erst bei einer Eingangsspannung von UP > UN + U _hys mit U _hys > 0 von LOW auf HIGH und erst bei einer Eingangsspannung von UP < UN - U _hys von HIGH auf LOW wechselt.

Die Spannung U _hys liegt abhängig vom Koeffizienten d im Bereich einiger 1 bis 10 mV.

Im Folgenden werden negierte digitale Signale mit einem vorangestellten Schrägstrich gekennzeichnet. In den Figuren, insbesondere in Figur 3, werden die negierten digitalen Signale hingegen durch eine Überstreichung

gekennzeichnet.

Beispielsweise ist das negierte digitale Signal des weiter unten beschriebenen digitalen Signals Z das digitale Signal /Z. Wenn Z = HIGH beziehungsweise Z = LOW ist, ist /Z = LOW beziehungsweise /Z = HIGH. Mutatis mutandis gilt gleiches für die digitalen Signale Q und S.

Das Gate von M ₁₄ ist mit Q elektrisch verbunden. Das Gate von M ₁₅ ist mit /Q elektrisch verbunden. Die Gates von M ₁₆ und M ₁₉ sind jeweils mit /Z elektrisch verbunden. Die Gates von M ₁₇ und Mie sind jeweils mit Z elektrisch verbunden. Das Gate von M ₃₀ ist mit S elektrisch verbunden. Die Gates von M ₂₃ , M ₂₆ , M ₂₉ und M ₃₁ sind jeweils mit /S elektrisch verbunden. Ein Ausgang eines Schmitt- Triggers SMT ₁ ist mit S und /S elektrisch verbunden. Dem Ausgang des Schmitt- Triggers SMT ₁ und S ist ein Nicht-Gatter h zwischengeschaltet. Ist das digitale Signal Z = LOW (beziehungsweise /Z = HIGH), sind die Schalter M ₁₆ und M ₁₉ geschlossen. Die Schalter M ₁₇ und M-ie sind offen, der Strom h fließt über M ₁₉ zum Knoten K1 und der Strom d ^c l ₂ fließt über den

Stromspiegeltransistor M ₂₁ des Stromspiegels aus M ₂₀ und M ₂₁ vom Knoten K1 nach Masse. Dies wird durch den Strom I ₂ hervorgerufen, der über M ₁₆ durch den Referenztransistor M ₂₀ des Stromspiegels, der aus den Stromspiegeltransistoren M ₂₀ und M ₂₁ besteht, fließt. Der Knoten K1 wird dann für AU = UP - UN > U _hys von dem sich am Knoten K1 ergebenden Differenzstrom — d ^c I ₂ > 0 innerhalb der Zeit tp _d.in nach oben gezogen, was in Figur 5 veranschaulicht ist.

Ist das digitale Signal Z = HIGH (beziehungsweise /Z = LOW), sind die Schalter M ₁₇ und Mie geschlossen. Die Schalter M ₁₆ und M ₁₉ sind offen, der Strom I ₂ fließt über Mie zum Knoten K1 und der Strom d x h fließt über den

Stromspiegeltransistor M ₂₁ des Stromspiegels, der aus den

Stromspiegeltransistoren M ₂₀ und M ₂₁ besteht, zum Knoten K1 nach Masse. Dies wird durch den Strom h hervorgerufen, der über M ₁₇ durch den

Referenztransistor M ₂₀ des Stromspiegels, der aus den Stromspiegeltransistoren M ₂₀ und M ₂₁ besteht, fließt. Der Knoten K1 wird dann für AU = UP - UN < U _hys von dem sich am Knoten K1 ergebenden Differenzstrom I ₂ - d x h > 0 innerhalb der Zeit tp _d.in nach oben gezogen.

Aus (9) und (10) und d = 1 , was bedeutet, dass keine Hysterese hervorgerufen wird, ergibt sich für den Differenzstrom

AI = h - l ₂ = a x l _B x {exp[AU / (2nkT/q)] - exp[-AU / (2nkT/q)]}. (1 1 )

Mit (e ^x - e ^_x ) 1 2 = sinh(x) folgt aus (1 1 )

AI = 11 - I2 = 2a x IB x sinh[AU / (2nkT/q)]. (12)

Die Komparatorschaltung 1 ist also dafür eingerichtet, dass der Differenzstrom bei steigender Differenzeingangsspannung einer Sinus-Hyperbolicus-Funktion folgt.

Figur 4 zeigt den Verlauf des Differenzstromes AI normiert auf 2 ^c IB für eine klassische Eingangsstufe (gestrichelte Kurve) mit einem Differenzeingangspaar und die hier vorgeschlagene und im Ausführungsbeispiel aus Figur 3 realisierten Eingangsstufe mit a=1 (durchgezogene Kurve) entsprechend den Gleichungen (1 ) beziehungsweise (12). Die hier erfindungsgemäß vorgeschlagene

Eingangsstufe erzeugt bereits bei kleiner Eingangsspannungsdifferenz AU einen großen Differenzstrom AI. Die Komparatorschaltung 1 ist, wie in Figur 4 veranschaulicht, dafür eingerichtet, dass der Differenzstrom bei einer steigenden Differenzeingangsspannung, also der Spannungsdifferenz zwischen der ersten Spannung und der zweiten Spannung, im Wesentlichen einen exponentiellen Verlauf aufweist. Somit wird ein Verfahren zum Vergleichen eines ersten Stroms und eines zweiten Stroms mittels einer Komparatorschaltung 1 ermöglicht, das Verfahren einen Schritt eines Erzeugens eines Differenzstroms in der

Komparatorschaltung 1 umfasst, wobei der Differenzstrom bei einer steigenden Differenzeingangsspannung im Wesentlichen einen exponentiellen Verlauf aufweist. Der Differenzstrom AI der erfindungsgemäßen Komparatorschaltung 1 folgt dabei ersichtlich, wie bereits erwähnt, der Sinus-Hyperbolicus-Funktion. Der Differenzstrom AI der erfindungsgemäßen Komparatorschaltung folgt in dem in Figur 3 gezeigten Ausführungsbeispiel genauer gesagt der Gleichung

AI = 2a x IB x sinh[AU / (2nkT/q)], wie in Figur 4 veranschaulicht, also gemäß der oben hergeleiteten Gleichung (12).

Weil der Strom h beziehungsweise , der entsprechend Gleichung (9) beziehungsweise (10) im Gegensatz zu einer klassischen Eingangsstufe, die aus dem Stand der Technik bekannt ist, ein Vielfaches von I _B sein kann, wird nach dem Umschaltvorgang von den Stromquelle Mn beziehungsweise M12 auf den Wert a x g x IB begrenzt. Dazu wird der als Schalter arbeitende PMOS-Transistor M14 beziehungsweise M15 mit Q = HIGH beziehungsweise /Q = HIGH geöffnet.

So ist die Stromaufnahme der hier vorgeschlagenen Eingangsstufe bei gleichem Wert für den Strom IB und a = 1 mit der Stromaufnahme einer klassischen Eingangsstufe, die aus dem Stand der Technik bekannt ist, vergleichbar. Für die Koeffizienten g und d muss gelten: g ^c d > 1. In der Praxis haben sich Werte von g x d = 1 ,1 oder g ^c d = 1 ,2 bewährt. Größere Werte sind möglich, aber ohne Vorteil, denn es muss nur sichergestellt werden, dass für AU > U _hys

beziehungsweise AU < U _hys die Ungleichung d ^c h > I2 beziehungsweise d x I2 > h nach dem Umschaltvorgang erfüllt bleiben und der Umladungsknoten von dem Stromspiegeltransistor M21 des Stromspiegels aus M20 und M21 unten gehalten werden kann, bis sich die Eingangsbedingungen zu AU < U _hys beziehungsweise AU > U _hys ändern.

Die beispielhafte Komparatorschaltung aus Figur 3 weist eine Verstärkerstufe auf. Die Verstärkerstufe ist der Eingangsstufe nachgeschaltet. Die

Verstärkerstufe ist dafür eingerichtet, für einen Umladevorgang einen

Umladestrom bereitzustellen, der größer ist, als ein durch die Verstärkerstufe benötigter Strom nach dem Umladevorgang. Für die nun folgende Betrachtung sei neben Figur 3 auch auf das Timing-Diagramm in Figur 5 verwiesen. In dem Timing-Diagramm in Figur 5 sind die Signalverläufe der Spannungen Up, U _N , UI und U ₂ sowie die der Verläufe von digitalen Signalen S, Z und Q für einen Umschaltvorgang von AU = Up - U _N < 0 hin zu AU = Up - U _N > 0 und zurück zu AU = Up - U _N < 0 unter Vernachlässigung des Offsets und ohne Hysterese dargestellt.

Wie in Figur 3 gezeigt ist, ist ein Knoten K1 mit einem Gate eines

Verstärkerstufentransistors M ₂₂ der nachfolgenden Verstärkerstufe elektrisch verbunden. Zu Beginn dieser Betrachtung sei ein digitales Signal S = LOW (beziehungsweise /S = HIGH), sodass der Source-Anschluß des Transistors M ₂₂ über den als Schalter arbeitenden Transistor M ₂₃ mit der negativen

Betriebsspannung (Masse) verbunden ist. Ist die Spannung Ui am Knoten K1 größer als die Schwellspannung U _th des Transistors M ₂₂ und ist dadurch der Strom, den M ₂₂ abführen kann, größer als der Strom, den die Stromquelle M ₂₄ liefern kann, so zieht M ₂₂ den Knoten K2 nach unten.

Sobald die Spannung U ₂ am Knoten K2 um die Schwellspannung von M ₂₅ kleiner als die positive Betriebsspannung U _V DD ist, beginnt M ₂₅ ebenfalls, Strom zu führen. Weil S = LOW (beziehungsweise /S = HIGH) ist, ist auch der als Schalter arbeitende Transistor M ₂₆ geschlossen und der Source-Anschluss des

Transistors M ₂₇ des Stromspiegels aus M ₂₇ und M ₂₈ ist mit Masse verbunden und zieht so mit dem gespiegelten Strom zusätzlich zu dem Transistor M ₂₂ den Knoten K2 nach unten. Je weiter der Knoten K2 auf diese Weise nach unten gezogen wird, desto größer wird der zusätzliche Strom, mit dem M ₂₅ den Knoten K2 über den Stromspiegel aus M ₂₇ und M ₂₈ weiter nach unten zieht. Es entsteht eine Mitkopplung, die den Knoten K2 lawinenartig in sehr kurzer Zeit, im

Wesentlichen instantan, (t _Pd.amP , siehe Figur 5) nach unten zieht, sobald die Spannung Ui am Knoten K1 größer als die Schwellspannung Uth des Transistors M22 ist.

Die Komparatorschaltung 1 , genauer gesagt, deren Verstärkerstufe, ist also dafür eingerichtet, den Knoten K2 der Komparatorschaltung 1 im Wesentlichen instantan zu einer negativen Betriebsspannung hin umzuladen, sobald eine Spannung am Knoten K2 um die Schwellspannung des Transistors M ₂₅ der Komparatorschaltung 1 kleiner als eine positive Betriebsspannung ist. Außerdem ist die Komparatorschaltung 1 dafür eingerichtet, eine Mitkopplung zu erzeugen, die die Umladung des Knotens K2 verstärkt, sobald eine weitere Spannung an dem weiteren Knoten K1 der Komparatorschaltung 1 größer als die weitere Schwellspannung des weiteren Transistors M ₂₂ der Komparatorschaltung 1 ist.

Die Stromquelle M ₂₄ ist im Ausführungsbeispiel so dimensioniert, dass sie maximal den Strom I _B liefern kann. In anderen Ausführungsbeispielen, die nicht gezeigt sind, ist die Stromquelle M ₂₄ so dimensioniert, dass sie nur einen

Bruchteil des Stroms IB liefern kann. Sie kann sehr schwach ausgelegt werden, da sie den Knoten K2 niemals zur positiven Betriebsspannung hin umladen muss, sondern lediglich dafür benötigt wird, den Knoten K2„sanft“ oben zu halten.

Der Knoten K2 ist mit dem Eingang des Schmitt-Triggers SMT ₁ verbunden.

Sobald die Spannung U ₂ am Knoten K2 die untere Schaltschwelle des Schmitt- Triggers USMT.L unterschreitet, schaltet der Ausgang des Schmitt-Triggers SMT ₁ mit einer kleinen Verzögerung (t _P d. _S mt.hi) von einem HIGH- auf einen LOW-Pegel um. Entsprechend wird das digitale Signal S = HIGH (beziehungsweise /S = LOW). Die Komparatorschaltung 1 ist so eingerichtet, dass infolgedessen die Schalter M ₂₃ und M ₂₆ geöffnet werden. So können M ₂₂ und M ₂₇ den Knoten K2 nicht mehr auf Masse ziehen und der Knoten K2 wird über den als Schalter arbeitenden Transistor M ₂₉ sehr schnell zur positiven Betriebsspannung UVDD gezogen. Zusätzlich wird über den Schalter M ₃₀ der Eingangsstufe der

Umladungsknoten auf Masse gezogen. Außerdem wird das Gate des

Stromspiegels aus M ₂₀ und M ₂₁ über den Schalter M ₃₁ zur positiven

Betriebsspannung UVDD gezogen. Sobald die Spannung U ₂ am Knoten K2 nun die obere Schaltschwelle USMT.H des Schmitt-Triggers überschreitet (td _C , siehe Figur 5), schaltet sein Ausgang mit einer kleinen Verzögerung (t _P d. _S mt.ih) wieder von einem LOW- auf einen HIGH-Pegel um. Entsprechend wird das digitale Signal S = LOW (/S = HIGH) und die Verstärkerstufe befindet sich wieder am Ausgangspunkt der Betrachtung.

Ein Vorteil der hier vorgeschlagenen Verstärkerstufe ist, dass der Knoten K1 im Gegensatz zu der Verstärkerstufe der Komparatorschaltung 1 mit einer

Architektur analog zu einem Miller-OTA aus Figur 2 sowohl für einen

Umschaltvorgang von einem LOW- auf einen HIGH-Pegel als auch für einen Umschaltvorgang von einem HIGH- auf einen LOW-Pegel des

Komparatorausgangs A nur um eine Schwellspannung Ut _h umgeladen werden muss. Dabei kann die Stromquelle (im Ausführungsbeispiel aus Figur 3

Transistor M24) ohne Nachteil sehr schwach ausgelegt sein, während sich die Stromquelle der klassischen Architektur (Transistor M ₅ in Figur 2) bei zu schwacher Auslegung nachteilig auf die Umschaltzeit und bei zu starker

Auslegung nachteilig auf die Stromaufnahme der Komparatorschaltung 1 auswirkt, wie voranstehend erläutert.

Ein weiterer Vorteil der hier vorgeschlagenen Verstärkerstufe ist, dass die Verstärkerstufe so eingerichtet ist, dass der Knoten K2 aufgrund des oben beschriebenen lawinenartigen Effektes im Wesentlichen vollständig und im Wesentlichen schlagartig zur negativen Betriebsspannung hin entladen wird, sobald die Spannung U2 am Knoten K2 einmal um die Schwellspannung von M25 kleiner als die positive Betriebsspannung UVDD ist. Somit kann nahe dem

Umschaltpunkt, der als UP - UN ±U _hys definiert ist, in dem Schmitt-Trigger SMT1, der dem Knoten K2 nachgeschaltet ist, kein statischer Querstrom fließen, wie es beim symmetrischen Komparator nach Figur 1 beziehungsweise der Architektur analog zu einem Miller-OTA entsprechend Figur 2 der Fall ist.

Die Umschaltzeit der hier vorgeschlagenen Komparatorschaltung 1 ergibt sich daher im Wesentlichen aus der Zeit, die erforderlich ist, die parasitäre Kapazität C _par am Knoten K1 , die sich aus den Transistorkapazitäten zusammensetzt, auf die Schwellspannung Ut _h von M22 umzuladen: t _Pd = Cpar ^x Uth / {2a x IB ^X sinh[AU / (2nkT/q)]}. Zur parasitären Kapazität C _par liefern insbesondere die Drain-Bulk- und die Drain- Gate-Kapazitäten der Transistoren M3 beziehungsweise M ₄ und M21 einen Beitrag. Die Miller-Kapazität von M22, die Gate-Source-Kapazität von M22 und die Kapazitäten der Schalter M-ib, M19 und M30 sind vergleichsweise klein, da diese Transistoren minimale Abmessungen aufweisen können.

Vorzugsweise sind durch die beispielhafte Komparatorschaltung 1 aus Figur 3 Umschaltzeiten kleiner als 100 ns, besonders vorzugsweise kleiner als 70 ns realisierbar. Eine bevorzugt erreichbare Umschaltzeit beträgt etwa 60 ns.

Beispielsweise sind bei einer Gesamtstromaufnahme der erfindungsgemäßen Komparatorschaltung 1 von ca. 1 mA (IB = 250 nA), einer Offsetspannung von ca. 3 mV (1 -o) und AU « 3 x nkT/q « 100 mV (bei Raumtemperatur) in der Simulation Umschaltzeiten von ca. 60 ns realisierbar. Bei höherem Versorgungsstrom sind kürzere Umschaltzeiten möglich. Bei gleichem Versorgungsstrom und gleichem Offset ist, wie oben beschrieben, vergleichsweise eine um etwa eine

Größenordnung geringere Umschaltzeit als beim symmetrischen Komparator möglich.

Im Folgenden wird ein solcher Umschaltvorgang der Komparatorschaltung 1 genauer beschrieben. Die Komparatorschaltung 1 weist mehrere Flip-Flops auf, die dafür eingerichtet sind, Signale zur Ansteuerung der Eingangsstufe zu generieren und Signale zu generieren, aus denen ein Ausgangssignal der Komparatorschaltung 1 ableitbar ist. Die Ausführungsform aus Figur 3 sieht zwei solcher Flip-Flops FF1 , FF2 vor. Die Signale Z und /Z, die die Schalter MI _Q - M19 der Eingangsstufe ansteuern, sowie die Signale Q und /Q, aus denen das Ausgangssignal A der Komparatorschaltung 1 abgeleitet wird, werden in der Ausführungsform gemäß Figur 3 von einem ersten Flip-Flop FF1 und einem zweiten Flip-Flop FF2 generiert, die in Figur 6 schematisch dargestellt sind, um die Signale zur Ansteuerung der Eingangsstufe zu generieren und um die Signale zu generieren, aus denen ein Ausgangssignal der Komparatorschaltung ableitbar ist. Der erste Flip-Flop FF1 und der zweite Flip-Flop FF2 sind jeweils als RS-Flip-Flop ausgeführt. In Figur 6 ist zudem ein Buffer Bi gezeigt. Der Buffer Bi ist dem zweiten Flip-Flop FF2 und dem Ausgang A der Komparatorschaltung 1 zwischengeschaltet. In Figur 6 gilt immer A = Q. Da A der Ausgang des

Komparators ist und die Lastkapazität, die den Ausgang A belastet, in der Regel unbekannt ist, trennt der Buffer Bi, auch Puffer genannt, das interne Signal Q von dem kapazitiv belasteten Ausgang A, sodass eine Lastkapazität am Ausgang A der Komparatorschaltung 1 keinen Einfluss auf das interne Signal Q haben kann.

Den Aufbau des RS-Flip-Flops, der in der Komparatorschaltung nach Figur 3 beispielhaft vorgesehen ist, zeigt Figur 7.

Ein Set-Eingang S des ersten Flip-Flops FF1 ist mit dem digitalen Signal /Q verbunden. Ein Reset-Eingang R des ersten Flip-Flops FF1 ist mit dem digitalen Signal Q verbunden. Ein Clock-Eingang C des ersten Flip-Flops FF1 ist mit dem digitalen Signal S verbunden. Ein Ausgang Q des ersten Flip-Flops FF1 generiert das digitale Signal Z. Ein Ausgang /Q des ersten Flip-Flops FF1 generiert das digitale Signal /Z. Während S = HIGH (beziehungsweise IS = LOW) führt Q = LOW beziehungsweise Q = HIGH zu Z = HIGH beziehungsweise Z = LOW.

Ein Set-Eingang S des zweiten Flip-Flops FF2 ist mit dem digitalen Signal Z verbunden. Ein Reset-Eingang R des zweiten Flip-Flops FF2 ist mit dem digitalen Signal IZ verbunden. Ein Clock-Eingang C des zweiten Flip-Flops FF2 ist mit dem digitalen Signal /S verbunden. Ein Ausgang Q des zweiten Flip-Flops FF2 generiert das digitale Signal Q. Ein Ausgang /Q des zweiten Flip-Flops generiert das digitale Signal IQ. Während S = LOW (beziehungsweise /S = HIGH) führt Z = HIGH zu Q = HIGH. Während S = LOW (beziehungsweise IS = HIGH) führt Z = LOW zu Q = LOW. Dem Ausgang Q des zweiten Flip-Flops FF2 und dem

Ausgang A der Komparatorschaltung 1 ist der Buffer B1 zwischengeschaltet, wie in Figur 6 gezeigt ist.

Figur 7 veranschaulicht im Detail die interne logische Verschaltung des ersten Flip-Flops FF1 und des zweiten Flip-Flops FF2 des Ausführungsbeispiels der Erfindung. Es sind für jeden Flip-Flop FF1 , FF2 vier NAND-Gatter vorgesehen, die taktpegelgesteuert sind, nämlich ein erstes NAND-Gatter Xi, ein zweites NAND-Gatter X ₂ , ein drittes NAND-Gatter X3 und ein viertes NAND-Gatter X ₄ . Zwischen den Signal-Ausgang /Q und das dritte NAND-Gatter X3 ist ein erstes Nicht-Gatter X ₅ geschaltet. Zwischen den Signal-Ausgang Q und das NAND- Gatter X3 ist das erste Nicht-Gatter X ₅ und ein zweites Nicht-Gatter CQ geschaltet. Genauer gesagt, ist der Set-Eingang S mit einem A-Eingang des ersten NAND- Gatters Xi verbunden. Der Reset-Eingang R ist mit einem B-Eingang des zweiten NAND-Gatters X ₂ verbunden. Der Clock-Eingang C ist sowohl mit einem B- Eingang des ersten NAND-Gatters Xi als auch mit einem A-Eingang des zweiten NAND-Gatters X ₂ verbunden. Ein Y-Ausgang des ersten NAND-Gatters Xi ist mit einem A-Eingang des dritten NAND-Gatters X3 verbunden. Ein Y-Ausgang des zweiten NAND-Gatters X ₂ ist mit einem B-Eingang des vierten NAND-Gatters X ₄ verbunden. Ein Y-Ausgang des vierten NAND-Gatters X ₄ ist mit einem B-Eingang des dritten NAND-Gatters X3 verbunden. Ein Y-Ausgang des dritten NAND- Gatters X3 ist sowohl mit einem A-Eingang des ersten Nicht-Gatters X5 als auch mit einem A-Eingang des vierten NAND-Gatters X verbunden. Ein Y-Ausgang des ersten Nicht-Gatters X5 ist sowohl mit einem A-Eingang des zweiten Nicht- Gatters C _Q als auch mit dem Ausgang /Q verbunden. Ein Y-Ausgang des zweiten Nicht-Gatters C _Q ist mit dem Ausgang Q verbunden.

Es wird also voranstehend eine Komparatorschaltung 1 beschrieben, die eine

Eingangsstufe für eine erste Spannung und für eine zweite Spannung aufweist und die zum Vergleichen der ersten Spannung und der zweiten Spannung eingerichtet ist, und die dafür eingerichtet ist, basierend auf der ersten Spannung und der zweiten

Spannung einen Differenzstrom zu erzeugen, dessen Verlauf einer mathematischen Funktion folgt, wobei die Komparatorschaltung 1 dafür eingerichtet ist, dass der Differenzstrom bei einer steigenden Differenzeingangsspannung im Wesentlichen einen exponentiellen Verlauf aufweist.

Weiter wird, wie voranstehend beschrieben, eine anwendungsspezifische integrierte Schaltung 2 vorgeschlagen, die eine solche Komparatorschaltung 1 aufweist.

Weiter wird, wie voranstehend beschrieben, ein Verfahren zum Vergleichen eines ersten Stroms und eines zweiten Stroms mittels einer

Komparatorschaltung 1 vorgeschlagen, wobei das Verfahren einen Schritt eines Erzeugens eines Differenzstroms in der Komparatorschaltung 1 umfasst und der Differenzstrom bei einer steigenden Differenzeingangsspannung im

Wesentlichen einen exponentiellen Verlauf aufweist.