Stand der Technik

Die Erfindung geht aus von einem Komparator nach der Gattung des Hauptanspruchs. Es ist schon ein Komparator aus der DE- A-41 08 709 bekannt. Die daraus bekannte Komparatorschaltung ist für den Differenzempfang von seriell über einen Zweidrahtbus gesendeten digitalen Signalen vorgesehen. Sie ist in Bipolar-Technik aufgebaut. Eine Integration dieser Komparatorschaltung auf einem C OS-Schnittstellenbaustein, wie z.B. einem CAN-Baustein, ist damit jedoch nur schwer möglich.

Vorteile der Erfindung

Der Komparator mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß er leicht auf einem CMOS-Schnittstellenbaustein integriert werden kann. Weiterhin vorteilhaft ist, daß er nur einen sehr geringen Platzbedarf auf einem CMOS-Chip benötigt. Ebenfalls vorteilhaft ist, daß er statisch querstromfrei ist, so daß der Komparator nur einen sehr geringen aktiven Stromver¬ brauch aufweist. Darüber hinaus ist es vorteilhaft, daß mit dem erfindungsgemäßen Komparator hohe

Schaltgeschwindigkeiten zu erzielen sind. Für den Einsatz des erfindungsgemäßen Komparators als Empfangskomparator eines CAN-Schnittstellenbausteins ist der Komparator so ausgelegt, daß er eine -Verzögerungszeit von maximal 35 Nanosekunden aufweist. Damit sind dann Abtastraten von bis zu 10 Megabit pro Sekunde möglich. Weiterhin vorteilhaft ist, daß der Komparator universell einsetzbar ist, d.h. daß bei gegebener Eingangsspannungsdifferenz die

Schaltgeschwindigkeit über den gesamten Gleichtakt- Spannungsbereich (common mode ränge) konstant ist. Weiterhin vorteilhaft ist, daß der Komparator einen hohen Gleichtakt- Spannungsbereich von V _ss bis V _cc (Vgg = Massepotential; ^V CC ⁼ Versorgungspotential) aufweist.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Komparators möglich. So ist es vorteilhaft, daß der Komparationsvorgang in zwei Phasen abläuft. In der ersten Phase (Schreibphase) werden die komplementären Ausgänge der bistabilen Schaltung mit den Komparatoreingängen verbunden und die bistabile Schaltung des Komparators von der VersorgungsSpannung abgetrennt. Dadurch wird erreicht, daß die Potentiale auf den komplementären Ausgängen der bistabilen Schaltung schweben und somit die Komparatoreingänge (GAN-Bus) nicht durch die Ausgänge der bistabilen Schaltung gegengetrieben und somit belastet werden. Außerdem wird dadurch erreicht, daß die Logikbausteine der bistabilen Schaltung keinen Querstrom fließen lassen können. In der zweiten Phase (Lesephase) wird die bistabile Schaltung wieder an die VersorgungsSpannung angekoppelt und die komplementären Ausgänge der bistabilen Schaltung von den Eingängen getrennt. Durch die Anschaltung der Stromversorgung wird erreicht, daß die bistabile Schaltung einen seiner beiden Zustände annimmt. Dabei wird sie denjenigen Zustand annehmen, den ihr die Ladungsdifferenz auf den Parasitär-Kapazitäten der bistabilen Schaltung vorgibt. Nachträgliche Signaländerungen an den Eingängen des Komparators können sich nicht mehr auswirken, weil die Komparatoreingänge von den komplementären Ausgängen der bistabilen Schaltung in dieser Phase getrennt sind.

Weiterhin vorteilhaft ist, daß die komplementären Ausgänge

der bistabilen Schaltung in der ersten Phase von dem Komparatorausgang getrennt sind und in der zweiten Phase mit dem Komparatorausgang verbunden werden. Dadurch ist sichergestellt, daß die Information an dem Komparatorausgang erst dann zur Verfügung steht, wenn die bistabile Schaltung ihren stabilen Zustand eingenommen hat.

Weiterhin vorteilhaft ist, daß der Komparator elektronische Schalter, insbesondere Transmissionsgatter enthält, die von einer ansteigenden oder abfallenden Flanke eines Zwei- Phasen-Taktsignals ein- oder ausgeschaltet werden. Die elektronischen Schalter benötigen nur wenig Platz auf dem Chip, lassen sich leicht integrieren und können sehr schnell geschaltet werden.

Ebenfalls vorteilhaft ist, daß der Komparator zwei Auffangspeicher enthält, von denen jeweils einer einen der beiden komplementären Ausgänge der bistabilen Schaltung zugeordnet ist. Das Vorsehen eines Auffangspeichers pro komplementärem Ausgang der bistabilen Schaltung ist aus Symmetriegründen für die Schaltung vorteilhaft. Eine Vor¬ zugslage der bistabilen Schaltung kann dadurch weitgehend verhindert werden.

Weiterhin vorteilhaft ist, daß die bistabile Schaltung aus zwei entgegengesetzt parallelgeschalteten Invertern besteht. Der Aufbau der bistabilen Schaltung mit Hilfe von nur zwei Invertern bietet den Vorteil der einfachen Integrierbarkeit und des geringen Flächenbedarfs der deutlich kleiner ist als der eines konventionellen analogen CMOS-Komparators.

Zeichnung

Es zeigen Figur 1 eine schematische Darstellung der Anschaltung einer Teilnehmerstation an einen seriellen Bus;

Figur 2 die an den Eingängen des Komparators anliegenden Potentiale für die beiden verschiedenen Bitzustände, die über den seriellen Bus übertragen werden; Figur 3a den prinzipiellen Aufbau einer bistabilen Schaltung; Figur 3b eine grafische Darstellung des Transferverhaltens der bistabilen Schaltung; Figur 3c eine grafische Darstellung des Schaltverhaltens des erfindungsgemäßen

Empfangskomparators für drei verschiedene Arbeitspunkte und Figur 4 eine schematische Darstellung des Aufbaus des erfindungsgemäßen Empfangskomparators .

Beschreibung

In Figur 1 bezeichnet die Bezugszahl 17 einen Schnittstellenbaustein, der zur Verbindung einer Teilnehmerstation 18 mit einem speziellen seriellen Bus (CAN-Bus) vorgesehen ist. Der serielle Bus ist als Zwei- Draht-Bus mit den beiden Busleitungen 10 und 11 dargestellt. An den seriellen Bus sind weitere Teilnehmerstationen ange¬ schlossen. Die Teilnehmerstation 18 ist über die Verbindungsleitungen 9 und 8 an die beiden Übertragungsleitungen 10, 11 des seriellen Busses angeschlossen. Die Verbindungsleitungen 9 führen zu einem ersten Widerstandsnetzwerk 12, durch das eine Signalanpassung zwischen Teilnehmerstation 18 und dem seriellen Bus bewirkt wird. Zwischen Widerstandsnetzwerk 12 und den TX0-/TX1-Ausgängen des Schnittstellenbausteins 17 bestehen ebenfalls Verbindungsleitungen. In dem Schnittstellenbaustein 17 sind zwei Treiber 14, 15 vorge¬ sehen.

Die Treiber 14, 15 sind invers verschaltet. Sie geben komplementäre Signale auf die Busleitungen 10, 11 aus. Von dem Widerstandsnetzwerk 13 gehen zwei Verbindungsleitungen aus. Sie führen auf den RX0 bzw. RXl-Eingang des

Schnittstellenbausteins 17. Der Schnittstellenbaustein 17 enthält einen Empfangskomparator 16. Von dem RXO-Eingang führt eine Verbindungsleitung zu einem ersten Eingang INO des Empfangskomparators 16. Von dem RXl-Eingang führt eine Verbindungsleitung zu einem zweiten Eingang INI des Empfangskomparators 16. Der Empfangskomparator 16 setzt die über den seriellen Bus ankommenden Signale um. Dies wird nachfolgend näher erläutert.

In Figur 2 sind die an den Klemmen RXO, RX1 bzw. an den Eingängen INO, INI anliegenden Potentiale V0 und VI für die beiden verschiedenen Bitzustände, die über den seriellen Bus übertragen werden, dargestellt. Außerdem ist die Potentialdifferenz V1-V0 eingezeichnet. Die Potentialdifferenz VI-V0 beträgt im ersten dargestellten Bitzustand +0,3V im zweiten dargestellten Bitzustand beträgt sie -0,3V. Der Empfangskomparator 16 schaltet bei dem Übergang vom ersten Bitzustand zum zweiten Bitzustand von +5V auf 0V und beim Übergang vom zweiten dargestellten Bitzustand auf den dritten dargestellten Bitzustand entsprechend von +0V auf +5V. Diese Schaltsignale stehen am Ausgang OUTO des Empfangskomparators 16 zur Verfügung. Eine nicht näher dargestellte Auswerteschaltung in dem Schnittstellenbaustein 17 erfaßt diese Schaltsignale und reproduziert daraus das Bitmuster, das von einer Teilnehmerstation auf den Bus übertragen wurde. Das Bitmuster steht schließlich in einem Empfangsregister des Schnittstellenbausteins 17 zur weiteren Auswertung zur Verfügung.

Im folgenden wird der konkrete Aufbau des Empfangskomparators 16 anhand der Figur 4 genauer beschrieben. Das wesentliche Element des Empfangskomparatos 16 stellt eine bistabile Schaltung bestehend aus zwei entgegengesetzt parallelgeschalteten Invertern 20, 21 dar.

Beide Inverter 20, 21 sind einerseits über einen elektronischen Schalter 22 mit der Versorgungsspannung V _cc und andererseits über einen elektronischen Schalter 23 mit der Masse Vgs verbunden. Ein Knoten Q' der bistabilen Schaltung ist einerseits über einen elektronischen Schalter 24 mit dem Eingang INO des Komparators 16 verbunden. Der Knoten Q' ist andererseits über einen elektronischen Schalter 26 und einen ersten Auffangspeicher 27 (Latch) mit dem Ausgang OUTO des Empfangskomparators 16 verbunden. Ein Knoten Q der bistabilen Schaltung ist einerseits über einen elektronischen Schalter 25 mit dem Eingang INI des Empfangskomparators 16 verbunden. Der Knoten Q ist andererseits über einen elektronischen Schalter 28 und einen zweiten Auffangspeicher 29 (Latch) mit dem Ausgang OUT1 des Empfangskomparators 16 verbunden. Die elektronischen Schalter 22, 23, 24, 25 sind als Transmissions-Gatter ausge¬ führt. Die Schalter 26 und 28 zu den Auffangspeichern 27, 29 sind unidirektional und somit rückwirkungsfrei (clocked Buffer) .

Das hier vorgestellte Komparator-Konzept basiert auf dem Transferverhalten der bistabilen Schaltung, die durch die beiden Inverter 20, 21 dargestellt ist. Dieses Verhalten soll im folgenden anhand der Figuren 3a bis 3c erläutert werden. In Figur 3a ist die bistabile Schaltung gesondert dargestellt. Sie wird durch die beiden entgegengesetzt parallelgeschalteten Inverter 20, 21 gebildet. In Figur 3b bezeichnet die Bezugszahl 30 die Transferkurve des Inverters 20 und die Bezugszahl 31 die Transferkurve des Inverters 21. Die Punkte Pl und Pl' bezeichnen die beiden stabilen Lagen der bistabilen Schaltung. Der Punkt PO bezeichnet den labilen Punkt der bistäbilen Schaltung. Mit der Bezugszahl 32 ist eine Gerade bezeichnet, die vom Ursprung durch den labilen Punkt PO führt und die beiden stabilen Bereiche voneinander trennt. Diese Gerade wird auch als Separatix

bezeichnet. Für die Transferkurve 30 des Inverters 20 ist auf der Abszisse die EingangsSpannung in Volt angegeben und auf der Ordinate die AusgangsSpannung des Inverters 20 aufgetragen. Für die Transferkurve 31 ist die EingangsSpannung des Inverters 21 auf der Ordinate und die AusgangsSpannung auf der Abszisse dargestellt. Zur Erläuterung des Grundprinzips sei angenommen, daß zwischen dem Knoten Q' und Q der bistabilen Schaltung während einer Phase (Schreibphase) , in der die bistabile Schaltung von der Versorgungsspannung getrennt ist eine Spannung von +1V anliegt. Wird die Schaltung dann nach Einschaltung der Versorgungsspannung (Lesephase) sich selbst überlassen, wird der Knoten Q' in den stabilen Punkt Pl und der Knoten Q in den stabilen Punkt Pl' gelangen. Liegt stattdessen zwischen den Knoten Q' und Q eine Spannung von -IV an, so wird der Knoten Q' in den stabilen Punkt Pl' und der Knoten Q in den stabilen Punkt Pl gelangen. Dieses Transferverhalten wird bei dem hier vorgestellten Komparator ausgenutzt. Dabei ist zu beachten, daß sich eine Gleichtaktstδrung auf den Komparatoreingängen INO und INI nicht auf den Zustand auswirkt, der letztlich von der bistabilen Schaltung eingenommen wird. Es kommt nur auf die Potentialdifferenz an.

Zur genaueren Erläuterung dieses Transferverhaltens ist in der Figur 3c das Schaltverhalten des erfindungsgemäßen Empfangskomparators für drei verschiedene Arbeitspunkte dargestellt. Für alle drei Arbeitspunkte ist eine Spannungsdifferenz von +50mV zwischen den Knoten Q und Q' angenommen. Die GleichtaktSpannung ist im Fall A ca. +5V, im Fall B ca. +2,5V und im Fall C ca. +0V. Wird den Invertern die Spannungsversorgung genommen, so sind die Potentiale der Q- und Q ¹ -Knoten nicht mehr an die Transferkurven gebunden und können in der Schreibphase jede beliebige Spannung annehmen.

Wird die Spannungsversorgung in der Lesephase wieder eingeschaltet, so werden die Potentiale von Q und Q ¹ auf die Transferkurven zurückgezwungen, wobei die Spannungsdifferenz zunächst erhalten bleibt, bis eine Position um PO erreicht wird. Danach kippen die Potentiale von Q und Q' nach Pl oder Pl' . Die Übergänge sind dabei fließend. Q und Q ¹ bewegen sich schon von Anfang an nicht nur auf den Punkt PO sondern auch auf ihren Endpunkt Pl oder Pl' zu. Im Fall B ist schon von Anfang an eine Position um PO erreicht, so daß die Potentiale der Q- und Q' -Knoten sofort beide ihren stabilen Zuständen Pl und Pl' zustreben.

Die Arbeitsweise des Empfangskomparators 16 wird im folgenden anhand der Figur 4 näher erläutert. Der Empfangskomparator 16 arbeitet mit einem Zwei-Phasen-Takt. Die Taktsignale Phil und Phi2 sind in Figur 2 dargestellt. Mit der ansteigenden Flanke des Taktsignals Phil werden die elektronischen Schalter 22, 23 geöffnet und die Schalter 24, 25 geschlossen. Während der "high"-Phase des Taktsignals Phil (Schreibphase) ist damit die bistabile Schaltung von der Stromversorgung abgekoppelt. Die Spannungsversorgung wird abgeschaltet, um die Bindung an die Transferkurven aufzuheben. Zusätzlicher Effekt ist, daß dadurch auch die Belastung der Datenleitungen INI und INO verkleinert wird. Außerdem ist dadurch erreicht, daß durch die Inverter 20, 21 kein Querstrom fließen kann. Die Analog-Spannung an den Eingängen INO, INI bewirkt eine Aufladung der parasitären Schaltungskapazitäten der bistabilen Schaltung, die durch die beiden Inverter 20, 21 und den zugehörigen Anschlußleitungen gebildet wird. Die RC-Konstante dieser bistabilen Schaltung ist dabei durch das Schaltungsdesign so gewählt, daß sich die Aufladung in dem zugehörigen Arbeitsbereich innerhalb der Schreibphase genau einstellt.

In der zweiten Phase (Lesephase) findet dann folgendes statt: Mit der fallenden Flanke des Taktsignals Phil werden die Schalter 22, 23 geschlossen und somit die Stromversorgung für die bistabile Schaltung wieder eingeschaltet. Ebenfalls werden die Schalter 24, 25 ge¬ öffnet. Somit ist die bistabile Schaltung in dieser Phase von den Eingängen INI, INO abgekoppelt. Die bistabile Schaltung kippt dann nach einigen Ausgleichsvorgängen in den Zustand, der ihm durch die zuvor zugeflossene Ladung und der damit aufgebauten Spannungsdifferenz vorgegeben ist. Damit erreicht sie umso schneller ihren stabilen Zustand, je größer die Eingangsspannungsdifferenz ist. Mit der ansteigenden Flanke des Taktsignals Phi2 werden die Schalter

26, 28 geschlossen. Der stabile Zustand wird dann in die beiden Auffangspeicher 27, 29 übernommen und steht dort zur weiteren Auswertung zur Verfügung. Mit der fallenden Flanke des Taktsignals Phi2 werden die Schalter 26, 28 wieder geöffnet. Ein neuer Abtastvorgang (KomparationsVorgang) kann beginnen. Das Auswerte-Signal steht an beiden Ausgängen OUTO und OUTl zur Verfügung. Da beide Ausgänge äquivalente Informationen liefern, wird letztlich nur der Ausgang OUTO tatsächlich ausgewertet. Das Vorsehen beider Auffangspeicher

27, 29 ist jedoch aus Symmetriegründen für die Schaltung vorteilhaft.

Bei realen bistabilen Schaltungen ergibt sich immer eine gewisse Unsymmetrie durch Parameterstreuung und Fehlanpassungen im Layout. Dadurch besitzt jede bitstabile Schaltung eine Vorzugslage, in die es beim Einschalten der Versorgungsspanung auch ohne Eingangsspannungsdifferenz kippt. Diese Unsymmetrie der bistabilen Schaltung wirkt sich in diesem Fall als Komparator-Offset aus, den es zu minimieren gilt. Für die konkrete Anwendung des Komparators als Empfangskomparator für den CAN-Schnittstellbaustein ist die Schaltung so ausgelegt, daß bei einer Eingangsspannungs-

differenz von 50mV der Offset nicht größer als 10mV beträgt. Die Komparatoreigenschaften sind aber noch besser als für diesen Anwendungsfall erforderlich.

Der erfindungsgemäße Komparator ist vielfach einsetzbar und abwandelbar. Die Schaltung kann überall dort eingesetzt werden, wo eine zeitdiskrete Komparation möglich oder nötig ist. Einsatzgebiete liegen auch dort, wo nur ein Eingangssignal gegen eine feste Schwelle verglichen werden muß. Es können insbesondere andere als die hier vorgestellte bistabile Schaltung verwendet werden. Z.B. indem eine bistabile Schaltung mit anderen logischen Gattern als Invertern aufgebaut wird.