Beschreibung

Die Anmeldung betrifft eine Vorrichtung und ein Verfahren zur Hardware-basierten echten Zufallszahlen- und Zahlenfolgen-Generierung, und, insbesondere, eine Vorrichtung für hardware-basierte Zufallszahlengeneratoren (RNG) und deren Betrieb, im Speziellen, eine Vorrichtung für hardware-basierte Zufallszahlengeneratoren (RNG) mit elektroformierungsfreien Memristoren. Ferner betrifft die Anmeldung, insbesondere, den Aufbau der elektronischen Schaltung und ein Verfahren zum Betrieb der RNG als echter/wahrer Zufallszahlengenerator und als True random number generator (TRNG; echter Zufallszahlengenerator) und als Zahlenfolgengenerator (SNG).

Fortschritte bei der energie- und kosteneffizienten Berechnung und bei der drahtlosen Konnektivität haben zum Internet der Dinge (loT) geführt. Das loT ist ein Hauptantriebsfaktor für den wissenschaftlichen, technologischen, wirtschaftlichen und sozialen Fortschritt, und es werden voraussichtlich 50,1 Milliarden ΙοΤ-Geräte bis 2020 in Gebrauch sein, siehe [1].

Stochastic Computing (SC; stochastisches Rechnen) mit stochastischem Zahlengenerator (SNG) ist ein Rechenparadigma, das äußerst kompakte, energieeffiziente und fehlertolerante Realisierungen bestimmter Funktionen auf Kosten einer geringeren Genauigkeit und einer längeren Rechenzeit bietet. Diese unkonventionellen Eigenschaften machen es zu einer interessanten Wahl für ΙοΤ-Anwendungen wie z.B. zur Gebietsüberwachung oder zur Umweltüberwachung.

TRNGs beruhen auf der intrinsischen Stochastizität in physikalischen Variablen des Systems. Es wurde gezeigt, dass TRNGs auf der Basis der Silizium-CMOS-Technologie elektronisch implementiert werden können. Eine große Anzahl von TRNGs ist für eine Herstellung auf einem ASIC-Siliziumprozess oder für die Implementierung auf rekonfigurierbaren Logikplattformen, z.B. FPGA (Field Programmable Gate Array; im Feld programmierbare Gatter Anordnung) oder CPLD (Complex Programmable Logic Device; komplexer programmierbarer Logikbaustein), geeignet. Die Entropiequellen solcher Konstruktionen sind beispielsweise thermisches Rauschen durch Oszillatorjitter [2], Widerstandsverstärker-Analog / Digital-Wandlerketten (siehe [3]) oder metastabile Elemente mit kapazitiver Rückkopplung (siehe [4]).

Der erste memristive TRNG wurde 2010 vorgeschlagen, siehe [5], Die Leseinstabilität in vielen memristiven Geräten aufgrund von Random Telegraph Noise (RTN; Telegrafenrauschen) kann als Entropiequelle für TRNG genutzt werden, z.B. RTN aus dem LRS eines W / TiN / TiON / SiO2 / Si-Memristors [6], Diese Schaltungen sind schwer zu aktivieren und zu steuern, da die angelegten Spannungen stark von den Wahrscheinlichkeiten "0" und "1" abhängen. Kürzlich wurde auch bewiesen, dass RTN ohne Vorhersagbarkeit zufällig aktiviert oder deaktiviert wird (siehe [7]).

Balatti et al. schlug einen TRNG vor, der auf den Zyklus-zu-Zyklus- und Bauteil-zu- Bauelement-Spannungsschwankungen von Cu / AlOx- bzw. Ti / HfOx-basierten Memristoren basiert (siehe [8], [9]). Auch bei diesem memristor-basierten TRNG ist eine sorgfältige Abstimmung der angelegten Spannung / des Stromflusses erforderlich, um eine vorgegebene Wahrscheinlichkeitsverteilung zu realisieren. Außerdem ist immer ein SET- RESET-Impulspaar für die Erzeugung jedes Zufallsbits erforderlich, da die Speicherelemente nichtflüchtig sind. Darüber hinaus kann keines der vorgenannten TRNGs alle vom National Institute of Standards und Technology (NIST 800-22 Test Suite) (siehe [10]) entwickelten Standardpakete für statistische Tests bestehen, selbst wenn die Daten nachverarbeitet werden.

Wei et al. haben einen TRNG mit Zufallszahlen aus kleinen Lesestromschwankungen bei bestimmten Widerstandszuständen in TaOx-basierten Memristoren realisiert [11]. Auch hier werden komplizierte Algorithmen und Schaltungen benötigt, um die Stochastizität der erzeugten binären Bits sicherzustellen, bevor sie die NIST-Tests bestehen können.

Stochastisches Rechnen (Stochastic computing, SC) wurde als vielversprechende Alternative zum herkömmlichen deterministischen Rechnen angesehen. SC verarbeitet Daten in einem probabilistischen Ansatz und bewältigt Berechnungsunsicherheiten effektiver und effizienter (siehe [12]) mit hoher Fehlertoleranz, was die Schlüsselanforderung für zukünftige Nanotechnologie erfüllt. Gemäß dem Arbeitsprinzip von SC wird der Genauigkeitsgrad von SC der Zufälligkeit stochastischer Bitströme unterworfen. Dafür werden Zahlenfolgengenerator (SNG) mit einer kontrolliert einstellbaren Wahrscheinlichkeit der 0/1 -Bitströme benötigt. Bei herkömmlichen CMOS-Ansätzen wird der auf Siliziumtechnologie basierende stochastische Zahlengenerator (SNG) verwendet, um 0/1 -Bitströme mit vorgegebener Wahrscheinlichkeit zu erzeugen. Diese SNG machen einen Großteil des Ressourcenverbrauchs beim SC mit Kosten von bis zu 80% des gesamten Systems aus [12]. Aufgabe der Erfindung ist es, verbesserte Konzepte, insbesondere, verbesserte Hardware und verbesserte Verfahren, zur Zufallszahlen- und Zahlenfolgen-Generierung bereitzustellen.

Die Aufgabe wird gelöst durch eine Vorrichtung nach Anspruch 1 , durch ein Verfahren nach Anspruch 19 und durch ein Computerprogramm nach Anspruch 20.

Eine Vorrichtung zur Erzeugung einer Sequenz von Zufallszahlen gemäß einer Ausführungsform wird bereitgestellt. Die Vorrichtung umfasst ein schaltbares Element, das durch Anlegen einer ersten Vorspannung in einen ersten Zustand geschaltet werden kann, und das durch Anlegen einer zweiten Vorspannung, die von der ersten Vorspannung verschieden ist, in einen zweiten Zustand geschaltet werden kann. Das schaltbare Element ist ausgebildet, wenn es durch die erste Vorspannung in den ersten Zustand geschaltet ist, eine erste Ausgangsspannung mit einem ersten zufälligen oder pseudozufälligen Spannungswert aus einem ersten Spannungs-Wertebereich auszugeben. Ferner ist das schaltbare Element ausgebildet, wenn es durch die zweite Vorspannung in den zweiten Zustand geschaltet ist, eine zweite Ausgangsspannung mit einem zweiten zufälligen oder pseudozufälligen Spannungswert aus einem zweiten Spannungs-Wertebereich auszugeben. Des Weiteren umfasst die Vorrichtung einen Komparator, der ausgebildet ist, wenn die erste Ausgangsspannung aus dem ersten Wertebereich kleiner oder gleich einer ersten Grenzspannung ist, einen ersten Zahlenwert auszugeben; und wenn die erste Ausgangsspannung aus dem ersten Wertebereich größer als die erste Grenzspannung ist, einen zweiten Zahlenwert, der von dem ersten Zahlenwert verschieden ist, auszugeben. Ferner ist der Komparator ausgebildet, wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich kleiner oder gleich einer zweiten Grenzspannung ist, den ersten Zahlenwert auszugeben, und wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich größer als die zweite Grenzspannung ist, den zweiten Zahlenwert auszugeben. Oder aber, der Komparator ist ausgebildet, wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich kleiner oder gleich einer zweiten Grenzspannung ist, den zweiten Zahlenwert auszugeben, und wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich größer als die zweite Grenzspannung ist, den ersten Zahlenwert auszugeben. Des Weiteren wird ein Verfahren zur Erzeugung einer Sequenz von Zufallszahlen gemäß einer Ausführungsform bereitgestellt. Das Verfahren umfasst: - Anlegen einer ersten Vorspannung an ein schaltbares Element, um das schaltbare Element in einen ersten Zustand zu schalten, oder Anlegen einer zweiten Vorspannung, die von der ersten Vorspannung verschieden ist, an das schaltbare Element, um das schaltbare Element in einen zweiten Zustand zu schalten; wobei das schaltbare Element ausgebildet ist, wenn es durch die erste Vorspannung in den ersten Zustand geschaltet ist, eine erste Ausgangsspannung mit einem ersten zufälligen oder pseudozufälligen Spannungswert aus einem ersten Spannungs- Wertebereich auszugeben; und wobei das schaltbare Element ausgebildet ist, wenn es durch die zweite Vorspannung in den zweiten Zustand geschaltet ist, eine zweite Ausgangsspannung mit einem zweiten zufälligen oder pseudozufälligen Spannungswert aus einem zweiten Spannungs-Wertebereich auszugeben. Und: - Ausgeben eines ersten Zahlenwerts, wenn die erste Ausgangsspannung aus dem ersten Wertebereich kleiner oder gleich einer ersten Grenzspannung ist; oder Ausgeben einen zweiten Zahlenwerts, der von dem ersten Zahlenwert verschieden ist, wenn die erste Ausgangsspannung aus dem ersten Wertebereich größer als die erste Grenzspannung ist.

Oder: Ausgeben des zweiten Zahlenwerts, wenn die erste Ausgangsspannung aus dem ersten Wertebereich kleiner oder gleich einer ersten Grenzspannung ist; oder Ausgeben des ersten Zahlenwerts, wenn die erste Ausgangsspannung aus dem ersten Wertebereich größer als die erste Grenzspannung ist. Ferner wird ein Computerprogramm mit einem Programmcode zur Durchführung des oben beschriebenen Verfahrens gemäß einer Ausführungsform bereitgestellt.

Bevorzugte Ausführungsformen finden sich in den abhängigen Ansprüchen. Nachfolgend werden bevorzugte Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In den Zeichnungen ist dargestellt: Fig. 1 zeigt eine Vorrichtung zur Erzeugung einer Sequenz von Zufallszahlen gemäß einer Ausführungsform.

Fig. 2 zeigt die Strom-Spannungs-Charakteristiken einer einzelnen Zelle eines memristiven Bauelementes auf der Basis von YMO (Yttrium-Manganoxid) gemäß einer Ausführungsform.

Fig. 3 zeigt die Zyklus-zu-Zyklus-Variation von SET- und RESET-Vorspannungen sowohl in positiven als auch in negativen Schaltrichtungen einer einzelnen YMO-Memristorzelle gemäß einer Ausführungsform. Fig. 4 zeigt eine YMO-Memristorzellen-basierten Basisbaustein für einen echten Zufallszahlengenerator, der für als ein kryptografischen Schlüssel eingesetzt werden kann.

Fig. 5 zeigt die Verteilung der Impulsamplitude einer einzelnen YMO- Memristorzelle mit 100 Zyklen in Abhängigkeit von der Impulsbreite.

Fig. 1 zeigt eine Vorrichtung zur Erzeugung einer Sequenz von Zufallszahlen gemäß einer Ausführungsform.

Die Vorrichtung umfasst ein schaltbares Element 110, das durch Anlegen einer ersten Vorspannung in einen ersten Zustand geschaltet werden kann, und das durch Anlegen einer zweiten Vorspannung, die von der ersten Vorspannung verschieden ist, in einen zweiten Zustand geschaltet werden kann.

Das schaltbare Element 110 ist ausgebildet, wenn es durch die erste Vorspannung in den ersten Zustand geschaltet ist, eine erste Ausgangsspannung mit einem ersten zufälligen oder pseudozvifälligen Spannungswert aus einem ersten Spannungs-Wertebereich auszugeben. Ferner ist das schaltbare Element 110 ausgebildet, wenn es durch die zweite Vorspannung in den zweiten Zustand geschaltet ist, eine zweite Ausgangsspannung mit einem zweiten zufälligen oder pseudozufälligen Spannungswert aus einem zweiten Spannungs- Wertebereich auszugeben.

Des Weiteren umfasst die Vorrichtung einen Komparator 120, der ausgebildet ist, wenn die erste Ausgangsspannung aus dem ersten Wertebereich kleiner oder gleich einer ersten Grenzspannung ist, einen ersten Zahlenwert auszugeben; und wenn die erste Ausgangsspannung aus dem ersten Wertebereich größer als die erste Grenzspannung ist, einen zweiten Zahlenwert, der von dem ersten Zahlenwert verschieden ist, auszugeben.

Ferner ist der Komparator 120 ausgebildet, wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich kleiner oder gleich einer zweiten Grenzspannung ist, den ersten Zahlenwert auszugeben, und wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich größer als die zweite Grenzspannung ist, den zweiten Zahlenwert auszugeben.

Oder aber, der Komparator 120 ist ausgebildet, wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich kleiner oder gleich einer zweiten Grenzspannung ist, den zweiten Zahlenwert auszugeben, und wenn die zweite Ausgangsspannung aus dem zweiten Wertebereich größer als die zweite Grenzspannung ist, den ersten Zahlenwert auszugeben.

Gemäß einer Ausführungsform kann der Komparator 120 z.B. ausgebildet sein, in einem ersten Ausgabeschritt als einen ersten Ausgabewert den ersten Zahlenwert oder den zweiten Zahlenwert auszugeben. Dabei kann die z.B. Vorrichtung ausgebildet sein, abhängig davon, ob der Komparator 120 den ersten Zahlenwert oder den zweiten Zahlenwert ausgibt, entweder die erste Vorspannung oder die zweite Vorspannung an das schaltbare Element 110 anzulegen. Das schaltbare Element 110 kann dabei z.B. ausgebildet sein, einen weitere Ausgangsspannung mit einem zufälligen oder pseudozufälligen Spannungswert, abhängig davon, ob die erste Vorspannung oder die zweite Vorspannung angelegt wurde, aus dem ersten Spannungs-Wertebereich oder aus dem zweiten Spannungs-Wertebereich auszugeben. Ferner kann der Komparator 120 z.B. ausgebildet sein, in einem zweiten Ausgabeschritt als einen zweiten Ausgabewert den ersten Zahlenwert oder den zweiten Zahlenwert abhängig von der weiteren Ausgangsspannung auszugeben. In einer Ausführungsform kann die Vorrichtung des Weiteren z.B. einen Multiplexer aufweisen, der z.B. ausgebildet sein kann, abhängig davon, ob der Komparator 120 den ersten Zahlenwert oder den zweiten Zahlenwert ausgibt, entweder die erste Vorspannung oder die zweite Vorspannung an das schaltbare Element 110 anzulegen.

Gemäß einer Ausführungsform kann das schaltbare Element 110 z.B. ein Memristor sein.

In einer Ausführungsform kann das schaltbare Element 110 z.B. Yttrium-Manganoxid aufweisen.

Gemäß einer Ausführungsform kann das schaltbare Element 110 z.B. Bismut-Ferrit und/oder z.B. mit Titan dotiertes Bismut-Ferrit aufweisen.

In einer Ausführungsform kann z.B. ein größter absoluter Wert des ersten Spannungs- Wertebereichs mindestens doppelt so groß sein, wie ein größter absoluter Wert des zweiten Spannungs-Wertebereichs, oder der größte absolute Wert des zweiten Spannungs- Wertebereichs kann z.B. mindestens doppelt so groß sein, wie der größte absolute Wert des ersten Spannungs-Wertebereichs.

Gemäß einer Ausführungsform kann der größte absolute Wert des ersten Spannungs- Wertebereichs z.B. mindestens viermal so groß sein, wie der größte absolute Wert des zweiten Spannungs-Wertebereichs ist, oder der größte absolute Wert des zweiten Spannungs-Wertebereichs kann z.B. mindestens viermal so groß sein, wie der größte absolute Wert des ersten Spannungs-Wertebereichs.

In einer Ausführungsform kann die zweite Grenzspannung z.B. von der ersten Grenzspannung verschieden sein. Gemäß einer Ausführungsform kann die erste Grenzspannung z.B. derart definiert sein, dass eine statistische Wahrscheinlichkeit, dass die erste Ausgangsspannung mit dem ersten zufälligen oder pseudozufälligen Spannungswert größer als die erste Grenzspannung ist, einen Wert zwischen 45 % und 55 % aufweist, und/oder, die zweite Grenzspannung kann z.B. derart definiert sein, dass eine statistische Wahrscheinlichkeit, dass die zweite Ausgangsspannung mit dem zweiten zufälligen oder pseudozufälligen Spannungswert größer als die zweite Grenzspannung ist, einen Wert zwischen 45 % und 55 % aufweist.

In einer Ausführungsform kann die erste Grenzspannung z.B. derart festgelegt sein, dass die statistische Wahrscheinlichkeit, dass die erste Ausgangsspannung mit dem ersten zufälligen oder pseudozufälligen Spannungswert größer als die erste Grenzspannung ist, 50 % ist, und/oder, die zweite Grenzspannung kann z.B. derart festgelegt sein, dass die statistische Wahrscheinlichkeit, dass die zweite Ausgangsspannung mit dem zweiten zufälligen oder pseudozufälligen Spannungswert größer als die erste Grenzspannung ist, 50 % ist.

Gemäß einer Ausführungsform kann die Sequenz von Zufallszahlen z.B. eine binäre Sequenz von Zufallszahlen sein. Dabei kann z.B. eine Ausgabe des ersten Zahlenwerts oder des zweiten Zahlenwerts durch den Komparator 120 genau einer Zufallszahl der binären Sequenz von Zufallszahlen entsprechen.

In einer Ausführungsform handelt es sich z.B. bei der Sequenz von Zufallszahlen nicht um eine binäre Sequenz von Zufallszahlen. Dabei kann die Vorrichtung z.B. ausgebildet sein, eine Zufallszahl der Sequenz von Zufallszahlen unter Verwendung von mehreren Zahlenwerten zu bilden, die von dem Komparator 120 ausgegeben werden.

Gemäß einer Ausführungsform kann die Vorrichtung z.B. ausgebildet sein, die besagte Zufallszahl der Sequenz von Zufallszahlen unter Verwendung der besagten mehreren Zahlenwerte zu bilden, die von dem Komparator 120 ausgegeben werden, indem jede der besagten mehreren Zahlenwerte genau eine Binärstelle der besagten Zufallszahl der Sequenz von Zufallszahlen in Binärschreibweise bildet.

In einer Ausführungsform kann die Vorrichtung z.B. eine Stromkonformitäts-Einheit aufweisen, die bei Anlegen der ersten Vorspannung einen vordefinierten Eingangsstrom an das schaltbare Element 110 anlegt.

Gemäß einer Ausführungsform kann die Vorrichtung z.B. zwei oder mehr Memristoren aufweisen.

In einer Ausführungsform kann die Mehrzahl der Memristoren z.B. In Reihe angeordnet sein, und/oder die Mehrzahl der Memristoren kann z.B. parallel in einem Linien-Array angeordnet sein, und/oder die Mehrzahl der Memristoren kann z.B. in einem Crossbar- Array angeordnet sein.

Gemäß einer Ausführungsform kann das schaltbare Element 110 z.B. ein erstes schaltbares Element 110 sein und der Komparator 120 kann z.B. ein erster Komparator sein. Dabei kann die Vorrichtung z.B. des Weiteren ein weiteres schaltbares Element 110 und z.B. einen weiteren Komparator aufweisen, um Zufallszahlen der Sequenz von Zufallszahlen zu erzeugen. Die tatsächliche Polarität und Amplitude der angelegten Schreibvorspannung werden durch das Potential der oberen Elektrode (T1) und der unteren Elektrode (T2) des Widerstandsschalters bestimmt. Beispielsweise kann die obere Elektrode (T1) als Referenz für die Vorspannung, die an das Gerät angelegt wird, angesehen werden. Wenn das Potential der oberen Elektrode höher als das der unteren Elektrode ist, kann dies als positive Spannung angesehen werden, die an das Gerät angelegt wird. Wenn andernfalls das Potential der unteren Elektrode ein höheres Potential aufweist, kann dies als negative Spannung angesehen werden, die an das Gerät angelegt wird.

Zu beachten ist, dass wenn die obere Elektrode und die untere Elektrode dasselbe Potenzial aufweisen, am Gerät keine Potenzialdifferenz besteht, d.h. am Gerät würde keine tatsächliche Spannung anliegen.

Ausführungsformen stellen ein oder mehrere schaltbare Elemente, z.B. ein oder mehrere memristive Bauelemente (ein oder mehrere Memristoren), für Zufallszahlengeneratoren (RNG) bereit. In Ausführungsformen der Betrieb solcher memristiven Bauelemente als wahrer Zufallszahlengenerator (True random number generator, TRNG) und als Zahlenfolgengenerator (SNG) realisiert.

In Ausführungsformen wird ein schaltbares Element, z.B. ein memristives Bauelement (ein Memristor), in Einzelzell-, Linien- oder Array-Ausführung bereitgestellt, bei dem die Strom- Spannungs-(IV)-Charakteristik jeder Zelle zufällig variiert. Gemäß einer Ausführungsform kann die Verteilung der Antworten (Output), beispielsweise eines Lesestromes, bei Abfrage von „Herausforderungen“ (Eingabe), beispielsweise einer Lesespannung, boxförmig um einen Wahrscheinlichkeitsschwellwert, der spezifisch für jede Zelle des memristiven Bauelementes in Einzelzell-, Linien- oder Array-Ausführung sein kann, verteilt sein. In manchen Ausführungsformen kann die Wahrscheinlichkeit des 0/1 -Bitstromes beispielweise durch einen Wahrscheinlichkeitsschwellwert bestimmt werden. Bei einer Wahrscheinlichkeit des 0/1 -Bitstromes von 50%:50% kann der RNG als TRNG, beispielsweise für den Austausch von Schlüsseln verwendet werden. Bei einer zufälligen Wahl der Wahrscheinlichkeit des 0/1 -Bitstromes kann der RNG als SNG, beispielsweise für des stochastische Rechnen, verwendet werden.

In manchen Ausführungsformen kann die Bereitstellung von zufälligen Bitströmen unter Verwendung von memristiven Bauelementen mit strengen Hardware- und Leistungsbeschränkungen für den effizienten Schlüsselaustausch und für die effiziente Berechnung datenintensiver Probleme eingesetzt werden. Der Einsatz eines memristiven Bauelements zum Aufbau von TRNGs und SNGs auf der Basis eines elektroformierungsfreien Memristors stellt einen effizienten Aufbau bereit, der die relativen Kosten erheblich senkt.

Das zuverlässige Funktionieren der RNG unter extremen Temperaturen kann beispielsweise durch eine vergleichbare Änderung der IV-Charakteristiken aller Zellen des memristiven Bauelementes in Einzelzell-, Linien- oder Array-Ausführung gewährleistet werden.

Fig. 2 zeigt Strom-Spannungs-Charakteristiken (als I-V-Charakteristik oder IV- Charakteristik bezeichnet) und statistische Ergebnisse bei YMO (Yttrium-Manganoxid), insbesondere die experimentellen Strom-Spannungs-Charakteristiken (l-V) der YMO- Memristoren mit den entsprechenden schematischen Bildern der Memristorstacks.

Insbesondere zeigt Fig. 2 die IV-Charakteristiken einer einzelnen Zelle eines memristiven Bauelementes auf der Basis von YMO im Semilog-Maßstab mit 100 Zyklen sowohl in positiver als auch in negativer Richtung der Rampspannung.

In Fig. 2 betragen die Größen der oberen Kontaktfläche beispielsweise 0,1 mm ² , die Impulsbreite tp ist tp = 10 ms und die Strombegrenzung (current compliance, CG) für den SET-Prozess beträgt 10 mA. Der Inset veranschaulicht das memristive Bauelement schematisch. In dem beispielhaften memristiven Bauelement auf der Basis von YMO der Fig. 2 haben die SET- und RESET-Spannungen die gleiche Polarität, jedoch unterschiedliche Amplituden. In einer Ausführungsform wird beispielsweise während des Umschaltvorgangs eine Strombegrenzung (CC) eingesetzt, um einen dauerhaften Ausfall des Geräts zu verhindern.

Aufeinanderfolgende Schaltdurchläufe einer einzelnen Zelle eines memristiven Bauelementes auf der Basis von YMO (Fig. 2) zeigen offensichtliche Zyklus-zu-Zyklus- Variationen in SET- und RESET-Vorspannungen sowohl in positiver als auch in negativer Schaltrichtung, wodurch die stochastische Natur ihres Schaltverhaltens bestätigt wurde.

Memristive Bauelemente mit einer zufälligen Variation der IV-Charakteristiken können für die Realisierung von RNG genutzt werden.

Statistische Ergebnisse bei dem memristiven YMO-Bauelement zeigen, dass die Zufälligkeit der Verteilung der SET- und RESET-Schaltspannung sowohl in positiver als auch in negativer Bias-Richtung zur Erzeugung von 0/1 -Bitströmen verwendet werden kann.

Fig. 3 zeigt in (a) eine Verteilung der Schaltvorspannungen einer Zelle eines memristiven Bauelementes auf der Basis von YMO während

(a) RESET in negativer Spannungsrichtung,

(b) RESET in positiver Spannungsrichtung,

(c) SET in negativer Spannungsrichtung und

(d) SET in positiver Spannungsrichtung mit 225 Zyklen in positiver Biasrichtung und 1082 Zyklen in negative Vorspannungsrichtung (Biasrichtung).

In Fig. 3 beträgt die Stromkonformität für den SET-Prozess im YMO memristive Bauelement (Memristor) beispielsweise 10 mA. Die Größen der oberen Kontaktfläche sind 0,1 mm2. Die Impulsbreite tp = 10 ms. Die Einschübe zeigen die entsprechenden Histogramme. So ist in Fig. 3 die Zyklus-zu-Zyklus-Variation von SET- und RESET-Vorspannungen sowohl in positiven (225 Zyklen) als auch in negativen (1082 Zyklen) Schaltrichtungen einer einzelnen YMO-Memristorzelle dargestellt. Die Breite der Verteilung wurde mit einer Gaußschen Funktion mit großer Halbwertbreite modelliert.

Nachfolgend werden weitere spezielle Ausführungsbeispiele beschrieben.

In einem speziellen Ausführungsbeispiel wird eine einzelne Zelle eines memristiven Bauelementes auf der Basis von YMO für die Realisierung eines TRNG bereitgestellt. Die SET- und RESET-Verzerrungen mit einer kumulativen Wahrscheinlichkeit von 50% werden als Quellenverzerrungen im Blockdesign von TRNG als VSET und VRESET für den Empfang der Hamming-Distanz zwischen den Klassen von 50% ausgewählt.

In einem Ausführungsbeispiel kann der Betrieb von memristiven Bauelementen auf der Basis von YMO als TRNG und SNG vorgesehen sein. Für einen TRNG können beispielsweise sowohl stochastische als auch sichere Eigenschaften erforderlich sein. Es ergibt sich beispielsweise eine ausgezeichnete Autokorrelation zur Wahrung der Geheimhaltung. Aufgrund der rein stochastischen Verteilung von Schaltvorrichtungen in YMO-Membranzellen während SET- und RESET-Prozessen wird die YMO-Membranzelle beispielsweise als Zufallsquelle für das TRNG-Design bereitgestellt.

Fig. 4 zeigt ein memristives Bauelement auf der Basis von YMO für einen echten Zufallszahlengenerator. Beispielsweise kann der Zufallszahlengenerator für einen kryptografischen Schlüssel eingesetzt werden. Weiter illustriert Fig. 4 beispielhaft an einem speziellen Beispiel das Arbeitsprinzip eines YMO als TRNG.

In Ausführungsbeispielen erfordert der Aufbau der Fig. 4 keine Lesevorspannung.

Insbesondere gezeigt sind in Fig. 4 eine YMO-Memristor-Zelle 110, ein Multiplexer 130, ein Komparator 120 und eine Strombegrenzungs -Einheit CG (auch als Current Compliance- Einheit CC bezeichnet).

Eine SET-Vorspannung V _SET mit fester Breite wird an eine YMO-Memristorzelle 110 und an einen Reihenwiderstand Rs angelegt. Wenn unter der angelegten (Vor-)Spannung die YMO-Memristorzelle 110 eingeschaltet wird und somit die Ausgangsspannung über dem Reihenwiderstand Rs Icc· Rs beträgt, die höher ist als die genau definierte Referenzspannung des Komparators 120 V _ref , geht die Ausgangsspannung des Komparators auf den hohen Logikpegel, daher ist der Ausgang des Komparators 120 "logic-1".

Icc ist dabei der Übereinstimmungspegelstrom der YMO-Vorrichtung. Für die Referenzspannung V _ref des Komparators 120 gilt V _ref = Icc · RS-V _OFFSET . V _OFFSET besitzt einen kleinen konstanten Wert, z.B. 0,001 V, der nicht mit der Dynamik von YMO-Zellen zusammenhängt.

Im nächsten Schaltzyklus wird VRESET entsprechend der Rückkopplung "1" vom Ausgang des Komparators 120 im vorherigen Zyklus vom Multiplexer 130 ausgewählt und an die YMO-Memristorzelle 110 angelegt, um die Zelle auf HRS zurückzusetzen. Somit sind die Spannungen VRs in HRS niedriger als V _ref . Der Ausgang des Komparators 120 ist in diesem Fall „logic-0“.

In einer Ausführungsform werden, um eine Gleichmäßigkeit (50%ige Wahrscheinlichkeit für LRS / HRS) zu erreichen, die Pulsbreite und Amplitude der SET / RESET -Prozesse auf der Grundlage einer statistischen Untersuchung festgelegt.

Im Vergleich zu vorhandenen TRNGs auf Memristorbasis können Vorteile der beispielhaften Vorrichtung der Fig. 4 für den YMO-basierten analogen Schnittstellenblock TRNG wie folgt beschrieben werden:

Erstens ist keine zusätzliche SET / RESET-Vorspannung erforderlich, um ein Zufallsbit zu erzeugen. In bisherigen Bauelementen war es so, dass ein Paar SET- und RESET-Impulse erforderlich war, um jedes Zufallsbit aufgrund der Nichtflüchtigkeit einer auf Cu / AlOx und Ti / HfOx basierenden memristiven Vorrichtung zu erzeugen (siehe [15], [16]). Ein solcher Nachteil führt zu einer niedrigen Bitrate von TRNGs. Die beispielhafte Vorrichtung der Fig. 4 löst dieses Problem, indem die natürliche stochastische Verteilung von SET- und RESET- Bias während Schaltvorgängen effizient ausgenutzt wird. Daher kann jeder einzelne SET- oder RESET-Bias ein zufälliges Bit durch YMO TRNG erzeugen. Zweitens ist während des Prozesses keine zusätzliche Lesevorspannung erforderlich. Die Zufallsbits werden auf der Grundlage des Vergleichs zwischen der Spannung über Rs (VRs = IM · Rs) und der Referenzspannung (Vref = Icc · Rs-V0) erzeugt. Drittens kann die Definition der Referenzspannung konstant gehalten werden. In dem vorgeschlagenen TRNG auf YMO-Basis steht die Definition von V _ref in keinem Zusammenhang mit der Schaltvorspannung von YMO-Zellen. Sie ist klar definiert als V _ref = Icc · Rs-V0, was für die großräumige Auslegung von TRNG zweckmäßig ist. CMOS-basierte stochastische Schaltungen bestehen aus SNG-Konvertierungsquellen und arithmetischen Logikgattern. SNGs sind wesentliche Komponenten für memristive Implementierungen von SC-Schaltungen. Der hohe Ressourcenverbrauch von herkömmlichen, in CMOS-Technologie entwickelten SNGs wird z.B. durch die beispielhafte Vorrichtung der Fig. 4 reduziert. Die inhärent stochastischen YMO-Memristorzellen werden hier vorgeschlagen, um das kostengünstige SNG zu realisieren.

Fig. 5 zeigt die Verteilung der Impulsamplitude einer einzelnen YMO Memristor-Zelle mit 100 Zyklen in Abhängigkeit von der Impulsbreite (100 ms, 200 ms, 500 ms, 1000 ms) in SET und RESET. Es wird eine Poissonverteilung mit einer großen Halbwertsbreite beobachtet, deren Mittelwert sich für SET mit zunehmender Impulsbreite zu kleineren Spannungen verschiebt. Beim Festsetzen der SET-Spannung kann somit die 0/1- Wahrscheinlichkeitsverteilung über die Impulsbreite eingestellt werden [13-14]).

Wie in Fig. 5 gezeigt ist, ist das stochastische Schaltverhalten der YMO-basierten Memristorzelle steuerbar, d.h. mit unterschiedlichen Impulsbreiten oder Impulsamplituden kann die Ausgabe mit Wahrscheinlichkeiten realisiert werden. Durch Verwenden dieser Schaltzeitabhängigkeit von memristiven Bauelementen auf der Basis von YMO (Fig. 5) ist es hilfreich, SNG aus TRNG in Fig. 4 für SC zu konstruieren. Nachfolgend werden weitere Ausführungsformen der Erfindung beschrieben.

In einer Ausführungsform kann beispielsweise eine Realisierung eines Sequence Number Generators (SNG; Zahlensequenzgenerator) mit einem einzelnen, elektroformierungsfreien, unipolaren Memristor ohne Elektroformierungsschritt vorgesehen sein. Gemäß einer Ausführungsform kann beispielsweise der Memristor eine stochastische Strom-Spannungs-Charakteristik haben, das heißt der Lesestrom Ir kann beispielsweise für eine vorgegebene Schreibspannung Uw, Schreibpulslänge tw und Lesespannung Ur zufällig unter oder oberhalb eines Schwellwertes (threshold) liegen.

In einer Ausführungsform kann beispielsweise der Memristor die stochastische Strom- Spannungs-Charakteristik zeigen, beispielsweise für positive Schreibspannungen, für negative Schreibspannungen, für Schreibspannungen, welche den Memristor in den High Resistance State (HRS) setzen (Ur=URESET), und für Schreibspannungen, welche den Memristor in den Low Resistance State (LRS) setzen (Ur=USET).

Gemäß einer Ausführungsform kann beispielsweise der Referenzwert für den Memristor festgelegt sein.

In einer Ausführungsform kann beispielsweise die Schreibpulslänge tp die Wahrscheinlichkeit des sequence number generators (SNG) in Abhängigkeit von der Schreibspannung, (negativ, positiv, URESET, USET) bestimmen.

Gemäß einer Ausführungsform kann beispielsweise die Schreibpulslänge intern zufällig gewählt werden, und damit kann beispielsweise die Wahrscheinlichkeit des sequence number generators zufällig gewählt werden.

In einer Ausführungsform kann beispielsweise eine Realisierung mehrerer (N) sequence number generators (SNG) mit mehreren (N) elektroformierungsfreien, unipolaren Memristoren ohne Elektroformierungsschritt erfolgen.

Gemäß einer Ausführungsform können beispielsweise die (N) Memristoren der (N) sequence number generators (SNG) mit einer gemeinsamen unstrukturierten oder einer strukturierte Rückseitenelektrode ausgeführt sein und in Reihe oder in Reihe und/oder parallel in einem Linien-Array oder in einem Crossbar-Array angeordnet sein.

In einer Ausführungsform kann beispielsweise jeder der N Memristoren eine stochastische Strom-Spannungs-Charakteristik haben, wobei z.B. der Lesestrom Ir für eine vorgegebene Schreibspannung Uw, Schreibpulslänge tw und Lesespannung Ur zufällig unter oder oberhalb eines Schwellwertes (threshold) anliegen kann. Gemäß einer Ausführungsform kann beispielsweise jeder der N Memristoren die stochastische Strom-Spannungs-Charakteristik zeigen, und zwar beispielsweise für positive Schreibspannungen, für negative Schreibspannungen, für Schreibspannungen, welche den Memristor in den High Resistance State (HRS) setzen (Ur=URESET), und für Schreibspannungen, welche den Memristor in den Low Resistance State (LRS) setzen (Ur=USET).

In einer Ausführungsform können beispielsweise (N) Referenzwerte für jeden der (N) Memristoren festgelegt sein.

Gemäß einer Ausführungsform kann beispielsweise die Schreibpulslänge tp eines jeden der (N) Memristoren die Wahrscheinlichkeit des sequence number generators (SNG) eines jeden der (N) Memristoren in Abhängigkeit von der Schreibspannung Uw (negativ, positiv, URESET, USET) bestimmen.

In einer Ausführungsform kann beispielsweise die Schreibpulslänge tp eines jeden der (N) Memristoren intern zufällig gewählt werden, wobei damit die Wahrscheinlichkeit des sequence number generators eines jeden der (N) Memristoren zufällig gewählt werden kann.

Als Anwendungsbeispiel kann dabei beispielsweise der Schlüsselaustausch gezeigt sein. Dafür kann beispielsweise ein true random number generator mit einem Grenzwert (Treshold): 50:50 verwendet werden. Als weiteres Anwendungsbeispiel kann beispielsweise stochastisches Rechnen mit einem sequence number generator vorgesehen sein,

Obwohl manche Aspekte im Zusammenhang mit einer Vorrichtung beschrieben wurden, versteht es sich, dass diese Aspekte auch eine Beschreibung des entsprechenden Verfahrens darstellen, sodass ein Block oder ein Bauelement einer Vorrichtung auch als ein entsprechender Verfahrensschritt oder als ein Merkmal eines Verfahrensschrittes zu verstehen ist. Analog dazu stellen Aspekte, die im Zusammenhang mit einem oder als ein Verfahrensschritt beschrieben wurden, auch eine Beschreibung eines entsprechenden Blocks oder Details oder Merkmals einer entsprechenden Vorrichtung dar. Einige oder alle der Verfahrensschritte können durch einen Hardware-Apparat (oder unter Verwendung eines Hardware-Apparats), wie zum Beispiel einen Mikroprozessor, einen programmierbaren Computer oder einer elektronischen Schaltung durchgeführt werden. Bei einigen Ausführungsbeispielen können einige oder mehrere der wichtigsten Verfahrensschritte durch einen solchen Apparat ausgeführt werden. Je nach bestimmten Implementierungsanforderungen können Ausführungsbeispiele der Erfindung in Hardware oder in Software oder zumindest teilweise in Hardware oder zumindest teilweise in Software implementiert sein. Die Implementierung kann unter Verwendung eines digitalen Speichermediums, beispielsweise einer Floppy-Disk, einer DVD, einer BluRay Disc, einer CD, eines ROM, eines PROM, eines EPROM, eines EEPROM oder eines FLASH-Speichers, einer Festplatte oder eines anderen magnetischen oder optischen Speichers durchgeführt werden, auf dem elektronisch lesbare Steuersignale gespeichert sind, die mit einem programmierbaren Computersystem derart Zusammenwirken können oder Zusammenwirken, dass das jeweilige Verfahren durchgeführt wird. Deshalb kann das digitale Speichermedium computerlesbar sein.

Manche Ausführungsbeispiele gemäß der Erfindung umfassen also einen Datenträger, der elektronisch lesbare Steuersignale aufweist, die in der Lage sind, mit einem programmierbaren Computersystem derart zusammenzuwirken, dass eines der hierin beschriebenen Verfahren durchgeführt wird.

Allgemein können Ausführungsbeispiele der vorliegenden Erfindung als Computerprogrammprodukt mit einem Programmcode implementiert sein, wobei der Programmcode dahin gehend wirksam ist, eines der Verfahren durchzuführen, wenn das Computerprogrammprodukt auf einem Computer abläuft.

Der Programmcode kann beispielsweise auch auf einem maschinenlesbaren Träger gespeichert sein.

Andere Ausführungsbeispiele umfassen das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren, wobei das Computerprogramm auf einem maschinenlesbaren Träger gespeichert ist. Mit anderen Worten ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens somit ein Computerprogramm, das einen Programmcode zum Durchführen eines der hierin beschriebenen Verfahren aufweist, wenn das Computerprogramm auf einem Computer abläuft. Ein weiteres Ausführungsbeispiel der erfindungsgemäßen Verfahren ist somit ein Datenträger (oder ein digitales Speichermedium oder ein computerlesbares Medium), auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren aufgezeichnet ist. Der Datenträger oder das digitale Speichermedium oder das computerlesbare Medium sind typischerweise greifbar und/oder nicht flüchtig.

Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Verfahrens ist somit ein Datenstrom oder eine Sequenz von Signalen, der bzw. die das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren darstellt bzw. darstellen. Der Datenstrom oder die Sequenz von Signalen kann bzw. können beispielsweise dahin gehend konfiguriert sein, über eine Datenkommunikationsverbindung, beispielsweise über das Internet, transferiert zu werden.

Ein weiteres Ausführungsbeispiel umfasst eine Verarbeitungseinrichtung, beispielsweise einen Computer oder ein programmierbares Logikbauelement, die dahin gehend konfiguriert oder angepasst ist, eines der hierin beschriebenen Verfahren durchzuführen.

Ein weiteres Ausführungsbeispiel umfasst einen Computer, auf dem das Computerprogramm zum Durchführen eines der hierin beschriebenen Verfahren installiert ist.

Ein weiteres Ausführungsbeispiel gemäß der Erfindung umfasst eine Vorrichtung oder ein System, die bzw. das ausgelegt ist, um ein Computerprogramm zur Durchführung zumindest eines der hierin beschriebenen Verfahren zu einem Empfänger zu übertragen. Die Übertragung kann beispielsweise elektronisch oder optisch erfolgen. Der Empfänger kann beispielsweise ein Computer, ein Mobilgerät, ein Speichergerät oder eine ähnliche Vorrichtung sein. Die Vorrichtung oder das System kann beispielsweise einen Datei-Server zur Übertragung des Computerprogramms zu dem Empfänger umfassen. Bei manchen Ausführungsbeispielen kann ein programmierbares Logikbauelement (beispielsweise ein feldprogrammierbares Gatterarray, ein FPGA) dazu verwendet werden, manche oder alle Funktionalitäten der hierin beschriebenen Verfahren durchzuführen. Bei manchen Ausführungsbeispielen kann ein feldprogrammierbares Gatterarray mit einem Mikroprozessor Zusammenwirken, um eines der hierin beschriebenen Verfahren durchzuführen. Allgemein werden die Verfahren bei einigen Ausführungsbeispielen seitens einer beliebigen Hardwarevorrichtung durchgeführt. Diese kann eine universell ersetzbare Hardware wie ein Computerprozessor (CPU) sein oder eine für das Verfahren spezifische Hardware, wie beispielsweise ein ASIC.

Die oben beschriebenen Ausführungsbeispiele stellen lediglich eine Veranschaulichung der Prinzipien der vorliegenden Erfindung dar. Es versteht sich, dass Modifikationen und Variationen der hierin beschriebenen Anordnungen und Einzelheiten anderen Fachleuten einleuchten werden. Deshalb ist beabsichtigt, dass die Erfindung lediglich durch den Schutzumfang der nachstehenden Patentansprüche und nicht durch die spezifischen Einzelheiten, die anhand der Beschreibung und der Erläuterung der Ausführungsbeispiele hierin präsentiert wurden, beschränkt sei.

Literatur:

[1] D. Evans. The internet of things: how the next evolution of the internet is changing everything. Cisco 1-11 (2011).

[2] M. Bucci, L. Germani, R. Luzzi, A. Trifiletti, & M. aranonuovo. A high-speed oscillator-based truly random number source for cryptographic applications on a smart card IC. IEEE Trans. Computers., 52: 403-409 (2003). [3] C. S. Petrie, J. A. Connelly. A noise-based IC random number generator for applications in cryptography. IEEE Trans. Circuits and Systems I., 47: 615-621 (2002).

[4] C. Tokunaga, D. Blaauw, T. Mudge, True random number generator with a metastability-based quality control. IEEE Journal of Solid-State Circuits (Proc. ISSCC)., 43: 78-85 (2008).

[5] A. G. Radwan, M. A. Zidan, K. N. Salama, “HP memristor mathematical model for periodic Signals and DC", IEEE International Midwest Symposium on Circuits and Systems, Seattle, USA, 861-864 (2010).

[6] C. Y. Huang, W. C. Shen, Y. H. Tseng, Y. C. King, & C. J. Lin. A contact resistive random-access-memory-based true random number generator. IEEE Electron Devices Lett., 33: 1108-1110 (2012).

[7] S. Ambrogio, S. Balatti, V. McCaffrey, D. Wang, and D. leimini. Im-Pact of low- frequency noise on read distributions of resistive Switching memory (RRAM). In IEDM Tech. Dig„ pp. 363-366, 14.4, (2014). [8] S. Balatti, S. Ambrogio, Z. Wang, D. leimini. True random number generation by variability of resistive switching in oxide-based devices. IEEE J. Emerg. Select. Top. Circuits Syst. 5, 214-221 (2015).

[9] S. Balatti, et al, “Physical unbiased generation of random numbers with coupled resistive switching devices. IEEE Transac", Electron Devices 63, 2029-2035 (2016). [10] A. Rukhin et al. A Statistical test suite for random and pseudorandom number generators for cryptographic applications. NIST., Special Publication: 800-822, (2010). [11] Z. Wei, et al. True random number generator using current difference based on a fractional stochastic model in 40-nm embedded ReRAM. IEEE Electron. Dev. Meet. 4.8.1-4.8.4 (San Franciso, CA, USA, 2016).

[12] A. Alaghi, and J. P. Hayes. Survey of stochastic computing. ACM Trans. Embed. Comput. Syst., vol. 12, no. 2s, pp. 92:1-92:19, May (2013).

[13] S. Jo, K. Kim, and W. Lu, "Programmable resistance switching in nanoscale two- terminal devices,” Nano Lett., vol. 9, no. 1, 496-500 (2008). [14] D. Strukov, J. Borghetti, and R. Williams, “Coupled ionic and electronic transport model of thin-film semiconductor memristive behavior,” Small, vol. 5, no. 9, 1058- 1063 (2009).

[15] S. Balatti, et al, “Physical unbiased generation of random numbers with coupled resistive switching devices. IEEE Transac”, Electron Devices 63, 2029-2035 (2016).

[16] A. Rukhin, et al, “A Statistical test suite for random and pseudorandom number generators for cryptographic applications", NIST, Special Publication 800-822, (2010).