Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
DEVICE FOR RECEIVING DIGITAL SIGNALS AND DEVICE FOR TRANSMITTING DIGITAL SIGNALS
Document Type and Number:
WIPO Patent Application WO/2001/010066
Kind Code:
A2
Abstract:
The invention relates to a device for receiving digital signals and to a device for transmitting digital signals, which are used for interleaving the transmission of symbols contained in the digital signals and for compiling the symbols into memory words which are subjected to a cyclic delay. During reception, the received symbols having the same delay are compiled into memory words and subjected to an additional delay so that all symbols have the same overall delay. The devices include a buffer memory which is used for presorting and a register to compile the symbols into memory words and to separate the memory words back into symbols. The devices for receiving and transmitting digital signals are connected to a data bus, the memory also being connected to said data bus. The invention provides the advantage that the load exerted on the data bus is low so that said data bus can be made available to other components.

Inventors:
SPREITZ GERALD
Application Number:
PCT/DE2000/002367
Publication Date:
February 08, 2001
Filing Date:
July 20, 2000
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
BOSCH GMBH ROBERT (DE)
International Classes:
H04L27/00; H03M13/27; H04H20/00; H04L1/00; (IPC1-7): H04H1/00
Domestic Patent References:
WO1996020536A11996-07-04
Download PDF:
Claims:
Ansprüche
1. Vorrichtung zum Empfang von digitalen Signalen, wobei die digitalen Signale Symbole aufweisen, wobei die empfangenen Symbole eine veränderte Reihenfolge aufgrund von einer zyklischen Verzögerung im Sender aufweisen, wobei die Vorrichtung einen Demodulator (3) zur Demodulation der empfangenen digitalen Signale und einen Kanaldecodierer (13) zur Kanaldecodierung der Symbole aufweist, wobei ein Speicher (11) vorhanden ist, der an einen Datenbus (8) angeschlossen ist, wobei die Vorrichtung zum Empfang digitaler Signale an den Datenbus (8) angeschlossen ist, dadurch gekennzeichnet, daß ein Zwischenspeicher (4) die vom Demodulator (3) kommenden Symbole zwischenspeichert, daß ein Register (7) die Symbole, die eine gleiche Verzögerung aufweisen, vom Zwischenspeicher (4) erhält und zu Speicherworten zusammenfaßt, daß der Speicher (11) die vom Register (7) über den Datenbus (8) kommenden Speicherworte so lange abspeichert, bis der Speicher (11) die Speicherworte in ein Register (9) der Vorrichtung zum Empfang von digitalen Signalen überträgt, so daß die Symbole des Speicherwortes eine Gesamtverzögerung aufweisen, die für alle Symbole gleich ist, daß das Register (9) die Speicherworte in Symbole zerlegt und daß ein Prozessor (10) die Symbole in der ursprünglichen Reihenfolge zum Kanaldecodierer (13) überträgt.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Register (9) die Symbole in der ursprünglichen Reihenfolge zwischenspeichert bis der Prozessor (10) die Symbole zum Kanaldecodierer (13) überträgt.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß eine Sortiereinheit (6) die Zeit bestimmt, wie lange die Speicherworte in dem Speicher (11) verbleiben, bis die Gesamtverzögerung für alle Symbole gleich ist.
4. Vorrichtung zum Senden von digitalen Signalen, wobei die digitalen Signale Symbole aufweisen, wobei die Vorrichtung einen Modulator (24) zur Modulation der Symbole und einen Kanalcodierer (22) zur Kanalcodierung der Symbole aufweist, wobei ein Speicher (28) vorhanden ist, der an einen Datenbus (33) angeschlossen ist, wobei die Vorrichtung zum Senden von digitalen Signalen an den Datenbus (33) angeschlossen ist, dadurch gekennzeichnet, daß ein Zwischenspeicher (23) die vom Kanalcodierer (22) kommenden Symbole zwischenspeichert, daß ein Register (31) die Symbole von dem Zwischenspeicher (23) erhält und die Symbole zu Speicherworten zusammenfaßt, die die Vorrichtung zum Senden von digitalen Signalen mit einer gleichen Verzögerung versieht, daß ein Speicher (28) die vom Register (31) über einen Datenbus (33) kommenden Speicherworte so lange abspeichert, bis der Speicher (28) die Speicherworte über den Datenbus (33) in ein Register (26) überträgt, so daß dann die Symbole in unterschiedlichen Speicherworten eine unterschiedliche Verzögerung aufweisen, und daß ein Prozessor (32) die Symbole in einer veränderten Reihenfolge zum Modulator (24) überträgt.
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine Umsortiereinheit (30) bestimmt, wie lange der Speicher (28) die einzelnen Speicherworte verzögert.
6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Register (26) die Symbole in der veränderten Reihenfolge zwischenspeichert, bis der Prozessor (32) die Symbole zum Modulator (24) überträgt.
Description:
Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen Stand der Technik Die Erfindung geht aus von einer Vorrichtung zum Empfang von digitalen Signalen bzw. einer Vorrichtung zum Senden von digitalen Signalen nach der Gattung der unabhängigen Patentansprüche.

Es ist bereits aus der Offenlegungsschrift WO 96/20536 bekannt, da$ für DAB sendeseitig ein Umsortierverfahren und empfängerseitig ein Sortierverfahren eingesetzt wird, um sogenannte Burstfehler im Empfänger korrigieren zu können.

Beim Umsortieren bzw. Sortieren wird ein Speicher, der Speicherelemente aufweist, eines Senders bzw. eines Empfängers benutzt, wobei eine Zahl von Symbolen im allgemeinen nicht in ein Speicherelement paßt, d. h. die Zahl dieser DAB-Symbole ist von ihrer Länge her entweder zu groß oder zu klein für ein Speicherelement.

Vorteile der Erfindung Die erfindungsgemäße Vorrichtung zum Empfangen von digitalen Signalen bzw. die erfindungsgemäße Vorrichtung zum Senden von digitalen Signalen mit den Merkmalen der unabhängigen Patentansprüche hat demgegenüber den Vorteil, daß der Speicher des Empfängers bzw. des Senders durch eine Vorsortierung mittels eines Zwischenspeichers optimal ausgenutzt wird. Dadurch ist es möglich, den verfügbaren

Speicher zu reduzieren, was zu Kostenvorteilen führt.

Weiterhin ist es von Vorteil, daß durch die geringere Last, die der Datenbus des Empfängers bzw. Senders für die Speicherzugriffe trägt, dazu führt, daß andere Komponenten des Empfängers bzw. Senders auf den Datenbus zugreifen können, so daß die Prozessierungsgeschwindigkeit des Empfängers bzw. Senders erheblich erhöht wird. Darüber hinaus bedeutet eine geringere Zahl von Zugriffen auf den Speicher eine geringere Leistungsaufnahme.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der in den unabhängigen Ansprüchen angegebenen Vorrichtungen möglich.

Besonders vorteilhaft ist, daß ein Register im Empfänger die Symbole in der ursprünglichen Reihenfolge zwischenspeichert, so daß die Symbole dann in der ursprünglichen Reihenfolge zum Kanaldecodierer gelangen, so daß der Kanaldecodierer die Kanaldecodierung vornehmen kann.

Darüber hinaus ist von Vorteil, daß eine Sortiereinheit die Zeit bestimmt, wie lange die Speicherworte, die die Symbole mit gleicher Verzögerung beinhalten, im Speicher verbleiben, denn dadurch wird eine gleiche Gesamtverzögerung für alle Symbole erreicht, so daß die durch die Umsortierung bedingten Verzögerungen ausgeglichen werden.

Es ist für den Sender von Vorteil, daß eine Umsortiereinheit bestimmt, wie lange die einzelnen Speicherworte verzögert werden, denn dadurch wird erreicht, daß eine zyklische Verzögerung der einzelnen Symbole, die in den Speicherworten enthalten sind, erreicht wird, so daß dann im Empfänger unter Bezugnahme auf diese Verzögerungen diese Verzögerungen wieder durch weitere Verzögerungen ausgeglichen werden,

wobei am Ende alle Symbole die gleiche Gesamtverzögerung aufweisen, so daß die ursprüngliche zeitliche Reihenfolge der Symbole wieder hergestellt wird.

Es ist im Sender weiterhin von Vorteil, daß ein Register die Symbole in der durch die Verzögerung bedingten veränderten Reihenfolge zwischenspeichert, so daß dann in der für die Übertragung gedachten Reihenfolge ein Prozessor die Symbole zu einem Modulator überträgt und die Symbole dann gesendet werden. Dadurch wird erreicht, daß aufgrund der Umsortierung sogenannte Burstfehler auf den übertragenen Datenstrom keine fatale Auswirkung haben werden.

Zeichnung Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert. Es zeigen Figur 1 eine Sendevorrichtung für DAB- Signale, die an einen Datenbus angeschlossen ist und Figur 2 einen Empfänger für DAB-Signale, der an einen Datenbus angeschlossen ist.

Beschreibung der Ausführungsbeispiele Wenn Sprache, wie z. B. beim Rundfunk, übertragen wird, wird ein Sprachcodierer verwendet, der die Sprachsignale in ein einheitliches und effizientes digitales Format umsetzt. Die codierten Daten, die Symbole, enthalten dann einen hohen Gehalt an Information und müssen vor Fehlern geschützt werden. Typischerweise erzeugt der Sprachcodierer wichtige Symbole hintereinander. Tritt bei der Übertragung der Sprachsignale ein Fehler auf, der mehrere Symbole hintereinander zerstört, können fehlerkorrigierende Maßnahmen die ursprünglichen Symbole nicht mehr rekonstruieren. Daher werden die Symbole im Sender

umsortiert, so daß die Symbole, die im Datenstrom hintereinander waren, nun zeitlich voneinander getrennt sind. Im englischen wird diese Umsortierung mit Interleaving bezeichnet.

Ein Fehler, der mehrere Symbole bei einer Übertragung hintereinander zerstört, wird mit dem englischen Wort Burst bezeichnet. Die Umsortierung der Symbole im Sender geschieht mittels einer zyklischen Verzögerung. Diese zyklische Verzögerung bewirkt, daß Symbole in der ursprünglichen Reihenfolge zunächst in Gruppen von z. B. sechzehn Symbolen aufgeteilt werden, wobei einer bestimmten Position in jeweils diesen sechzehn Symbolen einer bestimmten Verzögerung zugeordnet wird.

Die Regel, nach der diese Verzögerung den einzelnen Symbolpositionen zugeordnet wird, sorgt dafür, daß hintereinanderliegende Symbole zeitlich voneinander getrennt werden. Die Regel, wie diese Verzögerungen zugeordnet werden, ist auch im Empfänger bekannt, so daß der Empfänger die ursprüngliche Reihenfolge wieder herstellen kann, indem jedem Symbol eine weitere Verzögerung zugeordnet wird, so daß alle Symbole die gleiche Gesamtverzögerung erfahren haben, womit dann die ursprüngliche zeitliche Reihenfolge der Symbole wiederhergestellt wird.

Um Fehler im Empfänger wieder korrigieren zu können, wird eine sogenannte Kanalcodierung verwendet. Die Kanalcodierung fügt den Symbolen in der ursprünglichen Reihenfolge Redundanz hinzu, die es erlaubt, Fehler zu erkennen und auch zu korrigieren. Man unterscheidet im allgemeinen zwei Verfahren zur Kanalcodierung für fehlerkorrigierende Codes, das sind zum einen die sogenannte Blockcodes, wobei einem Block von Symbolen zusätzliche Bits hinzugefügt werden, die sogenannten Parity-Bits, die es ermöglichen, Fehler zu

erkennen und auch zu korrigieren, zum anderen kennt man die sogenannte Faltungscodes, wobei die ursprüngliche Symbolfolge mittels einer Abbildungsvorschrift, die zusätzliche Bits hinzufügt in eine neue Symbolfolge abgebildet wird.

Da die Kanalcodierung an der ursprünglichen zeitlichen Reihenfolge der Symbole vorgenommen wird, wird die Kanaldecodierung im Empfänger an der sortierten Reihenfolge, also nachdem die ursprüngliche zeitliche Reihenfolge der Symbole wiederhergestellt wurde, vorgenommen.

Die Ausführungsbeispiele sollen anhand des DAB (Digital Audio Broadcasting) gezeigt werden. Bei DAB handelt es sich um ein Multifrequenzträgerübertragungsverfahren mit hoher Bandbreite. Innerhalb dieses digitalen terrestrischen Hörfunksystems kommt das Modulationsverfahren orthogonaler Frequenzmultiplex zum Einsatz. Das ist ein Modulationsverfahren, bei dem das zu übertragende Signal auf mehrere Unterträger verteilt wird, wobei sich die auf diese Unterträger verteilten Signale gegenseitig nicht stören.

Dieses Verfahren wird mit orthogonal beschrieben.

Durch diese Verteilung auf mehrere Frequenzen wird ein sogenanntes Frequenzinterleaving erreicht. Dadurch wird es vermieden, daß eine starke Dämpfung bei einer Frequenz das Signal sehr starkt abschwächt. Wenn es auf mehrere Frequenzen verteilt wird, bewirkt diese Dämpfung keine fatale Störung des Signals. Neben diesem Frequenzinterleaving weist DAB aus den obengenannten Gründen auch das Zeitinterleaving auf, daß also Symbole, die ursprünglich zeitlich hintereinander erzeugt wurden, nun zeitlich voneinander getrennt sind, um die Auswirkungen von Burstfehlern zu minimieren.

Die erfindungsgemäße Vorrichtungen sind auch für andere Übertragungsverfahren, die eine zeitliche Umsortierung vornehmen, geeignet. Beispiele für solche Übertragungsverfahren sind DVB (Digital Video Broadcasting) und DRM (Digital Radio Mondial). Diese beiden Verfahren benutzen wie DAB das Frequenzinterleaving, wesentliche Unterschiede bestehen in den Sendefrequenzen und der Signalbandbreite als auch der Rahmenstruktur.

In Figur 1 ist eine Sendevorrichtung 34 zum Senden von DAB- Signalen gezeigt, die an einen Datenbus 33 angeschlossen ist. Zur Sendevorrichtung 33 gehört eine Datenquelle 25, z. B. ein Sprachcodierer, ein Kanalcodierer 22, ein Zwischenspeicher 23, ein Register 31, ein Prozessor 32, ein Register 26, ein Modulator 24, eine Sendeeinrichtung 21 und eine Antenne 20.

Die von der Datenquelle 25 erzeugten Daten gehen an den Kanalcodierer 22. Der Kanalcodierer 22 führt die Kanalcodierung der Daten durch. Die kanalcodierten Daten gehen vom Kanalcodierer 22 zu einem ersten Dateneingang des Zwischenspeichers 23. Über einen ersten Adreßausgang des Prozessors 32 gelangen Informationen zu einem Adreßeingang des Zwischenspeichers 23, an welchen Speicheradressen der Zwischenspeicher 23 die vom Kanalcodierer 22 kommenden Daten abspeichern soll.

Die Symbole werden so abgespeichert, daß die Symbole nebeneinander abgespeichert sind, die die gleiche Verzögerung haben werden. Der Prozessor 32 bewirkt über seinen ersten Adreßausgang, der zum Zwischenspeicher 23 führt, und seinen zweiten Adreßausgang, der zum Register 31 führt, daß über einen Datenausgang des Registers 31 die Symbole, die eine gleiche Verzögerung erfahren sollen, vom

Zwischenspeicher 23 zum Register 31 übertragen werden und dort zu Speicherworten zusammengefaßt werden.

Das Register 31 ist über seinen Datenausgang an den Datenbus 33 angeschlossen. An den Datenbus 33 ist weiterhin ein Speicher 28 mit einer Umsortiereinheit 30 angeschlossen. Die Umsortiereinheit 30 ist ein programmierbares Bauelement, zum Beispiel ein Prozessor, der die Regel enthält, nach der die Symbole verzögert werden. Die Umsortiereinheit 30 kann alternativ in den Prozessor 32 integriert werden, wobei der Prozessor 32 dann eine Adreßleitung zum Speicher 28 aufweist, damit die einzelnen Speicherworte gemäß der Vorschrift, die die Unsortiereinheit aufweist, verzögert werden.

Die zu Speicherworten zusammengefassten Symbole werden vom Register 31 über den Datenbus 33 zum Speicher 28 übertragen, wo die Symbole in einem Speicherelement des Speichers 28 abgelegt werden.

Die Umsortiereinheit 30 veranlaßt, daß die Symbole, die in Speicherworten im Speicher 28 abgespeichert sind, solange verzögert werden, wie es vorgesehen ist. Die Information, wie lange die Speicherworte abgespeichert werden, ist sowohl der Umsortiereinheit 30, als auch dem Prozessor 32 bekannt, so daß die Symbole, die diese Verzögerung erfahren sollen, zunächst zu Speicherworten zusammengefaßt werden und dann diese Verzögerung erfahren werden.

Wenn die Symbole in den Speicherworten die ihnen zugedachte Verzögerung im Speicher 28 erfahren haben, werden sie vom Speicher 28 über den Datenbus 33 an das Register 26, das über einen Dateneingang an den Datenbus 33 angeschlossen ist, übertragen.

Über einen Adreßeingang wird das Register 26 von dem Prozessor 32 über seinen dritten Adreßausgang gesteuert. Im Register 26 werden die Symbole, die in einem Speicherwort vorliegen, wieder in Symbole aufgeteilt, zwischengespeichert und an den Modulator 24 über einen Datenausgang des Registers 26 an einen Dateneingang des Modulators 24 übertragen.

Der Modulator 24 faßt die Symbole zu DAB-Symbolen zusammen und moduliert die DAB-Symbole entsprechend des DAB-Standards und übergibt die modulierten DAB-Symbole der Sendeeinrichtung 21, die die modulierten DAB-Symbole auf die Sendefrequenz umsetzt, verstärkt und über die Antenne 20 abstrahlt.

In Figur 2 ist eine Empfangsvorrichtung dargestellt, die an einen Datenbus 8 angeschlossen ist. Die Empfangsvorrichtung 15 weist eine Antenne 1, eine Empfangseinrichtung 2, einen Demodulator 3, einen Zwischenspeicher 4, ein Register 7, ein Register 9, einen Prozessor 10, einen Kanaldecodierer 13, eine Signalverarbeitung 14 und einen Lautsprecher 16 auf.

Die mittels der Antenne 1 empfangenen DAB-Signale werden in der Empfangseinrichtung 2 verstärkt, gefiltert und umgesetzt und gelangen dann in den Demodulator 3, wo die empfangenen DAB-Signale demoduliert werden. Vom Demodulator 3 gelangen die demodulierten DAB-Signale als Symbole in den Zwischenspeicher 4 und zwar über seinen Dateneingang. Der Prozessor 10 ist über seinen ersten Adreßausgang an einen Adreßeingang des Zwischenspeichers 4 angeschlossen.

Der Prozessor 10 bestimmt die Speicheradressen, an denen der Zwischenspeicher 4 die demodulierten Symbole abspeichert.

Über einen zweiten Adreßausgang ist der Prozessor 10 an einen Adreßeingang des Registers 7 angeschlossen. Der

Prozessor 10 veranlaßt, daß die Symbole, die eine gleiche Verzögerung im DAB-Sender erfahren haben in das Register 7 zusammen übertragen werden und dort zu Speicherworten zusammengefaßt werden.

Vom Register 7 über den Datenbus 8 gelangen die zu Speicherworten zusammengefaßten Symbole mit gleicher Verzögerung in den Speicher 11. Dort werden die zu Speicherworten zusammengefaßten Symbole so lange verzögert, bis sie eine Gesamtverzögerung erreicht haben, die für alle Symbole gleich ist. Diese Zeit bestimmt eine Sortiereinheit 6, die sich am Speicher 11 befindet. Die Sortiereinheit 6 kann alternativ mit dem Prozessor 10 integriert sein, wobei der Prozessor 10 eine Adreßleitung zum Speicher 11 aufweist, damit die Symbole im Speicher 11 entsprechend der Sortiereinheit 6 verzögert werden.

Haben die Symbole in einem Speicherwort die Gesamtverzögerung erreicht, werden sie über den Datenbus 8 zu dem Register 9 über einen Dateneingang übertragen. Im Register 9 werden die in Speicherworte zusammengefaßten Symbole wieder in einzelne Symbole aufgeteilt und zwischengespeichert, so daß sie vom Register 9 in der richtigen Reihenfolge zum Kanaldecodierer 13 gelangen, wobei der Prozessor 10 über seinen dritten Adreßausgang, der mit einem Adreßeingang des Registers 9 verbunden ist, diese Aufteilung in Symbole steuert.

Der Kanaldecodierer 13 führt die Kanaldecodierung durch und übergibt die kanaldecodierten Signale an die Signalverarbeitung 14, die die Signale für den Lautsprecher 16 vorbereitet.

Zur Zwischenspeicherung weist das Register 9 einen zusätzlichen Speicher auf, der vom Prozessor 10 adressiert

wird, so daß die Symbole in ihrer ursprünglichen zeitlichen Reihenfolge abgespeichert werden. Dem Prozessor 10 ist zum Beispiel bekannt, daß in einem Speicherwort das erste, das siebzehnte, das vierunddreißigste und das fünfzigste Symbol enthalten sind, da alle diese Symbole mit der gleichen Verzögerung im Sender umsortiert wurden. Darüber hinaus ist dem Prozessor 10 es bekannt, welche Position diese Symbole im Speicherwort einnehmen. Unter Ausnutzung dieses Wissens ordnet der Prozessor 10 die Symbole im Speicher des Registers 9 an jeweils der ersten, der siebzehnten, der vierunddreißigsten und der fünfzigsten Position an, so daß wenn der Speicher des Registers 9 gefüllt ist, die DAB- Symbole in ihrer ursprünglichen zeitlichen Reihenfolge zum Kanaldekodierer 13 gesendet werden.

Alternativ kann der Zwischenspeicher 4 zu dieser Sortierung verwendet werden, anstatt des zusätzlichen Speichers des Registers 9.