Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
DIGITAL DQPSK DECODER CIRCUIT ELEMENT
Document Type and Number:
WIPO Patent Application WO/1989/004572
Kind Code:
A1
Abstract:
A digital DQPSK decoder circuit element is useful for separating phase difference data (dp) from multidigit phase data (dd) present with the original data rates of DPSK data pairs (dp). Said element comprises a first constant adder (k1) to which the digital word (''45�'') corresponding to the phase angle 45� and the phase data (dd) are supplied; an adder (sm) whose first input is located at the output of the constant adder (k1); a subtractor (s1) whose subtrahend input is connected to the output of the adder (sm); a subtractor (s2) at whose output the phase differences (dp) can be taken; a delay element (v) whose delay time is equal to the period of the data rate and whose output is located at the subtrahend input of the subtractor (s2); and a second constant adder (k2) to which the digital word (''45�'') corresponding to the phase angle (45�) is supplied. The minuend input of the subtractor (s2), the delay element (v) and the constant adder (k2) are supplied with the highest digit (mb) of the output signal from the adder (sm), and the low pass (tp) is connected, as a PLL loop filter, via the output of the subtractor (s1) to the second input of the adder (sm).

Inventors:
MEHRGARDT SOENKE (DE)
PFEIFER HEINRICH (DE)
HILPERT THOMAS (DE)
Application Number:
PCT/EP1987/000683
Publication Date:
May 18, 1989
Filing Date:
November 06, 1987
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
ITT IND GMBH DEUTSCHE (DE)
International Classes:
H04L27/22; H04L27/18; (IPC1-7): H04L27/22
Foreign References:
US4019149A1977-04-19
Other References:
International Conference on Communications, ICC'80, Band 3, Seattle, US, 8.-12. Juni 1980, IEEE (New York, US) P.R. Hirschler et al.: "A study of DPSK interference on a DPSK channel", Seiten 53.2.1-53,2,7
Download PDF:
Claims:
Patentansprüche
1. Digitale DQPSKDecoderteilschaltung zur Rückgewinnung von Phasend ifferenzd aten (dp) aus mehrstelligen , mit d er ursprünglichen Datenrate von DPSK Datenpaaren vorliegenden Phasend aten (dd ) , mit einem ersten Kons antenAdd ierer (k1 ) , dem ein dem Phasenwinkel 45* entsprechendes Digitalwort ("45 * ") und die Phasend ifferenzdaten (dd) zugeführt s ind , einem Add ierer (sm) , dessen erster Eingang am Ausgang d es ersten Konstanten Add ierers (k1 ) liegt , einem ersten Subtrahierer (s1), dessen Subtrahend Eingang am Ausgang des Addierers (sm) angeschlossen ist, einem zweiten Subtrahierer (s2) , an dessen Ausgang die Phasendifferenzdaten (dp) abzunehmen sind, einem Verzögerer (v) , dessen Verzögerungszeit gleich der Periodendauer der Datenrate ist und dessen Ausgang am SubtrahendEingang des zweiten Subtrahierers (s2) liegt, einem zweiten KonstantenAddierer (k2) , dem das dem Phasenwinkel 45* entsprechende Digitalwort ("45"") zugeführt ist, wobei der MinuendEingang des zweiten Subtrahierers (s2) , der Verzögerer (v) und der zweite Konstanten Addierer (k2) von der Vorzeichenstelle (sb) und der höchstwertigen Stelle (mb) des AusgangsSignals des Addieres (sm) gespeist sind, und einem Tiefpaß (tp) als PLLSchleifenfilter, über den der Ausgang des ersten Subtrahierers (s1) mit dem zweiten Eingang des Addierers (sm) verbunden ist.
2. Verwendung der Decoderteilschaltung nach Anspruch 1 in einer Empfängerschaltung für den "NIGAM"Stereo FernsehtonStandard.
Description:
- 1 -

Digitale DQPSK-Decodertei.lschaltung

Die Erfindung betrifft eine digitale DPQSK- Decoderteilschaltung zur Rückgewinnung von

Phasendifferenzdaten aus mehrstelligen mit der ursprünglichen Datenrate von DPSK-Datenpaaren vorliegenden Phasendaten.

Zum Verständnis der Erfindung sei zunächst auf das in der Fachwelt als Differential Quadrature (oder Quaternary) Phase Shift Keying bezeichnete Modulationsverfahren, aus dem das Akronym DQPSK abgeleitet ist, eingegangen. Dabei wird zur getakteten Übertragung serieller Binärdaten über einen bandbegrenzten Kanal zunächst der Strom der Binärdaten in eine getaktete Folge von jeweils zwei zusammengehörenden, also zweistelligen, Daten, die auch als Symbole bezeichnet werden, gruppiert, so daß die vier Digitalwörter 00, 01, 10, 11 entstehen. Bezeichnet man die Frequenz des Taktes des Stroms der Binärdaten als Datenrate, so ist die Symbolrate gleich der halben Datenrate.

Mit diesen (zweistelligen) Digitalwörtern könnten, wenn man sie als Koordinaten eines rechtwinkligen Koordinatensystems interpretiert und wenn man sie als Dualzahlen in Zweierkomplementdarstellung betrachtet, die vier Schnittpunkte des Einheitskreises mit den Koor inatenachsen dargestellt werden, d.h. die vier Winkel 0°, 90°, 180° und 270°. Beim Differential

Quadrature Phase Shift Keying werden solche Digitalworte als DPSK-Datenpaare nun aber jeweils zur Darstellung der Phasendifferenz zum vorausgegangenen Phasenwert benutzt, und zwar derart, daß z.B. den DPSK-Datenpaare.n 00, 10, 11, bzw. 01 die Phasendifferenzen 0 β , 90° oder -270', +/-180 β bzw. 270" oder -90" entsprechen.

Für die Übertragung der DPSK-Datenpaare werden diese analog oder digital gefiltert, wobei im letzteren Fall die Frequenz des Taktsignals der dafür erforderlichen beiden Digitalfilter im allgemeinen größer ist als die oben erwähnte Taktfrequenz.

Anschließend an die Filterung werden deren Ausgangesignale einer Quadraturamplitudenmodulation unterzogen, und zwar bei analoger Filterung zweckmäßigerweise einer analogen Quadraturmodulation, dagegen bei Digitalfilterung zweckmä igerweise einer digitalen Quadraturmodulation, d.h. der Träger besteht dann nicht aus einem kontinuierlichen Signal, sondern entsprechend dem Abtasttheorem wiederum (nur) aus abgetasteten Amplituden des Trägersignals.

Nach dieser Quadraturmodulation werden die zueinander orthogonalen Signale der beiden "Kanäle" addiert und anschließend digital-analog-gewandelt und in dieser Form auf die Übertragungsstrecke gegeben.

Auf der Empfängerseite wird zunächst eine Analog- Digital-Wan lung mit entsprechend hoher Abtastrate mit anschließender (digitaler)

Quadraturamplitudendemodulation vorgenommen, so daß an deren beiden Ausgängen ein Strom digitaler orthogonaler Signalpaare vorliegt. Anschließende Tiefpa -Filterung beider Kanäle ergibt ein Signalpaar, aus dem die Sy bolrate (= doppelte Datenrate) hinsichtlich Frequenz und Phase wiedergewonnen werden muß. Dies kann beispielsweise in der in der Zeitschrift "IEEE Transactions on Communications", Mai 1986, Seiten 423 bis 429 geschilderten Weise vorgenommen werden.

Nach der dadurch auch erreichten Dezimierung der Signale auf die Symbolrate der beiden Kanäle werden diese Signale einem Phasendiskriminator , an dessen Ausgang Phasendaten auftreten, die die Information über die eingangs erläuterte Phasendifferenz enthalten, zugeführt; allerdings sind diese Signale noch mehrstellige Digitalwörter, aus denen die Phasendifferenzdaten separiert werden müssen.

Hier setzt nun die in den Ansprüchen gekennzeichnete Erfindung ein, deren Aufgabe es ist, aus den mehrstelligen Phasendaten die Phasedifferenzdaten auf schaltungs technisch möglichst einfache und elegante Art und Weise zu gewinnen, wobei zusätzlich auf dem Übertragungsweg und bei der vorausgehenden

Signalverarbeitung entstandene Phasenfehler kompensiert werden sollen.

Die Erfindung wird nun anhand der Figur der Zeichnung näher erläutert, die das Blockschaltbild einer Aus führungs form zeigt.

Die Phasendaten dd sind dem ersten Konstanten-Addierer k1 zugeführt, dem das dem Phasenwinkel 45 * entsprechende Digitalwort "45 * " zugeführt ist. Sein Ausgang liegt am ersten Eingang des Addierers sm, dessen Ausgang am 5 Subtrahend-Eingang des ersten Subtrahierers s1 angeschlossen ist.

Ferner ist der zweite Konstanten-Addierer k2 vorgesehen, dem als Konstante ebenfalls das dem Phasenwinkel 45 *

10 entsprechende Digitalwort "45 * " zugeführt ist und dessen Ausgang am Minuend-Eingang des ersten Subtrahierers s1 liegt. Vom Ausgangssignal des Addierers sm werden ie Vorzeichenstelle sb und die höchstwertige Stelle mb als zweistelliges Signal dem zweiten Eingang des Konstanten-

15 Addieres k2 zugeführt, ebenso wie dem Eingang des Verzögerers v und dem Minuend-Eingang des zweiten Subtrahierers s2, an dessen Ausgang die erwähnten Phasendifferenzdaten dp abzunehmen sind. Aus ihnen können durch eine einfache Decodierung die DPSK-

20 Datenpaare gebildet werden. Die Verzögerungszeit des Verzögerers v ist gleich der Periodendauer der ursprünglichen Datenrate der DPSK-Datenpaare zu wählen.

Der Ausgang des ersten Subtrahierers s1 ist über den als 25 PLL-Schleifenfilter dienenden Tiefpaß tp mit dem zweiten Eingang des Addieres sm verbunden.

Durch die Addition des 45'-Digitalworts zu den Phasendaten dd und zur Vorzeichenstelle sb sowie zur 30 höchstwertigen Stelle mb des AusgangsSignals des Addierers sm wird die sichere Wiedergewinnung der

Phasendifferenzdaten erreicht. Durch die 45'-Addition ergibt sich, was ein besonderer Vorteil der Erfindung ist, daß die Entseheidungsräume für die jeweiligen Winkelwerte jeweils einer der vier Koordinatensystem- Quadranten sind, sie also die Koordinatenachsen als jeweilige Grenzen haben.

Die Decoderteilschaltung nach der Erfindung kann mit Vorteil bei der Demodulation des z.Zt. zur Einführung in Großbritannien und Skandinavien vorgesehenen Stereo- Fernsehton-Standards verwendet werden, für den sich die Kurzbezeichnung "NICAM" einzubürgern scheint. Die Einzelheiten dieses Standards sind beispielsweise in der von IBA und BBC im September 1986 herausgegebenen Druckschrift "Specification of a Standard for UK Stereo with Television Transmissions" beschrieben.

Bei dieser Anwendung folgt auf den Ausgang des zweiten Subtrahierers s2 der DPSK-Decoder, der aus den Phasendifferenzdaten die eingangs erwähnten zweistelligen Digitalwörter bildet, die dann dem "NICAM"-Decoder zugeführt werden.