以下、発明の実施の形態を通じて本発明� ��(一)側面を説明するが、以下の実施形態は� �求の範囲にかかる発明を限定するものでは� �く、また実施形態の中で説明されている特� �の組み合わせの全てが発明の解決手段に必� �であるとは限らない。

 図1は、本実施形態に係る分布型増幅装置 10の構成の一例を示す回路図である。図1に示 すように、分布型増幅装置10は、入力側伝送� ��路21と、出力側伝送線路22と、バイアス線路 23と、複数の増幅器100-1、100-2、・・・100-n(n� �任意の自然数)とを備える。入力側伝送線路2 1は、分布型増幅装置10において増幅すべき信 号を供給する入力端子31を一端に有し、他端� ��終端抵抗41を介して終端されている。また� �出力側伝送線路22は、当該出力側伝送線路22� ��を伝送された信号が出力される出力端子32� �一端に有し、他端は終端抵抗42を介して終端 されている。また、バイアス線路23は、バイ� ��ス端子33を一端に有し、当該バイアス端子33 から供給されるバイアス電圧を複数の増幅器 100-1、100-2、・・・100-nの各々に与える。

 複数の増幅器100-1、100-2、・・・100-nは、� ��力側伝送線路21および出力側伝送線路22との 間にそれぞれ並列に設けられ、入力側伝送線 路21および出力側伝送線路22に順次等しい間� �で接続される。これら複数の増幅器100-1、100 -2、・・・100-nは、それぞれが入力側伝送線� �21上を伝送される信号を増幅して、出力側伝 送線路22に供給する。また、複数の増幅器100- 1、100-2、・・・100-nの各々から出力側伝送線� ��22に供給された信号は、当該出力側伝送線� �22を伝送されながら同位相で足し合わされる 。なお、図1において、入力側伝送線路21およ び出力側伝送線路22等に配される複数の矩形� ��ロックは各伝送線路のインダクタンス成分� ��示す。

 図2は、分布型増幅装置10の増幅器100-1を� �き出して示す回路図である。なお、増幅器10 0-2、・・・100-nについては、増幅器100-1と同� �の構成を有するので説明を省略する。増幅� �100-1は、図2に示すように、互いにカスコー� �接続されたトランジスタ111およびトランジ� �タ112を有する。トランジスタ111のソース端� �は、接地電位131と接続される。また、トラ� �ジスタ111のゲート端子は、並列に設けられ� �キャパシタ121および並列抵抗141を介して入� �側伝送線路21と接続される。

 また、トランジスタ111のドレイン端子は� ��トランジスタ112のソース端子と接続される� ��また、トランジスタ111のゲート端子と接地� ��位131との間には、ゲート接地間抵抗142が設� ��られる。このトランジスタ111は、入力端子3 1から供給される信号のうち入力側伝送線路21 上を伝送されてゲート端子に与えられた信号 の電圧を所定の増幅率で増幅してドレイン端 子から出力する。

 トランジスタ112のゲート端子は、直列に� ��けられた抵抗143および抵抗144を介してバイ� ��ス線路23と接続される。また、トランジス� �112のドレイン端子は、出力側伝送線路22と接 続される。また、抵抗143と抵抗144との間には 、バイアス線路23上に高周波ノイズが生じた� ��合において当該高周波ノイズを低減するた� ��に、接地電位132と接続されたキャパシタ122� ��接続される。このトランジスタ112のゲート� ��子には、当該トランジスタ112がトランジス� ��111のドレイン端子から出力された増幅信号� ��対して増幅動作をするべく、バイアス端子3 3から供給されるバイアス電圧がバイアス線� �23を介して与えられる。これにより、トラン ジスタ112は、トランジスタ111で増幅されて当 該トランジスタ111のドレイン端子から出力さ れた増幅信号に対して、バイアス端子33から� ��給されるバイアス電圧を与える。

 図3は、キャパシタ121、並列抵抗141、ゲー ト接地間抵抗142、および、トランジスタ111の ゲート端子・ソース端子間の容量等の配置を 模式的に示す回路図である。図3において、� �ランジスタ111のゲート端子・ソース端子間� �容量を示す回路記号に、説明の便宜上、ト� �ンジスタ111と同じ符号を付した。上記回路� �造を有する増幅器100-1において、ゲート接地 間抵抗142、および、トランジスタ111のゲート 端子・ソース端子間の容量(図3の111)は、入力 側伝送線路21、キャパシタ121および並列抵抗1 41から見て互いに並列に配される。

 また、互いに並列に設けられる上記容量� ��よびゲート接地間抵抗142は、同じく互いに� ��列に設けられるキャパシタ121および並列抵� ��141と、直列に接続される。ここで、キャパ� ��タ121の容量をC1、トランジスタ111のゲート� �子・ソース端子間の容量をC2、並列抵抗141の 抵抗値をR1、ゲート接地間抵抗142の抵抗値をR 2とすると、キャパシタ121(並列抵抗141)の両端 のインピーダンスZ1、および、ゲート接地間� ��抗142(トランジスタ111のゲート端子・ソース 端子間の容量)の両端のインピーダンスZ2は、 それぞれ以下の式で定義される。

 ここで、jは虚数、ωは入力側伝送線路21� �らの入力電圧の角周波数である。また、キ� �パシタ121および並列抵抗141への入力側伝送� �路21からの入力電圧をVIN、トランジスタ111の ゲート端子への入力電圧をVGとすると、これ� ��の比(VG/VIN)は、以下の式(A)で定義される。

  VG/VIN=Z2/(Z1+Z2)      ・・・・(A)

 ここで、この式(A)に上記数1および数2を� �入して整理すると、上記の比(VG/VIN)は、以下 の式で表される。

 ここで、上記の比(VG/VIN)が定数となる条� �を求めると、その条件は以下の式(B)で表さ� �る。

  R1・C1=C2・R2      ・・・・(B)

 また、キャパシタ121の容量(C1)、トランジ スタ111のゲート端子・ソース端子間の容量(C2 )、並列抵抗141の抵抗値(R1)、および、ゲート� ��地間抵抗142の抵抗値(R2)が上記の式(B)を満た す場合、入力側伝送線路21からの入力電圧(VIN )と、トランジスタ111のゲート端子への入力� �圧(VG)との関係は、以下の式で表される。

  VG=VIN・R2/(R1+R2)      ・・・・(C)

 分布型増幅装置10の増幅器100-1では、上記 式(B)を満たすように、すなわち、キャパシタ 121の容量(C1)および並列抵抗141の抵抗値(R1)の� ��が、トランジスタ111のゲート端子・ソース� ��子間の容量(C2)およびゲート接地間抵抗142の 抵抗値(R2)の積と略等しくなるようにそれぞ� �の回路素子が配される。したがって、増幅� �100-1では、上記式(C)から明らかなように、ト ランジスタ111のゲート端子への入力電圧(VG)� �、入力側伝送線路21からの入力電圧(VIN)に対� ��て、当該入力電圧の周波数に依存せず一定� ��割合となる。

 このように、分布型増幅装置10の増幅器10 0-1では、トランジスタ111のゲート端子と入力 側伝送線路21との間にキャパシタ121を有する� ��とにより、入力側伝送線路21と接地電位131� �の間の容量を小さくすることができるのに� �えて、更に、入力側伝送線路21からの入力電 圧(VIN)の周波数に依らずに上記入力電圧(VIN)� �対するトランジスタ111のゲート端子への入� �電圧(VG)の割合を一定とすることができる。

 なお、本実施形態の分布型増幅装置10に� �いて、複数の増幅器100-1、100-2、・・・100-n� �有するトランジスタは電界効果トランジス� �であるが、バイポーラ型トランジスタを用� �てもよい。この場合、ゲート端子はベース� �子となり、ソース端子はエミッタ端子とな� �、また、ドレイン端子はコレクタ端子とな� �。

 以上、本発明を実施の形態を用いて説明� ��たが、本発明の技術的範囲は上記実施の形� ��に記載の範囲には限定されない。上記実施� ��形態に、多様な変更または改良を加えるこ� ��が可能であることが当業者に明らかである� ��その様な変更または改良を加えた形態も本� ��明の技術的範囲に含まれ得ることが、請求� ��範囲の記載から明らかである。

 特許請求の範囲、明細書、および図面中� ��おいて示した装置、システム、プログラム� ��および方法における動作、手順、ステップ� ��および段階等の各処理の実行順序は、特段� ��より前に」、「先立って」等と明示してお� ��ず、また、前の処理の出力を後の処理で用� ��るのでない限り、任意の順序で実現しうる� ��とに留意すべきである。特許請求の範囲、� ��細書、および図面中の動作フローに関して� ��便宜上「まず、」、「次に、」等を用いて� ��明したとしても、この順で実施することが� ��須であることを意味するものではない。