Elektronische Bauelemente der vorstehend genannten Art besit- zen üblicherweise Chips mit einem piezoelektrischen Substrat und mit auf dem Substrat angeordneten elektrisch leitenden Strukturen, insbesondere aktiven Filterstrukturen, wie z. B.

Interdigital-Wandlern, Anschlußbahnen, sogenannten pads-und dergl. Die elektrische Kontaktierung dieser Strukturen mit äußeren Anschlußelementen erfolgt wiederum über Leiterbahnen, die auf eine Trägerplatte des Chips, z. B. auf eine Keramik- oder Kunststoffplatte, aufgebracht sind.

Im Zuge der stetig zunehmenden Miniaturisierung der Bauele- mente, d. h. bei weiterer Verringerung der Abmessungen von OFW-Bauelementen bis hin zu Chip-Abmessungen kleiner 3 x 3 mm verursacht der nicht in gleichem Maße reduzierbare Platzbe- darf für die elektrische Kontaktierung des Bauelements erheb- liche Probleme, insbesondere wenn die Bauelemente mit gegebe- nenfalls mehrlagigen, üblicherweise 2-lagigen, strukturierten Schutzfolien-anmelderseits auch PROTEC genannt-gegen phy- sikalische und chemische Umwelteinflüsse und Feuchtigkeit ge- schützt sind.

Die vorliegende Erfindung hat sich zur Aufgabe gestellt, eine Lösung zu schaffen, welche die weitere Miniaturisierung der OFW-Bauelemente zuläßt, ohne daß dabei die Schutzwirkung der

Schutzfolie und die Wirksamkeit der Kontaktelemente und der OFW-Bauelemente insgesamt beeinträchtigt wird.

Diese Aufgabe wird bei einem elektronischen Bauelement der eingangs genannten Art erfindungsgemäß durch die Merkmale des kennzeichnenden Teils des Patentanspruches 1 gelöst. D. h. es wird der Forderung nach minimalen Chip-Abmessungen durch die Verlagerung der elektrischen Kontaktelemente in die Ebene über der Schutzfolie genügt.

Weiterbildungen der Erfindung sind Gegenstand von Unteran- sprüchen.

Die Erfindung wird nachstehend anhand der Zeichnung näher er- läutert. Es zeigt : Fig. 1 : in teils gebrochener und geschnittener Seitenansicht einen Wafer mit einem Chip ; Fig. 2 : eine Draufsicht auf einen Chip gemäß Fig. 1 ; und Fig. 3 : in teils geschnittener Seitenansicht einen Chip gemäß Fig. 1,2 samt Basisplatte.

Der Wafer 20 nach Fig. 1 besteht aus einem piezoelektrischen Substrat, das jeweils längs strichliniert angedeuteter Trenn- linien A-A in Chips 1 vereinzelbar ist. Jeder Chip trägt auf dem ihm eigenen piezoelektrischen Substrat la elektrisch lei- tende Strukturen 2,3 und 4, insbesondere aktive Filterstruk- turen, wie z. B. Interdigitalwandler.

Auf die die elektrisch leitenden Strukturen 2,3 und 4 tra- gende Chip-Fläche ist genannte PROTEC-Folie, das ist im ge- zeigten Ausführungsbeispiel eine mehrlagige, strukturierte Schutzfolie 5,6, z. B. Lötstopfolie aus Polyimid, Epoxid oder

Polyester, aufgetragen. Diese Folie, die dem Schutz des OFW- Bauelements gegen schädliche Umwelteinflüsse, z. B. zum Schutz gegen Staub (insbesondere leitende Partikel), aggressive che- mische Substanzen und Feuchtigkeit dient, bedeckt die elek- trisch leitenden Strukturen 2,3 und 4 und die restliche Chip-Oberfläche in möglichst großen Teilbereichen.

Der durch die Miniaturisierung der OFW-Bauelemente bedingte Mangel an Platz für die Anordnung weiterer elektrisch leiten- der Strukturen in der Ebene der aktiven Filterstrukturen 2,3 und 4, so insbesondere für deren Kontaktelemente 7,11 samt Kontaktstellen 12, wird gemäß Erfindung durch Verlagerung dieser Strukturen auf die vom piezoelektrischen Substrat la abgekehrte Oberfläche der auch als Deckfolie bezeichneten Schutzfolie 5 behoben.

Als Deckfolie (5) eignet sich nicht nur eine der vorgenannten Lötstopfolien. Es kann auch eine dünne, strukturierbare Kera- mikfolie sein, die in ihrem Ausdehnungskoeffizienten an den Chip angepaßt ist, und zwar vorzugsweise an den Ausdehnungs- koeffizienten in Chiplängsrichtung bzw. in Richtung der Ober- flächenwellebn. Ein so mit einer Keramikfolie (5) ausgestat- tetes Bauelement ist bereits in sich gasdicht.

Die elektrisch leitende Verbindung der z. B. aus Cu-Schichten bestehenden Strukturen 7,11 und ihrer Kontaktstellen 12 mit den Strukturen 2,3 und 4 des Chips 1 erfolgt dabei über Durchkontaktierungen 8 in den Schutzfolien 5,6, deren Off- nungen fototechnisch oder durch Laser-oder Plasma-Abtrag freigelegt sind, und in schutzfolienfreien Räumen unmittelbar über Bumps 10 genannte Lotkugeln oder Goldstückbumps. Insbe- sondere die letztgenannte Kontaktierung mittels Bumps, die durch Löten oder Thermokompression hergestellt werden kann, berücksichtigt das äußerst geringe Platzangebot und ermög- licht zudem eine kreuzungsfreie elektrische Verbindung zwi-

schen den Strukturen 3 und 7. Zusätzlich wird die Gefahr, den Chip bei mechanischer oder thermischer Belastung zu deformie- ren, durch diese Art der Kontaktierung erheblich verringert.

Um eine Bond-bzw. Lötverbindung mit der Leiterbahn, z. B. Cu- Bahn bzw. Struktur 7, gemäß Fig. 1 zu ermöglichen, sind-be- trachtet in Richtung zum Bump 10-auf die Cu-Bahn chemisch oder galvanisch Metallschichten, z. B. aus Ni, Pd oder Au, aufgebracht, oder eine lötbare Schicht, z. B. aus Su oder SuPb.

Die streifenförmigen elektrischen Kontaktelemente 7,11 und ihre Kontaktstellen 12 sind aus einer leitenden Cu-Schicht herausgearbeitet.

Eine elektrische Kontaktierung im Bereich der Kontaktstellen 12 mit in der Zeichnung nicht dargestellten äußeren elektri- schen Anschlußelementen der Basisplatte 15 erfolgt in SMT- Technologie, und zwar bevorzugt in Chip-Mitte, d. h. in den Bereichen der Symmetrie-Achsen des Chips 1. Auch diese zur Chip-Mitte ausgerichtete Kontaktierung trägt, wie die bereits erwähnte Bump-Kontaktierung, dazu bei, daß die Deformation des Chips 1, wie sie durch die verschiedenen thermischen Aus- dehnungskoeffizienten der einzelnen miteinander in Wechsel- wirkung stehenden Materialien auftreten kann, minimiert ist.

Die Lotkugeln bzw. Bumps sind dabei bevorzugt nach Art einer Mikro-Kugelgitterfläche (Mikro Ball Brid Array) auf den Kon- taktstellen 12 angeordnet. Zusätzliche Lotkugeln auf nicht elektrisch angeschlossenen Kontaktstellen 12 tragen ferner zur erhöhten mechanischen Stabilität und Zuverlässigkeit der auf der Basisplatte 15 oder dem Schaltungsträger kontaktier- ten Mikro-Kugelgitterfläche bei.

Der Aufbau gemäß Fig. 3 des OFW-Bauelements schafft zusätz- lich eine gasdichte Verbindung des Chips 1 mit dem Basisträ- ger 15. Zu diesem Zweck sind die analog den Öffnungen für die Durchkontaktierungen freigelegten Stirnflächen der Schutzfo- lien 5,6 in ihrem gesamten umlaufenden Bereich zwischen Ba- sisplatte 15 und piezoelektrischem Substrat la durch eine Me- tallisierung 9 gasdicht geschlossen. Die Metallisierung 9 ist schließlich mittels Lot 17 mit einer gleichfalls entsprechend den einzelnen Chips 1 umlaufenden, lötfähigen Schicht 16 auf der Basisplatte 15 verlötet. Sollte eine zusätzliche HF- Abschirmung erforderlich sein, so kann über den Chip 1 eine Metallkappe oder eine metallbeschichtete Kunststoffkappe ge- stülpt werden, die mit der metallischen Schicht 16 der Basis- platte elektrisch kontaktiert ist.