技术领域

本发明涉及数字信号处理技术领域， 尤其涉及一种有限冲击响应数字滤 波器及其实现方法。

背景技术

有限冲击响应（Finite Impulse Response, FIR )数字滤波器是数字信号处 理系统中最基本的元件， 它可以在保证任意幅频特性的同时具有严格的 线性 相频特性， 其单脉冲响应是有限的， 没有输入到输出的反馈， 是稳定的系统。 因此， FIR滤波器在通信、 图像处理、 模式识别等领域都有着广泛的应用。

FIR数字滤波器可以通过传统的乘累加结构来实 现。 传统的乘累加器结 构， 就是进行乘累加运算。 输入信号 x(n)经过 FIR滤波器的过程是一个输入 信号与单位脉冲响应进行线性卷积的过程， 即：

L-1

y(n) = ^ h{i)x(n - /)

其中， y(n)为滤波器的输出， h(i)为滤波器的单脉冲响应， L-1为滤波器的 阶数。 从表达式可以看出， 每次输出 y(n)需要进行 L次乘法和 L-1次加法操 作实现乘累加之和。

传统的乘累加器结构需要使用 L个乘法器和 L-1个加法器资源， 而且随 着滤波器的阶数越大， 需要的乘法器和加法器越多， 占用的硬件资源也就越 大。 对于一些特殊的应用场合， 例如超高频无源射频识别阅读器的前向波形 成形滤波， 其输入波形为矩形波或者阶梯波， 为了达到较好的滤波效果需要 使用高阶的 FIR滤波器， 如果釆用传统的乘累加结构， 会占用大量的硬件资 源， 增加设备的成本。

发明内容

本发明实施例提供了一种有限冲击响应数字滤 波器及其实现方法， 以解 决当输入信号为矩形波或阶梯波时， 现有的 FIR滤波器需要大量乘法器和加 法器， 占用大量的硬件资源， 增加设备的成本的问题。

本发明实施例提供了一种有限冲击响应（FIR )数字滤波器， 包括提取模 块、 脉冲响应模块和处理模块， 其中：

所述提取模块设置为根据所述 FIR数字滤波器的输入信号提取出脉冲信 号；

所述脉冲响应模块设置为根据所述提取模块提 取出的脉冲信号的幅度和 预存的所述 FIR数字滤波器的系数获得脉冲响应信号并输出 ；

所述处理模块设置为对所述脉冲响应模块输出 的所述脉冲响应信号进行 处理， 并将处理结果作为该 FIR滤波器的输出信号。

可选地， 所述脉冲响应模块为一个或多个。

可选地， 所述 FIR数字滤波器还包括分配器， 其中：

所述分配器设置为将所述脉冲信号分配给 N个脉冲响应模块， N的取值 不小于所述输入信号在单位脉冲响应时间长度 内发生变化的最大次数；

所述处理模块包括加法器和积分器， 其中：

所述加法器设置为对所述 N个脉冲响应模块输出的脉冲响应信号进行求 和， 得到所述脉冲响应信号的叠加信号；

所述积分器设置为对所述叠加信号进行积分， 并将积分结果作为该 FIR 滤波器的输出信号。

可选地， 若所述脉冲响应模块为一个， 则所述处理模块包括积分器， 所 述积分器设置为对该脉冲响应模块输出的脉冲 响应信号进行积分， 并将积分 结果作为该 FIR滤波器的输出信号。

可选地， 所述脉冲响应模块包括检测单元、 指针计数器、 FIR 系数表和 乘法器， 其中：

所述 FIR系数表设置为保存所述 FIR滤波器的系数；

所述检测单元设置为对脉冲信号进行检测， 当检测到脉冲信号时， 启动 所述指针计数器；

所述指针计数器设置为查询所述 FIR系数表， 从所述 FIR系数表中依次 取出所述 FIR滤波器的系数；

所述乘法器设置为对所述脉冲信号的幅度和所 述系数相乘， 并输出相乘 结果。

本发明实施例还提供了一种上述有限冲击响应 ( FIR )数字滤波器的实现 方法， 该方法包括：

所述提取模块根据所述 FIR数字滤波器的输入信号提取出脉冲信号； 所述脉冲响应模块根据所述提取模块提取出的 脉冲信号的幅度和预存的 所述 FIR数字滤波器的系数获得脉冲响应信号并输出 ； 以及

所述处理模块对所述脉冲响应模块输出的所述 脉冲响应信号进行处理， 并将处理结果作为该 FIR滤波器的输出信号。

可选地， 所述脉冲响应模块为一个或多个。

可选地， 所述方法还包括：

将所述脉冲信号分配给 N个脉冲响应模块， N的取值不小于所述输入信 号在单位脉冲响应时间长度内发生变化的最大 次数；

所述处理模块对所述脉冲响应模块输出的所述 脉冲响应信号进行处理， 并将处理结果作为该 FIR滤波器的输出信号包括：

所述加法器对所述 N个脉冲响应模块输出的脉冲响应信号进行求� �， 得 到所述脉冲响应信号的叠加信号； 以及

所述积分器对所述叠加信号进行积分， 并将积分结果作为该 FIR滤波器 的输出信号。

可选地， 若所述脉冲响应模块为一个， 则所述处理模块对所述脉冲响应 模块输出的所述脉冲响应信号进行处理， 并将处理结果作为该 FIR滤波器的 输出信号包括：

所述积分器对该脉冲响应模块输出的脉冲响应 信号进行积分， 并将积分 结果作为该 FIR滤波器的输出信号。

可选地， 在所述脉冲响应模块根据所述提取模块提取出 的脉冲信号的幅 度和预存的所述 FIR数字滤波器的系数获得脉冲响应信号之前， 所述方法还 包括：

将所述 FIR滤波器的系数保存在所述 FIR系数表中；

所述脉冲响应模块根据所述提取模块提取出的 脉冲信号的幅度和预存的 所述 FIR数字滤波器的系数获得脉冲响应信号并输出 包括：

所述检测单元对脉冲信号进行检测， 当检测到脉冲信号时， 启动所述指 针计数器；

所述指针计数器查询所述 FIR系数表， 从所述 FIR系数表中依次取出所 述 FIR滤波器的系数； 以及

所述乘法器对所述脉冲信号的幅度和所述系数 相乘， 并输出相乘结果。 上述 FIR数字滤波器及其实现方法， 较好地解决了当输入信号为矩形波 或阶梯波时， 现有的 FIR滤波器需要大量乘法器和加法器的问题， 从而达到 了降低资源使用、 提高系统运行速度的效果。 附图概述

图 1是本发明实施方式所提供的 FIR数字滤波器的结构示意图； 图 2是本发明实施方式所提供的脉冲响应模块的� �构示意图；

图 3是本发明 658阶 FIR低通滤波器实施例的冲击响应曲线示意图； 图 4是本发明 658阶 FIR低通滤波器实施例的一个输入信号波形示意 图； 图 5是对图 4中的输入信号进行微分提取后的脉冲信号；

图 6是本发明实施例中第 0个脉冲响应模块的输入信号波形示意图； 图 7是本发明实施例中第 1个脉冲响应模块的输入信号波形示意图； 图 8是本发明实施例中第 0个脉冲响应模块的输出信号波形示意图； 图 9是本发明实施例中第 1个脉冲响应模块的输出信号波形示意图； 图 10是本发明实施例中加法器的输出信号波形示� ��图；

图 11是本发明实施方式所提供的 658阶 FIR低通滤波器的输出信号波形 示意图。 本发明的较佳实施方式

下文中将结合附图对本发明的实施例进行详细 说明。 需要说明的是， 在 不冲突的情况下， 本申请中的实施例及实施例中的特征可以相互 任意组合。

当输入波形是矩形波或者阶梯波时， 其时域波形变化緩慢， 大部分时间 保持恒定电平， 因此可以将变化的部分提取出来， 形成一系列幅度不同的脉 冲组成的脉冲信号， 对脉冲信号进行 FIR滤波， 再对滤波结果进行积分， 其 积分输出等价于原信号经过 FIR滤波器的滤波结果。

本发明实施方式提供了一种 FIR数字滤波器， 如图 1所示， 该 FIR数字 滤波器包括提取模块 101、 脉冲响应模块 104 107和处理模块 110, 其中： 所述提取模块 101设置为根据所述 FIR数字滤波器的输入信号提取出脉 冲信号；

所述脉冲响应模块 104~107设置为根据所述提取模块提取出的脉冲� �号 的幅度和预存的所述 FIR数字滤波器的系数获得脉冲响应信号并输出 ；

所述处理模块 110设置为对所述脉冲响应模块输出的所述脉冲 响应信号 进行处理， 并将处理结果作为该 FIR滤波器的输出信号。

其中， 所述脉冲响应模块可以为一个或多个。 若所述脉冲响应模块为一 个， 则所述处理模块包括积分器 109, 所述积分器 109设置为对该个脉冲响 应模块输出的脉冲响应信号进行积分， 并将积分结果作为该 FIR滤波器的输 出信号。

另外， 多个脉冲响应模块可以组成一个脉冲响应池 103 , 所述 FIR数字 滤波器还可以包括分配器 102,该分配器 102设置为将所述脉冲信号分配给 N 个脉冲响应模块， N的取值不小于所述输入信号在单位脉冲响应� �间长度内 发生变化的最大次数。 此时， 所述处理模块包括加法器 108和积分器， 其中： 所述加法器 108设置为对所述 N个脉冲响应模块输出的脉冲响应信号进行求 和， 得到所述述脉冲响应信号的叠加信号； 所述积分器设置为对所述叠加信 号进行积分， 并将积分结果作为该 FIR滤波器的输出信号。

如图 2所示，所述脉冲响应模块可以包括检测单元 201、指针计数器 202、 FIR系数表 203和乘法器 204 , , 其中： 所述 FIR系数表 203设置为保存所述 FIR滤波器的系数； 所述检测单元设置为对脉冲信号进行检测， 当检测到脉 冲信号时， 启动所述指针计数器 202 ; 所述指针计数器 202设置为查询所述 FIR系数表， 从所述 FIR系数表中依次取出所述 FIR滤波器的系数； 所述乘 法器 204设置为对所述脉冲信号的幅度和所述系数相 乘， 并输出相乘结果。

本发明实施方式还提供了一种上述 FIR数字滤波器的实现方法， 该方法 包括：

提取模块根据所述 FIR数字滤波器的输入信号提取出脉冲信号； 脉冲响应模块根据所述提取模块提取出的脉冲 信号的幅度和预存的所述 FIR数字滤波器的系数获得脉冲响应信号并输出 ； 以及

处理模块对所述脉冲响应模块输出的所述脉冲 响应信号进行处理， 并将 处理结果作为该 FIR滤波器的输出信号。

如图 1所示的 FIR数字滤波器的实现方法包括：

步骤 1、 将 FIR滤波器的单位脉冲响应存储在一张表中作为 FIR滤波器 的系数；

步骤 2、 输入信号经过提取模块 101进行微分， 提取出脉冲信号； 步骤 3、 脉冲信号经过分配器 102按顺序依次分配给脉冲响应池 103中 的 N个脉冲响应模块， N的取值不小于输入信号在单位脉冲响应时间� �度内 发生变化的最大次数；

脉冲响应池 103由第 0个脉冲响应模块 104、 第 1个脉冲响应模块 105、 第 2个脉冲响应模块 106. . . .和第 N-1个脉冲响应模块 107共 N个脉冲响应模 块组成， N个脉冲响应模块输出的结果分别是 S _Q 、 Si , S ₂ ... ... S _N- i ;

各个如图 2所示的脉冲响应模块的处理过程为： 输入脉冲信号送入检测 单元 201进行检测， 当检测到脉冲信号时， 启动指针计数器 202进行查表， 由于 FIR系数为有限个， 且预先按顺序存储在 FIR系数表中， 因此可以通过 指针依次按顺序取出 FIR系数表 203中的 FIR系数， FIR系数和输入脉冲信 号的幅度输入到乘法器 204中， 其相乘结果作为该脉冲响应模块的输出； 步骤 4、 脉冲响应池 103输出的 N个脉冲响应信号 S。、 SI , S ₂ ... ... S _N- i 输入给加法器 109进行相加求和， 输出信号为 S;

步骤 5、 求和后的信号 S再输入到积分器 110中进行积分， 积分后的结 果作为该滤波器的输出。

如果输入信号变化的间隔时间小于 FIR滤波器的单位脉冲响应时间长 度， 则需要釆用分配器给多个脉冲响应模块分配脉 冲信号， 然后由多个脉冲 响应模块输出各自的脉冲响应， 再对所有的多个脉冲响应模块输出的脉冲响 应进行求和、 积分运算。

如果输入信号变化的间隔时间大于 FIR滤波器的单位脉冲响应时间长 度， 则只需要一个脉冲响应模块， 该脉冲响应模块根据输入的脉冲信号的幅 度计算并输出脉冲响应， 然后进行积分。

本发明实施方式以一个 658阶的低通 FIR滤波器为例来说明 FIR数字滤 波器的实现过程， 如图 3所示， 是本发明实施方式所提供的 658阶 FIR低通 滤波器的冲击响应曲线示意图，如图 4所示，是本发明实施方式所提供的 658 阶 FIR低通滤波器的一个输入信号的波形示意图， 其波形为台阶波， 该 658 阶 FIR低通滤波器的实现方法包括：

步骤 S10、 将 658阶 FIR滤波器的单位脉冲响应作为 FIR滤波器的系数 存储在 FIR系数表中；

根据图 3所示的单位脉冲响应获得 FIR滤波器的系数；

步骤 S20、 将图 4中的阶梯输入数据进行微分提取， 提取后的脉冲信号 如图 5所示；

由于在该滤波器的单位脉冲响应长度内发生变 化的最大次数为 2 (如图 5 中的 2号和 3号脉冲信号） ， 取 N为 2, 因此脉冲响应池中设计有两个脉冲 响应模块； 当然， 也可以设计三个或更多个脉冲响应模块， 但是为了充分利 用资源， 该实施例中只釆用两个脉冲响应模块；

步骤 S30、 在分配器中对脉冲信号进行计数， 如图 5中的 1,2,3,4,5,6,7,8 分别表示对各个脉冲的计数结果， 根据计数结果依次分配给脉冲响应池中的 两个脉冲响应模块， 将奇数脉冲 （1,3,5,7 )分配至第 0个脉冲响应模块， 偶 数脉冲 （2,4,6,8 )分配至第 1个脉冲响应模块； 图 6和图 7分别是第 0个脉 冲响应模块和第 1个脉冲响应模块的输入信号波形示意图；

由于在该实施例中， 在该 FIR滤波器的单位脉冲响应时间长度内发生变 化的最大次数为两次， 而这两次对应于图 5中的 2号和 3号脉冲信号， 因此， 只要将 2号和 3号脉冲信号分别分配至第 0个和第 1个脉冲响应模块即可； 其他脉冲信号可以均分配至第 0个脉冲响应模块或第 1个脉冲响应模块； 也 可以随机分配几个至第 0个脉冲响应模块， 剩余几个分配至第 1个脉冲响应 模块； 可选地， 是将奇数脉冲 （1,3,5,7 )分配至第 0个脉冲响应模块， 偶数 脉冲 ( 2,4,6,8 )分配至第 1个脉冲响应模块; 或者， 将奇数脉冲 ( 1,3,5,7 )分 配至第 1个脉冲响应模块， 偶数脉冲 （2,4,6,8 )分配至第 0个脉冲响应模块， 该种分配方案可以更好地提高处理效率；

步骤 S40、 各个脉冲响应模块将输入的脉冲信号分别送入 检测单元进行 检测， 当检测到脉冲信号时， 启动指针计数器进行查表， 通过指针取出表中 的 FIR系数， 将该 FIR系数和脉冲信号的幅度相乘， 得到脉冲响应信号。 图 8是第 0个脉冲响应模块输出的脉冲响应信号 SO; 图 9是第 1个脉冲响应模 块输出的脉冲响应信号 S1 ;

步骤 S50、 脉冲响应池输出的脉冲响应信号 SO 和 SI输入至加法器进行 相加， 得到如图 10所示的波形 S;

步骤 S60、 对 S信号进行积分， 将积分后的结果作为该滤波器的输出； 图 11是本发明实施方式所提供的 658阶低通 FIR滤波器的输出波形。

上述实施例只需要两个乘法器和两个加法器实 现（确切地， 此处应该是 一个加法器和一个积分器， 由于积分器本质上是累加器， 是加法结果和新输 入数据的相加， 因而写成两个加法器） ， 如果釆用传统的乘累加结构实现， 则需要使用 659个乘法器和 658加法器。 若 FIR数字滤波器釆用对称结构， 则乘法器的个数可以减半为 329个， 即便如此， 需要的乘法器也较多， 因此 从实例和仿真结果可以看出， 在输入波形为阶梯波或者矩形波时， 釆用本发 明实施方式所提供的方法能够解决现有技术中 FIR滤波器需要大量乘法器和 加法器的问题， 达到了降低资源使用、 提高系统运行速度的效果。

本领域普通技术人员可以理解上述方法中的全 部或部分步骤可通过程序 来指令相关硬件完成， 上述程序可以存储于计算机可读存储介质中， 如只读 存储器、 磁盘或光盘等。 可选地， 上述实施例的全部或部分步骤也可以使用 一个或多个集成电路来实现。 相应地， 上述实施例中的各模块 /单元可以釆用 硬件的形式实现， 也可以釆用软件功能模块的形式实现。 本发明实施方式不 限制于任何特定形式的硬件和软件的结合。

以上实施例仅用以说明本发明的技术方案而非 限制， 仅仅参照较佳实施 例对本发明进行了详细说明。 本领域的普通技术人员应当理解， 可以对本发 明实施方式的技术方案进行修改或者等同替换 ， 而不脱离本发明技术方案的 精神和范围， 均应涵盖在本发明的权利要求范围当中。

工业实用性

本发明实施方式所提供的 FIR数字滤波器及其实现方法， 所述有限冲击 响应 （FIR )数字滤波器， 包括提取模块、 脉冲响应模块和处理模块； 所述 FIR数字滤波器及其实现方法较好地解决了当输 入信号为矩形波或阶梯波时， 现有的 FIR滤波器需要大量乘法器和加法器的问题， 从而达到了降低资源使 用、 提高系统运行速度的效果。