ERZEUGUNG EINES DISKRETEN PERIODISCHEN SIGNALS

Die vorliegende Erfindung betrifft einen integrierten Schaltkreis mit einer Signalverarbeitungsanordnung und ein Verfahren zur Signalverarbeitung. Rekursive Funktionen finden breite Anwendung in der digitalen On-Chip Signalverarbeitung, wie sie etwa mit der Fast Fourier Transformation möglich sind. Besonders zählen dazu Verfahren zur Kodierung und Dekodierung von Signalen, etwa Kompressionsalgorithmen wie das MP3-Format oder Breitbanddatenüber- tragungtechniken, die zu den Grundlagen von Übertragungstechniken wie dem ADSL, WLAN, sowie dem digitalem Radio und Fernsehen zu zählen sind.

Bei nahezu allen technischen Umsetzungen rekursiver Funktio- nen treten jedoch Fehler auf, die in der Quantisierung durch die verwendeten digitalen Schaltkreise begründet sind. Zudem pflanzt sich ein solcher Fehler mit jedem Rekursionsschritt in der Regel linear oder exponentiell fort und stellt für viele Anwendungen ein zentrales Problem dar. Insbesondere kann so die erreichbare Auflösung rekursiver Verfahren deutlich limitiert sein. Zwei Verfahren sind bislang angewandt worden, um den Einfluss von Quantisierungsfehlern zu reduzieren. Zum einen können Fehler vermieden werden, indem anwendungsspezifische, vorher berechnete Werte in einem Read OnIy Memory in Form einer Look-Up Tabelle abgelegt werden. Zum anderen können iterative Verfahren zum Einsatz kommen, die jeden Rekursionsschritt solange approximieren, bis eine gewünschte Genauigkeit erreicht ist. Die einzelnen Verfahren unterscheiden sich deutlich im Rechenaufwand, der mit ihnen verbunden ist. Insbesondere Approximationsverfahren werden verwendet, wenn aufwendige Rechenoperationen in einer Anwendung nicht ins Gewicht fallen.

Die Schrift US 5533070 A zeigt eine Korrekturschaltung mit einem Synchrondetektor zur Wiederherstellung einer Phasenkom- pente eines komplexen Signals. Eine Entscheidungsgestützte Feedback-Schleife korrigiert periodisch Fehlercharakteristi- ken in Abhängigkeit von einem Referenzsignal.

Die Druckschrift US 6271781 Bl zeigt ferner eine Korrekturschaltung von Multibit Sigma-Delta-Modulatoren mit Hilfe eines nichtlinearen Filters.

Aufgabe der vorliegenden Erfindung ist es, einen integrierten Schaltkreis mit einer Signalverarbeitungsanordnung und ein Verfahren zur Signalverarbeitung bereitzustellen, das eine vereinfachte Fehlerkorrektur rekursiver Verfahren ermöglicht.

Die Aufgabe wird mit dem Gegenstand des Patentanspruchs 1 und dem Verfahren gemäß Patentanspruch 10 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche .

In einer Ausführungsform umfasst der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung einen Zähler zum Zählen von Rekursionsschritten, einen Generator und eine Korrektureinrichtung. Dabei ist der Zähler sowohl mit dem Genera- tor, als auch mit der Korrektureinrichtung gekoppelt. Der Generator ist über einen Ausgang mit einem Eingang der Korrektureinrichtung verbunden. Ein erster Ausgang der Korrektureinrichtung wird auf den Generator zurückgeführt und ist mit einem Eingang des Generators gekoppelt. Ein zweiter Ausgang der Korrektureinrichtung dient zum Bereitstellen eines Ausgangssignals der Signalverarbeitungsanordnung. Der Zähler zählt mit einem Zählerwert die Rekursionsschritte und stellt diesen Zählerwert dem Generator und der Korrektureinrichtung bereit. Der Generator erzeugt zu jedem Zählerwert ein Rekursionssignal und übergibt es über den Ausgang an den Eingang der Korrektureinrichtung. Ebenfalls in Abhängigkeit vom Zählerwert generiert die Korrektureinrichtung aus dem Rekursionssignal ein korrigiertes Rekursionssignal zu dem Zählerwert und koppelt es über den ersten Ausgang an den Eingang des Generators zurück. An dem zweiten Ausgang steht zudem das korrigierte Rekursionssignal zu jedem Rekursionsschritt be- reit und bildet einen Ausgang der Signalverarbeitungsanordnung .

Vorteilhafterweise wird mit jedem Rekursionsschritt und entsprechendem Zählerwert des Zählers eine Fehlerkorrektur durchgeführt. Insbesondere werden Quantisierungsfehler des rekursiven Generators schrittweise kompensiert und verhindert, dass sich eine lineare oder exponentielle Fehlerfortpflanzung einstellt. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Generator ein Selektionsschaltnetz zum Wählen eines Anfangssignals und einen Funktionsgenerator zum Generieren eines Rekursionssignals. Das Selektionsschaltnetz verfügt über einen ersten Eingang, der mit der Korrektureinrichtung gekoppelt ist und einen zweiten Eingang. Darüber hinaus ist das Selektionsschaltnetz mit dem Funktionsgenerator und dem Zähler gekop- pelt. Der Funktionsgenerator ist mit der Korrektureinrichtung verbunden .

Am ersten Eingang des Selektionsschaltnetzes liegt das korri- gierte Rekursionssignal an und am zweiten Eingang des Selektionsschaltnetzes liegt das Anfangssignal an. Der Zähler steuert das Selektionsschaltnetz so, dass in Abhängigkeit vom Zählerwert der erste Eingang oder der zweite Eingang mit dem Funktionsgenerator elektrisch leitend geschalten ist.

Vorteilhafterweise ist es möglich, mittels des Selektionsschaltnetzes wahlweise das Anfangssignal oder das korrigierte Rekursionssignal dem Generator zuzuführen. Auf diese Weise ist eine Trennung von Rekursionsanfang und Rekursionsschritt in dem rekursiven Verfahren möglich. Insbesondere ermöglicht diese Ausführung die Implementierung rekursiver Funktionen verschiedenen Grades indem das Selektionsschaltnetz für mehrere Anfangssignale ausgelegt wird. So ist es beispielsweise möglich durch Wahl von zwei Anfangssignalen eine rekursive Funktion zweiter Ordnung zu implementieren.

In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung sind das Anfangssignal und das Rekursionssignal digital.

Vorteilhafterweise lassen sich das digitale Anfangssignal und Rekursionssignal durch digitale Rechenoperationen fehlerkorrigieren . In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung sind das Anfangssignal und das Rekursionssignal diskret. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst das Selektionsschaltnetz einen Multiplexer und ein Verzögerungsglied, wobei der Multiplexer mit dem Verzögerungsglied gekoppelt ist. Der Multiplexer verfügt über einen ersten Eingang und ist über einen zweiten Eingang mit der Korrektureinrichtung gekoppelt. Der Zähler ist mit einem zweiten Eingang des Multiplexers verbunden. Darüber hinaus liegt das Verzögerungsglied an dem Funktionsgenerator an.

An dem ersten Eingang des Multiplexers liegt das Anfangssignal an und an dem zweiten Eingang des Multiplexers das korrigierte Rekursionssignal. Der Zähler steuert den Multiplexer in Abhängigkeit vom Zählerwert so, dass wahlweise der erste Eingang des Multiplexers oder der zweite Eingang des Multiplexers elektrisch leitend mit dem Verzögerungsglied verbunden sind.

Vorteilhafterweise erlaubt der Multiplexer eine Auswahl von Anfangssignalen und korrigierten Rekursionssignalen in Abhängigkeit vom Zählerwert des Zählers. Dabei steuert der Zähler ob zu einem aktuellen Zählerwert das Anfangssignal oder das korrigierte Rekursionssignal an das Verzögerungsglied übergeben wird. Insbesondere hält das Verzögerungsglied das Rekur- sionssignal zum vorherigen Zählerwert verzögert vor und übergibt das Rekursionssignal zu einem jeweils aktuellen Zählerwert an den Funktionsgenerator. Bevorzugt werden der Multiplexer und das Verzögerungsglied durch logische Bausteine realisiert .

In einer Weiterbildung des integrierten Schaltkreises umfasst die Korrektureinrichtung einen Speicher mit einer Look-Up Tabelle und eine Signalkorrektureinrichtung. Die Look-Up Tabel- Ie des Speichers enthält vorher berechnete Werte, die mit dem Zählerwert indiziert sind. Die Signalkorrektureinrichtung ist über einen ersten Eingang mit dem Funktionsgenerator verbunden und über einen zweiten Eingang mit dem Speicher gekop- pelt. Ein Ausgang der Signalkorrektureinrichtung liegt am zweiten Eingang des Multiplexers an.

Am Eingang der Signalkorrektureinrichtung liegt das Rekursionssignal des Funktionsgenerators an. Mit Hilfe der vorher berechneten Werte in der Look-Up Tabelle des Speichers wird in der Signalkorrektureinrichtung ein korrigiertes Rekursionssignal generiert und dem Multiplexer bereitgestellt.

Vorteilhafterweise erlaubt die Kombination aus Signalkorrek- tureinrichtung und der Look-Up Tabelle des Speichers eine gezielte Fehlerkorrektur mit vorher bestimmten Werten. Bevorzugt werden dazu digitale Anfangssignale und Rekursionssignale verwendet, um nur die fehlerbehafteten niedrigstwertigen Bit-Blöcke auszutauschen. Auf diese Weise kann die Look-Up Tabelle klein gehalten werden und der Integrierte Schaltkreis erhält eine vorteilhafte Rechenleistung bei gleichzeitig kleiner Fläche. Bevorzugt ist der Speicher mit der Look-Up Tabelle und die Signalkorrektureinrichtung durch logische Bausteine, insbesondere Memory-Bausteine, ausgestaltet.

In einer Weiterbildung des integrierten Schaltkreises umfasst das Selektionsschaltnetz einen ersten Multiplexer und einen zweiten Multiplexer. Der erste Multiplexer verfügt über einen ersten Eingang, sowie über einen zweiten Eingang, der mit der Signalkorrektureinrichtung gekoppelt ist. Der erste Multiplexer verfügt zudem über einen Ausgang, der mit einem ersten Verzögerungsglied verbunden ist. Der zweite Multiplexer umfasst ebenfalls einen ersten Eingang, sowie einen zweiten Eingang, der mit dem ersten Verzögerungsglied gekoppelt ist, und einen Ausgang, der mit einem zweiten Verzögerungsglied verbunden ist. Das erste und zweite Verzögerungsglied sind jeweils mit dem Funktionsgenerator verbunden.

Am ersten Eingang des ersten Multiplexers liegt ein erstes Anfangssignal an, sowie das korrigierte Rekursionssignal am zweiten Eingang des ersten Multiplexers. In Abhängigkeit vom Zählerwert des Zählers wird das erste Anfangssignal oder das korrigierte Rekursionssignal an das erste Verzögerungsglied übergeben. Am ersten Eingang des zweiten Multiplexers liegt ein zweites Anfangssignal an und am zweiten Eingang des zweiten Multiplexers liegt ein Ausgangssignal des ersten Multiplexers an. Das erste und zweite Verzögerungsglied übergeben das Rekursionssignal bzw. das erste oder zweite Anfangssignal jeweils um einen Zählerwert verzögert an den Funktionsgenerator .

Vorteilhafterweise erlaubt die Verwendung von je zwei Multi- plexern und Verzögerungsgliedern die Implementierung einer rekursiven Funktion zweiter Ordnung.

In einer alternativen Ausführungsform des integrierten

Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Funktionsgenerator für rekursive Funktionen der Ordnung k, wobei k eine natürliche Zahl darstellt. Der Funktionsgenerator umfasst k Paare zu je einem Multiplexer und einem Verzögerungsglied und k Anfangssignale. Vorteilhafterweise erlaubt die Verwendung von k Paaren zu je einem Multiplexer und einem Verzögerungsglied die Implementierung einer rekursiven Funktion k-ter Ordnung. In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung ist ein Addierer zum Addieren eines Offset-Wertes über einen ersten Eingang mit dem Funktionsgenerator und über einen zweiten Eingang mit einem Offset-Generator verbunden. Ein Ausgang des Addierers liegt an der Signalkorrektureinrichtung an. Der Offset-Generator ist zudem mit der Look-Up Tabelle des Speichers gekoppelt.

Am ersten Eingang des Addierers liegt das durch den Funkti- onsgenerator erzeugte Rekursionssignal an. Zu dem Rekursionssignal wird über den zweiten Eingang des Addierers in Abhängigkeit von Werten der Look-Up Tabelle ein Offset-Wert addiert und ein so gebildetes Additionssignal über den Ausgang des Addierers an die Signalkorrektureinrichtung gekoppelt.

Vorteilhafterweise erlaubt der Addierer eine erste Fehlerkorrektur mittels eines Offsets des Rekursionssignals. Bevorzugt bei digitalen Signalen kann das Additionssignal so präpariert werden, dass in der weiteren Signalverarbeitung durch die Signalkorrektureinrichtung eine Carry Propagation erzwungen wird und so die höchstwertigen Bits korrigiert werden. Mit Carry Propagation wird der schrittweise Übertrag eines Übertragsbit oder Carry-Bit in Folge einer Addition bezeichnet. Insbesondere können andere Kodierungen als eine binäre Kodie- rung gewählt werden.

In einer Weiterbildung des integrierten Schaltkreises mit einer Signalverarbeitungsanordnung umfasst der Funktionsgenerator einen invertierenden Addierer, einen Multiplikator und einen Tabellenspeicher mit vorher bestimmten Generatorwerten, die beispielsweise der Kosinusfunktion entprechen. Ein erster Eingang des Multiplikators ist mit dem ersten Verzögerungsglied und ein zweiter Eingang des Multiplikators mit dem Ta- bellenspeicher gekoppelt. Ein Ausgang des Multiplikators ist mit einem ersten Eingang des invertierenden Addierers verbunden. Ein zweiter, invertierender Eingang des invertierenden Addierers ist mit dem zweiten Verzögerungsglied gekoppelt und ein Ausgang des invertierenden Addierers liegt an der Signalkorrektureinrichtung an.

Das am ersten Eingang des Multiplikators anliegende Rekursionssignal oder zweite Anfangssignal wird mit Kosinuswerten aus dem Tabellenspeicher multipliziert und das so erzeugte Multiplikationssignal koppelt an den ersten Eingang des invertierenden Addierers. Das zweite Verzögerungsglied koppelt das erste Anfangssignal oder das an ihm anliegende Rekursionssignal an den zweiten, invertierenden Eingang des inver- tierenden Addierers. Durch Addition mittels des invertierenden Addierers wird so das Rekursionssignal zum aktuellen Zählerwert erzeugt.

Vorteilhafterweise erlaubt die Kombination von einem MuI- tiplizierer, einem Addierer und einem Tabellenspeicher die Implementierung einer rekursiven Sinus-Funktion. Bevorzugt sind der Multiplizierer, der Addierer und der Tabellenspeicher als logische Bausteine ausgestaltet. Alternativ kann der Tabellenspeicher Sinus-Werte enthalten und zusammen mit geeignet gewählten Anfangssignalen die Implementierung einer rekursiven Kosinus-Funktion erlauben.

In einer Ausführungsform umfasst das Verfahren zur Signalver- arbeitung mit einem integrierten Schaltkreis einen Rekursionsanfang, ein Durchführen eines Rekursionsschrittes, mit dem durch eine rekursive Funktionsvorschrift aus einem Anfangssignal ein Rekursionssignal generiert wird, ein Durchführen einer Fehlerkorrektur des Rekursionssignals, und ein rekursives Wiederholen von Rekursionsschritt und Fehlerkorrektur bis eine Endbedingung erreicht ist, sowie ein Bereitstellen des Rekursionssignals als Ausgangssignal.

Mit dem Rekursionsanfang wird mindestens ein Anfangssignal bereitgestellt und in der Folge mit jedem weiteren Rekursionsschritt aus dem Anfangssignal ein Rekursionssignal mittels der rekursiven Funktionsvorschrift generiert. Das Rekursions- signal wird in der Folge einer Fehlerkorrektur unterzogen und als korrigiertes Rekursionssignal wieder einem Rekursionsschritt zugeführt. Eine so definierte Schleife wird iterativ durchlaufen bis eine Endbedingung erreicht ist und dann ein Ausgangssignal bereitgestellt.

Vorteilhafterweise wird mit jedem Rekursionsschritt eine Fehlerkorrektur durchgeführt. Insbesondere können Quantisierungsfehler schrittweise kompensiert. So wird verhindert, dass sich eine lineare oder exponentielle Fehlerfortpflanzung einstellt. Bevorzugt ist die Endbedingung durch eine maximale Zahl von Rekursionsschritten vorgegeben.

In einer Weiterbildung des Verfahrens zur Signalverarbeitung sind das Anfangssignal und das Rekursionssignal digital.

Vorteilhafterweise ist die Signalverarbeitung mit digitalen Rechenoperationen möglich. Bevorzugt erfolgt die Fehlerkorrektur schrittweise durch Addition eines Offsets und Ersetzung fehlerbehafteter Bit-Blöcke.

In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird die Zahl der Rekursionsschritte mit einem Zählerwert gezählt . In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird die Fehlerkorrektur durch eine Korrektur des Rekursionssignals mit Werten aus einer Look-Up Tabelle in Abhängigkeit vom Zählerwert durchgeführt.

In der Look-Up Tabelle sind vorher berechnete Werte zur Korrektur des Rekursionssignals abgelegt und mit dem Zählerwert indiziert. Bevorzugt wird aus Werten der Look-Up Tabelle in Abhängigkeit vom Zählerwert ein Offset generiert und zum Re- kursionssignal addiert. Auf diese Weise lassen sich die höchstwertigen Bits des Rekursionssignals korrigieren. Die niedrigstwertigen Bits werden durch Werte aus der Look-Up Tabelle in Abhängigkeit von Zählerwert ersetzt und so ebenfalls fehlerkorrigiert .

Vorteilhafterweise erfolgt die Fehlerkorrektur durch Ersetzung fehlerbehafteter Bit-Blöcke durch vorher berechnete Bit- Blöcke. Auf diese Weise lässt sich die Look-Up Tabelle im Umfang im Vergleich zu herkömmlichen Verfahren reduzieren.

Mit anderen Worten wird eine rekursive Funktion schrittweise von dem Generator berechnet. Mit jedem Rekursionsschritt wird ein zunächst noch fehlerbehafteter Wert der Wortlänge WL erzeugt und dann mittels des Addierers vom Fehler in den WL-w höchstwertigen (MSB) Bits befreit, wobei w die Zahl der niedrigstwertigen (LSB) Bits angiebt. Daraufhin wird mittels einer Look-Up Table der noch verbleibende Fehler, der sich nur mehr in den w LSB Bits des Rekursionswertes befinden kann, durch ein Ersetzen der letzten w Bits mit vorher be- rechneten Werten aus der Look-Up Tabelle korrigiert. Die Korrektur des Fehlers in den WL-w Bits des Datenwortes erfolg somit durch Evaluierung eines w-Bit Wertes, beispielsweise mit 3-bit, aus der Tabelle. In einer Weiterbildung des Verfahrens zur Signalverarbeitung wird das Anfangssignal und das korrigierte Rekursionssignal zu einem aktuellen Zählerwert sowie zu einem vorherigen Zählerwert berücksichtigt.

Mit einem ersten Zählerwert wird der Rekursionsanfang definiert und das Anfangssignal bereitgestellt. Mit jedem folgenden, aktuellen Zählerwert wird der Rekursionsschritt derart durchgeführt, dass aus dem Anfangssignal oder dem korrigier- ten Rekursionssignal zu einem vorherigen Zählerwert verzögert mittels der Funktionsvorschrift das Rekursionssignal zum aktuellen Zählerwert generiert wird. Durch die Fehlerkorrektur wird in der Folge das korrigierte Rekursionssignal zum aktuellen Zählerwert generiert. Der Rekursionsschritt wird rekur- siv derart wiederholt, dass mit jedem folgenden Zählerwert zunächst das korrigierte Rekursionssignal zum aktuellen Zählerwert als das korrigierte Rekursionssignal zum vorherigen Zählerwert übernommen wird. In einer Weiterbildung umfasst das Verfahren zur Signalverarbeitung eine Fehlerkorrektur, die derart erfolgt, dass eine Zahl von fehlerbehafteten Bits des Rekursionssignals mit vorher berechneten, nicht fehlerbehafteten Bits aus der Look-Up Tabelle ersetzt wird.

Die Fehlerkorrektur erfolgt schrittweise. Bevorzugt werden zunöchst die höchstwertigen Bits des Rekursionssignals durch Offset-Addition korrigiert. Die niedrigstwertigen Bits werden durch fehlerkorrigierte Werte aus der Look-Up Tabelle er- setzt. Vorteilhafterweise lässt sich die Look-Up Tabelle im Umfang im Vergleich zu herkömmlichen Verfahren und der Rechenaufwand vorteilhaft reduzieren. Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Figuren näher erläutert. Insoweit sich Schaltungsteile oder Bauelemente in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt.

Es zeigen:

Figur 1 eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsan- Ordnung zur Berechnung rekursiver Funktionen zweiter Ordnung nach dem vorgeschlagenen Prinzip,

Figur 2 eine Look-Up Tabelle mit Werten zur Bitersetzung von w=3 niedrigstwertigen Bits gemäß Figur 1,

Figur 3 eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur rekursiven Berechnung einer Sinus- oder Kosinus-Funktion nach dem vorgeschlagenen Prinzip, und

Figur 4 Quantisierungsfehler als Funktion eines Zählerwertes, wie sie bei der Signalverarbeitungsanordnung gemäß Figur 3 auftreten.

Figur 1 zeigt eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur Berechnung rekursiver Funktionen zweiter Ordnung nach dem vorgeschlagenen Prinzip. Die Signalverarbeitungsanordnung verfügt über einen Funktionsgenerator Fkt zur Berechnung rekursiver Funktionen zweiter Ordnung, sowie über einen ersten Multiplexer Ml und einen zweiten Multiplexer M2. An einem ersten Eingang IMl des ersten Multiplexers Ml liegt ein erstes Anfangssignal gl und an einem ersten Eingang 1M2 des zweiten Multiplexers M2 ein zweites Anfangssignal gθ an. Ein Ausgang des ersten Multiplexers liegt über ein erstes Verzögerungsglied Zl an einem zweiten Eingang 2M2 des zweiten MuI- tiplexers an. Ein Ausgang des zweiten Multiplexers M2 ist mit einem zweiten Verzögerungsglied Z2 gekoppelt. Das erste, wie das zweite Verzögerungsglied, Zl und Z2, sind mit dem Funktionsgenerator Fkt verbunden. Ein Ausgang des Funktionsgenerators Fkt ist verbunden mit einem ersten Eingang eines Addierers A. Ein zweiter Eingang des Addierers A ist mit einem Offset-Generator Off gekoppelt. Ein Ausgang des Addierers A koppelt an einen ersten Eingang einer Signalkorrektureinrichtung Cor. Ein zweiter Eingang der Sig- nalkorrektureinrichtung Cor ist mit einem Ausgang eines Speichers ROM gekoppelt, der eine Look-Up Tabelle umfasst. Der Ausgang des Speichers ROM ist zudem mit einem Eingang des Offset-Generators Off verbunden. Ein Ausgang der Signalkorrektureinrichtung Cor koppelt in einer Schleife zurück an ei- nen zweiten Eingang 2Ml des ersten Multiplexers Ml und liegt zudem an einem Ausgang Out der Signalverarbeitungseinrichtung an .

Ein Zähler Cnt zum Zählen von Rekursionsschritten stellt dem ersten und zweiten Multiplexer, Ml und M2, sowie dem Speicher ROM mit der Look-Up Tabelle einen Zählerwert n von Rekursionsschritten bereit. Der Zähler zum Zählen von Rekursionsschritten generiert diskrete Zählerwerte n, die von 0 bis zu M-I laufen, wobei M eine vorher definierte Zahl von Rekursionsschritten ist. Erfindungsgemäß werden M Rekursionssignale generiert, wobei die Zahl M von einer konkreten Anwendung abhängt. Mit dem Zählerwert n=0 wird der Rekursionsanfang definiert und das erste und zweite Anfangssignal, gl und gθ, über den ersten bzw. zweiten Multiplexer, Ml und M2, an das erste bzw. zweite Verzögerungsglied, Zl und Z2, durchgeschleift. Sowohl das erste, wie das zweite Verzögerungsglied, Zl und Z2, stellen die an ihnen anliegenden Signale, insbesondere das erste und zweite Anfangssignal, gl und gθ, jeweils um einen Zählerwert n verzögert dem Funktionsgenerator Fkt bzw. im Fall des ersten Verzögerungsgliedes Zl zusätzlich dem zweiten Multiplexer M2 bereit. Mit dem Zählerwert n=l liegen somit das erste und das zweite Anfangssignal, gl und gθ, am Funktionsgenerator Fkt an und der Rekursionsanfang ist abgeschlossen.

Der Funktionsgenerator Fkt generiert zum aktuellen Zählerwert n ein Rekursionssignal f (n) gemäß einer rekursiven Funktionsvorschrift der Form f(n) = f(g(n-2),g(n-ϊ),Θ,φ), wobei g(n-l) und g(n-2) korrigierte Rekursionssignale zum Zählerwert n-1 bzw. n-2 darstellen. Dabei ist der Rekursionsanfang, also n=0 bzw. n=l, definiert durch gφ) = gθ

g(i) = gi ' wobei gθ dem ersten Anfangssignal und gl dem zweiten Anfangssignal entspricht. Der Parameter Θ definiert eine Schrittwei- te von einem Funktionswert f (n) zu einem nächsten Funktionswert f (n+1) und erlaubt insbesondere die Implementierung verschiedener Auflösungen der Rekursionsschritte. Die Größe φ definiert einen Offset-Wert, mit dem eine Phasenverschiebung relativ zu Θ berücksichtigt werden kann. Erfindungsgemäß sind das erste und zweite Anfangssignal, gθ und gl, sowie die Rekursionssignale f (n) und g(n) digital und verfügen über eine von der Abwendung abhängige, gleiche Wortlänge WL. Das Rekursionssignal f (n) zum Zählerwert n enthält einen Fehler e (n) , der mittels der Signalkorrekturvorrichtung Cor korrigiert wird, die so ein korrigiertes Rekursionssignal g(n) zum Zählerwert n der Form g(n) = f(n)+e(n) generiert. Erfindungsgemäß werden dazu zunächst die (WL - w) höchstwertigen Bits des Rekursionssignals f (n) an den ersten Eingang des Addierers A übergeben. Dabei gibt w die Zahl der niedrigstwertigen Bits vor, die insbesondere von den theoretischen Fehlergrenzen des Fehlers e (n) bzw. implizit von einer konkreten Rekursionsformel abhängt. Am zweiten Eingang des Addierers A liegt ein Offset-Signal an, das in Abhängigkeit vom Zählerwert n und Werten aus der Look-Up Tabelle des Speichers ROM gebildet wird. Am Ausgang des Addierers A wird nach Addition der beiden Eingangssignale ein Additionssignal p (n) bereitgestellt und dem ersten Eingang der Signalkorrekturvorrichtung Cor zugeführt. Am zweiten Eingang der Signalkorrekturvorrichtung Cor liegt in Abhängigkeit vom Zählerwert n ein Signal t (n) an, das aus Werten der Look-Up Tabelle des Speichers generiert ist. Erfindungsgemäß enthält die Look-Up Tabelle insgesamt M vorherberechnete und mit den Zählerwerten n indizierte Werte, die jeweils aus w Bits zusammengesetzt sind. Insbesondere ist das Signal t (n) ebenfalls aus w Bits zusammengesetzt. In der Signalkorrekturvorrichtung Cor wird durch eine Bitersetzung aus den beiden Signalen p (n) und t (n) ein korrigiertes Rekursionssignal g(n) gebildet. Erfindungs- gemäß bildet das Signal t (n) die w niedrigstwertigen Bits und p (n) die höchstwertigen Bits des korrigierten, digitalen Rekursionssignals g(n) . Das so generierte korrigierte Rekursionssignal g(n) wird zum einen an den ersten Multiplexer Ml zurückgekoppelt und zum anderen am Ausgang Out der Signalver- arbeitungsvorrichtung bereitgestellt.

Vorteilhafterweise ermöglicht der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung eine flexible Korrektur digitaler Quantisierungsfehler, die im Gegensatz zu herkömm- liehen Verfahren keine einschränkenden Annahmen über die Verwendung der Parameter Θ und φ erfordert und die so im Rahmen einer konkreten Anwendung beliebig angepasst werden können. Erfindungsgemäß können die Parameter Θ und φ durch den Anwender durch geeignete Mittel am integrierten Schaltkreis einge- stellt werden. Insbesondere stellt der erfindungsgemäße Integrierte Schaltkreis mit der Signalverarbeitungsanordnung im Vergleich mit einer komplett iterativen bzw. einer Signalverarbeitung auf Basis von Look-Up Tabellen einen Hybriden dar. Der Integrierte Schaltkreis verfügt daher über einen Bedarf an Chip-Fläche und/oder Rechenleistung, der in der Regel zwischen den herkömmlichen Realisierungen liegt. Vorteilhafterweise wird der Integrierte Schaltkreis in Anwendungen eingesetzt, die keinen hohen Rechenaufwand erlauben und für die die Verwendung umfangreicher Look-Up Tabellen zu aufwendig ist. Insbesondere werden im Speicher ROM mit der Look-Up Tabelle nur wenige niedrigwertige Bits, bevorzugt der Wortlänge WL=3, abgelegt. In einer alternativen nicht gezeigten Ausführungsform enthält der Integrierte Schaltkreis mit einer Signalverarbeitungsanordnung einen Funktionsgenerator Fkt zur Berechnung rekursiver Funktionen der Ordnung k, wobei k die Zahl von Signalen angibt, die der Funktionsgenerator Fkt benötigt, um einen nächsten Rekursionsschritt zu berechnen. Dazu wird auf dem integrierten Schaltkreis eine Zahl von k gekoppelten Multi- plexern und Verzögerungsgliedern vorgesehen, wobei jedes Verzögerungsglied seinerseits an den Funktionsgenerator Fkt ge- koppelt ist. Zudem liegen an den Multiplexern insgesamt k Anfangssignale an.

Figur 2 zeigt eine beispielhafte Ausführungsform einer Look- Up Tabelle mit Werten zur Bitersetzung von w=3 niedrigstwer- tigen Bits gemäß Figur 1. In einer ersten Tabellenspalte sind die Zählerwerte n eingetragen, die hier der Indizierung der Look-Up Tabelle dienen. In einer zweiten Tabellenspalte stehen Tabellenwerte tn, die der Signalkorrekturvorrichtung Cor mittels des Signals t (n) zur Bitersetzung übergeben werden. Und in der dritten Tabellenspalte sind Informationen zur Berücksichtung eines Offsets durch den Offset-Generator Off enthalten .

In Abhängigkeit vom aktuellen Zählerwert n des Zählers Cnt wird der entsprechende Tabellenwert tn gewählt und das Signal t (n) der Signalkorrekturvorrichtung zur Bitersetzung der w=3 niedrigstwertigen Bits übergeben. Zu gewissen Zählerwerten n werden Offsetwerte der Look-Up Tabelle an den Offset- Generator Off übergeben. Bevorzugt sind Offsetwerte als Maxi- mum und Minimum des Quantisierungsfehlers e (n) definiert.

Vorteilhafterweise gewährleistet die vorgeschlagene Fehlerkorrektur, dass sich der Fehler e (n) auf ein bestimmtes In- tervall beschränkt. Insbesondere wird so eine lineare oder exponentielle Fehlerfortpflanzung verhindert. Vorteilhafterweise ist die Fehlerkorrektur von den Parametern Θ und φ unabhängig.

Eine Bitersetzung der w niedrigstwertigen Bits eines Rekursionssignal f (n) der Form f(n) = g(n) + e(n) führt nicht zu einem zulässigen fehlerkorrigierten Rekursionssignal g(n), wenn der Fehler e (n) eine Carry Propagation auf Bitpositionen über w hinaus erzeugt. Dies ist insbesonde ^¬ re dann der Fall, wenn gilt:

0 > t(n) > 7.

Um zu vermeiden, dass sich die WL-w höchstwertigen Bits des Rekursionssignals f (n) durch den Fehler e (n) in einen fal- sehen Block verschieben, wird durch die Berücksichtigung des Offsets eine Korrektur vorgenommen bevor die Bitersetzung erfolgt. Auf diese Weise wird sichergestellt, dass das korrigierte Rekursionssignal g(n) weiterhin einen korrekten Block von WL-w höchstwertigen Bits aufweist.

Der Fehler e (n) ist in der Regel unbekannt. Durch die folgende Fallunterscheidung wird der Fehler e (n) so abgeschätzt, dass eine Carry Propagation in allen Fällen vermieden wird: Fall 1 : t(n)=lll..ll bis (111..1 - max(e(n))+l

Fall 2: t(n)=000..00 bis (QQQ.. Q - min(e(n))-l . Im Fall 1 wird als Vorkehrung eine maximale Fehlergrenze max (e (n) ) durch den Offset-Generator Off subtrahiert und so aus dem Rekursionssignal f (n) das Signal p(n) = f(n)-max(e(n)) gebildet und der Signalkorrekturvorrichtung Cor zugeführt. Das korrigierte Rekursionssignal g(n) reproduziert dann nach der Bitersetzung durch t (n) die korrekten WL-w höchstwertigen Bits, denn es gilt: t{ή)+e(n)-max(e(n)) < 7.

Im Fall 2 wird analog eine minimale Fehlergrenze min (e (n) ) als Vorkehrung durch den Offset-Generator Off subtrahiert und so aus dem Rekursionssignal f (n) das Signal p(n) = f(n) +mm(e(n)) generiert und der Signalkorrekturvorrichtung Cor zugeführt. Das korrigierte Rekursionssignal g(n) reproduziert dann nach der Bitersetzung durch t (n) die korrekten WL-w höchstwertigen Bits, denn es gilt: t(n) + e(n) +mm(e(n))>0.

Anhand von Figur 2 kann die Offset-Korrektur beispielhaft für den Fall w=3 nachvollzogen werden. Die Fehlergrenzen sind in dem Beispiel durch das geschlossene Intervall [-3,2] gegeben. Unter Fall 1 fallen die Tabellenwerte t(n)=l11 und t(n)=110. Die Offset-Korrektur erfolgt durch Subtraktion der maximalen Fehlergrenze max(e(n))=2.

Unter den Fall 2 fallen die Tabellenwerte t(n)=OOO, t(n)=001 und t(n)=010. Die Offset-Korrektur erfolgt durch Subtraktion der minimalen Fehlergrenze min(e(n))=-3. Für alle anderen Tabellenwerte tn wird keine Offset-Korrektur benötigt. Erfindungsgemäß wird dies realisiert, indem der Offset-Generator Off den Wert Null generiert und durch den Addierer A zu dem Rekursionssignal f (n) addiert wird. Insbesondere erzwingt die beschriebene Offset-Korrektur eine kor- rekte Carry Propagation und stellt sicher, dass die so generierten Signale p (n) im korrekten Block von WL-w höchstwertigen Bits verbleiben. Durch die folgende Bitersetzung mit den Tabellenwerten tn wird dann der Fehler e (n) korrekt berücksichtigt .

Figur 3 zeigt eine beispielhafte Ausführungsform eines integrierten Schaltkreises mit einer Signalverarbeitungsanordnung zur rekursiven Berechnung einer Sinus- oder Kosinus-Funktion nach dem vorgeschlagenen Prinzip. Der Funktionsgenerator Fkt umfasst einen Multiplizierer MuI und einen Addierer Add, sowie einen Tabellenspeicher T mit vorher berechneten Sinusoder Kosinus-Werten. Ein erster Eingang des Multiplikators MuI ist mit dem ersten Verzögerungsglied Zl und ein zweiter Eingang des Multiplikators MuI mit dem Tabellenspeicher T gekoppelt. Ein Ausgang des Multiplikators MuI ist mit einem ersten Eingang des Addierers Add verbunden. Ein zweiter invertierender Eingang des Addierers Add ist mit dem zweiten Verzögerungsglied Z2 gekoppelt und ein Ausgang des Addierers Add liegt an der Signalkorrektureinrichtung Cor an.

Durch die Ausgestaltung des Funktionsgenerators Fkt mit zwei Addierern, A und Add, einem Multiplikator MuI und einem Ta- bellenspeicher T mit Sinus- oder Kosinus-Werten ist eine rekursive Funktionsvorschrift zweiter Ordnung implementiert, die aus geeigneten Anfangssignalen gθ und gl Rekursionssignale f (n) der Form f(n) = sin(nΘ+φ) = 2-cos(Θ)•sin((n -1)Θ+φ)—sin((n -2)Θ+φ) bzw .

f(n) = cos(nΘ+φ) = 2-sin(Θ)-cos((n-l)Θ+φ)-cos((n-2)Θ+φ) generiert. Zu jedem, monoton steigenden Zählerwert n werden Rekursionssignale f (n) , also sin (n Θ + φ) oder cos (n Θ + φ) unter Berücksichtigung eines konstanten Offset Winkels φ und der Schrittweite Θ rekursiv berechnet. Insbesondere ist der Parameter w in beiden Fällen gleich drei. Zu jedem Zählerwert n werden mittels der Fehlerkorrektur gemäß der Figuren 1 und 2 korrigierte Rekursionssignale g(n) mit einer Präzision von WL-bit erzeugt und als Ausgangssignal des integrierten

Schaltkreises am Ausgang Out bereitgestellt und an den ersten Multiplexer Ml zurückgekoppelt. Vorteilhafterweise umfasst die Komplexität der Signalverarbeitung pro Ausgangsignal eine Multiplikation, zwei Additionen, sowie eine 3-bit Look-Up Tabelle. Im Vergleich zu konventionellen Verfahren, die auf iterativen Ansätzen, wie ei- nem CORDIC (COoRdinate Digital Computer) , oder reinen Look-Up Tabellen basieren, verfügt der vorgeschlagene Integrierte Schaltkreis erfindungsgemäß ab etwa einer Präzision von 16 bit oder mehr und einer großen Zahl von Ausgangssignalen (M größer 2 ^A 9) über eine geringere Chipgröße und geringere Anforderungen an die Rechenleistung. Insbesondere benötigt die vorgeschlagene Fehlerkorrektur im Vergleich zu anderen rekursiven Verfahren einen geringeren Rechenaufwand und erlaubt beliebige Offset-Winkel φ und Schrittweiten Θ.

Figur 4 zeigt Quantisierungsfehler als Funktion des Zählerwertes, wie sie bei der Signalverarbeitungsanordnung gemäß Figur 3 auftreten. Aufgetragen ist der Quantisierungsfehler e (n) gegen den Zählerwert n. Dabei ist der Quantisierungsfeh- ler e (n) berechnet aus der Differenz e(n) = f(n)-g(n) der jeweiligen Rekursionssignale f (n) und korrigierten Rekur- sionssignale g(n), hier für die rekursive Berechnung einer Sinus-Funktion mit einer Präzision von 24-bit.

Vorteilhafterweise bleibt der Quantisierungsfehler e (n) innerhalb eines wohldefinierten Intervalls und steigt nicht Ii- near oder exponentiell mit wachsendem Zählerwert n an.

Bezugszeichenliste

IMl erster Eingang des ersten Multiplexers

1M2 erster Eingang des zweiten Multiplexers

2Ml zweiter Eingang des ersten Multiplexers

2M2 zweiter Eingang des zweiten Multiplexers

A Addierer

Add Addierer

Cnt Zähler

Cor Signalkorrekturvorrichtung

Fkt Funktionsgenerator

f (n) Rekursionssignal zum Zählerwert n

gθ zweites Anfangssignal

gl erstes Anfangssignal

g(n) korrigiertes Rekursionssignal zum Zählerwert n g(n-l) korrigiertes Rekursionssignal zum Zählerwert n-1 g(n-2) korrigiertes Rekursionssignal zum Zählerwert n-2

Ml erster Multiplexer

M2 zweiter Multiplexer

MuI Multiplikator

n Zählerwert des Zählers

Off Offset-Generator

Out Ausgang der Signalverarbeitungsanordnung

p (n) Signal

ROM Speicher mit Look-Up Tabelle

tn Tabellenwerte

t (n) Signal zur Bitersetzung

T Tabellenspeicher

Zl erstes Verzögerungsglied

Z2 zweites Verzögerungsglied