本发明涉及一种射频功率器件， 具体涉及一种釆用先栅工艺的高电子迁 移率器件及其制造方法， 属于射频功率器件领域。 背景技术

高电子迁移率晶体管 （H igh E lect ron Mob i l i ty Trans i s tors , HEMT ) 被普遍认为是最有发展前途的高速电子器件之 一。 由于具有超高速、低功耗、 低噪声的特点（尤其在低温下）， 能极大地满足超高速计算机及信号处理、 卫 星通信等用途上的特殊需求， 故而 HEMT 器件受到广泛的重视。 作为新一代 微波及毫米波器件， HEMT 器件无论是在频率、 增益还是在效率方面都表现出 无与伦比的优势。 经过 10 多年的发展， HEMT 器件已经具备了优异的微波、 毫米波特性，已成为 2 ~ 100 GHz的卫星通信、 射电天文等领域中的微波毫米 波低噪声放大器的主要器件。 同时， HEMT 器件也是用来制作微波混频器、 振 荡器和宽带行波放大器的核心部件。

目前氮化镓基的 HEMT射频功率器件大多釆用后栅工艺制造， 其制造的 工艺流程主要包括： 首先制造源、 漏电极。 光刻欧姆接触窗口， 利用电子束 蒸发形成多层电极结构， 剥离工艺形成源、 漏接触， 使用快速热退火（RTA) 设备， 在 900 °C：、 30 Sec氩气保护条件下形成良好的源、 漏欧姆接触。 然后 光刻出需刻蚀掉的区域， 并使用反应离子束刻蚀（RIE)设备， 通入氯化硼， 刻 蚀台阶。最后再次利用光刻、 电子束蒸发和剥离工艺形成肖特基势垒栅金属 。 但是随着器件尺寸的缩小，这种后栅工艺的方 法难以实现 HEMT器件的栅极与 源极、 漏极位置的精确对准， 造成产品参数的漂移。 发明的公开

本发明的目的在于提出一种釆用先栅工艺的高 电子迁移率器件及其制造 方法， 以实现高电子迁移率器件的栅极与源极位置的 自对准， 减小产品参数 的漂移， 增强高电子迁移率器件的电学性能。

本发明提出的一种釆用先栅工艺的高电子迁移 率器件， 包括：

在衬底上依次形成的氮化镓緩冲层、 氮化镓沟道层、 隔离层；

在所述氮化镓铝隔离层之上形成的栅介质层；

其特征在于， 还包括：

在所述栅介质层之上形成的栅极以及位于栅极 之上的钝化层；

在所述栅极的两侧分别形成的栅极绝缘介质侧 墙； 在所述栅介质层的两侧分别形成的漏极和源极 ；

在靠近所述漏极一侧的栅极绝缘介质侧墙与所 述漏极之间形成的绝缘介 质层， 使靠近漏极的绝缘介质侧墙的绝缘介质延伸， 从而使栅极两侧的绝缘 介质侧墙形状不对称；

在所述靠近漏极一侧的栅极绝缘介质侧墙上覆 盖有与所述源极相连的场 板， 且在器件的电流沟道长度方向上， 所述场板向所述绝缘介质层以及所述 位于所述栅极之上的钝化层延伸。

进一步地， 所述隔离层是氮化镓铝或者氮化铟。

进一步地， 所述源极和漏极位于所述隔离层之上， 由合金材料形成。 进一步地， 所述源极和漏极位于所述隔离层内， 由所述隔离层内的硅离 子掺杂区形成。

进一步地， 所述源极和漏极位于所述氮化镓沟道层之上， 由掺杂硅的氮 化镓或者氮化镓铝材料形成。

本发明还提供有一种如上所述的釆用先栅工艺 的高电子迁移率器件的制 备方法， 包括：

在衬底上依次淀积氮化镓铝緩冲层、 氮化镓沟道层、 隔离层；

进行有源区光刻， 用光刻胶作为刻蚀阻挡层， 依次刻蚀隔离层、 氮化镓 沟道层、 氮化镓铝緩冲层以形成有源区， 之后去胶；

在所形成的结构的暴露表面上依次淀积第一层 绝缘薄膜、 第一层导电薄 膜、 第二层绝缘薄膜；

进行光刻、 显影定义出器件的栅极的位置；

以光刻胶作为刻蚀阻挡层， 依次刻蚀掉暴露出的第二层绝缘薄膜和第一 层导电薄膜， 之后去胶， 未被刻掉的第一层导电薄膜、 第二层绝缘薄膜形成 器件的栅极以及位于栅极之上的钝化层；

在所形成的结构的暴露表面上淀积第三层绝缘 薄膜， 并掩膜、 曝光、 显 影定义出器件的源极和漏极的位置， 然后以光刻胶为刻蚀阻挡层刻蚀掉暴露 出的第三层绝缘薄膜， 并继续刻蚀掉暴露出的第一层绝缘薄膜以露出 所形成 的隔离层， 之后去胶， 剩余的第三层绝缘薄膜形成位于栅极两侧的栅 极绝缘 介质侧墙以及介于靠近漏极一侧的栅极绝缘介 质侧墙与漏极之间的绝缘介质 层；

形成器件的源极和漏极；

形成与源极相连的覆盖靠近漏极一侧的栅极绝 缘介质侧墙的场板， 且在 器件的电流沟道长度方向上， 该场板向所形成的绝缘介质层以及位于栅极之 上的钝化层延伸。

进一步地， 所述隔离层是氮化镓铝或者氮化铟。 进一步地， 所述形成器件的源极和漏极的步骤包括向暴露 出的氮化镓铝 隔离层中注入硅离子， 在氮化镓铝隔离层内形成器件的源极和漏极。

进一步地，所述形成器件的源极和漏极的步骤 包括通过 l i f t-of f 工艺和 合金化工艺在暴露出的氮化镓铝隔离层之上形 成器件的源极和漏极。

进一步地， 所述形成器件的源极和漏极的步骤包括： 继续刻蚀掉暴露出 的氮化镓铝隔离层以露出所形成的氮化镓沟道 层； 通过外延工艺生长掺杂硅 的氮化镓或者氮化镓铝， 在暴露出的氮化镓沟道层之上形成器件的源极 和漏 极。

进一步地， 所述的第一层绝缘薄膜为氧化硅、 氮化硅、 氧化铪或者三氧 化二铝中的任意一种， 所述的第二层绝缘薄膜、 第三层绝缘薄膜分别为氧化 硅或者氮化硅中的任意一种。

进一步地， 所述的第一层导电薄膜为含铬、 或者含镍、 含鵠的合金中的 任意一种。

本发明釆用先栅工艺制备高电子迁移率器件， 利用栅极绝缘介质侧墙来 实现栅极与源极位置的自对准， 同时， 由于栅极被钝化层保护， 可以在栅极 形成之后通过合金化工艺、 离子注入工艺或者外延工艺来形成高电子迁移 率 器件的源极与漏极， 工艺过程简单， 减小了产品参数的漂移， 增强了高电子 迁移率器件的电学性能。 附图的简要说明

图 1为本发明的釆用先栅工艺的高电子迁移率器� �的俯视图示意图， 图 2至图 4为图 1所示结构的俯视图示意图沿 A-A线的剖面图的三个实施例。

图 5至图 14为本发明的釆用先栅工艺的高电子迁移率器� ��的制备方法的 实施例的工艺流程图。 实现本发明的最佳方式

下面结合附图与具体实施方式对本发明作进一 步详细的说明， 在图中， 为了方便说明，放大或缩小了层和区域的厚度 ，所示大小并不代表实际尺寸。 尽管这些图并不能完全准确的反映出器件的实 际尺寸， 但是它们还是完整的 反映了区域和组成结构之间的相互位置， 特别是组成结构之间的上下和相邻 关系。

图 1为本发明的釆用先栅工艺的高电子迁移率器� �的俯视图示意图， 图 2至图 4为图 1所示结构的俯视图示意图沿 A-A线的剖面图的三个实施例。 如图 1至图 4所示， 本发明的釆用先栅工艺的高电子迁移率器件中 的衬底包 括基底 200和在基底 200上形成的氮化镓緩冲层 201， 在氮化镓緩冲层 201 之上依次形成有氮化镓铝緩冲层 202、 氮化镓沟道层 203和氮化镓铝隔离层 204。 在氮化镓铝隔离层 204之上形成有栅介质层 205， 在栅介质层 205之上 形成有栅极 206和位于栅极 206之上的钝化层 207。 在栅极 206的两侧分别 形成有栅极绝缘介质侧墙 208a。 在栅介质层 205的两侧分别形成的源极 209 和漏极 210。在靠近漏极 210—侧的栅极绝缘介质侧墙 208a与漏极 210之间 形成有绝缘介质层 208b，栅极绝缘介质侧墙 208a和绝缘介质层 208b可以由 绝缘材料 208形成， 绝缘材料 208可以为氧化硅或者氮化硅中的任意一种。 在靠近漏极 210—侧的栅极绝缘介质侧墙 208a上覆盖有与源极 209相连的场 板 211， 且在器件的电流沟道长度方向上， 场板 211向钝化层 207和绝缘介 质层 2 Q8b上延伸。

作为通用的技术， 在栅极 206和漏极 210之上还可以形成有分别用于将 栅极 206和漏极 210与外部电极相连接的栅极的接触体 212和漏极的接触体 213。

在图 2所示的釆用先栅工艺的高电子迁移率器件的� �施例中， 源极 209 和漏极 210形成于氮化镓铝隔离层 204内， 源极 209和漏极 210由氮化镓铝 隔离层 204内的硅离子掺杂区形成。

在图 3所示的釆用先栅工艺的高电子迁移率器件的� �施例中， 源极 209 和漏极 210形成于氮化镓沟道层 203之上， 源极 209和漏极 210通常由合金 材料形成。

在图 4所示的釆用先栅工艺的高电子迁移率器件的� �施例中， 源极 209 和漏极 210形成于氮化镓沟道层 203之上， 源极 209和漏极 210由掺杂硅的 氮化镓或者氮化镓铝材料形成。

以下所叙述的是本发明的釆用先栅工艺的高电 子迁移率器件的制备方法 的实施例的工艺流程。

首先，如图 5所示，在衬底上依次淀积形成厚度约为 40纳米的氮化镓铝 緩冲层 202、厚度约为 40纳米的氮化镓沟道层 203、厚度约为 11纳米的氮化 镓铝隔离层 204， 然后在氮化镓铝隔离层 204之上淀积一层光刻胶并掩膜、 曝光、 显影定义出有源区的位置， 然后以光刻胶为刻蚀阻挡层依次刻蚀掉暴 露出的氮化镓铝隔离层 204、氮化镓沟道层 203、氮化镓铝緩冲层 202以形成 有源区， 然后剥除光刻胶。 其中， 图 5a 为所形成结构的俯视图示意图， 图 5b为图 5a所示结构沿 B-B线的剖面图。

本实施例中所述的衬底包括基底 200和在基底 200上形成的氮化镓緩冲 层 201， 基底 200可以为硅、 碳化硅或者为三氧化二铝。

接下来， 在所形成的结构的暴露表面上依次淀积形成第 一层绝缘薄膜 205、第一层导电薄膜和第二层绝缘薄膜，并在 第二层绝缘薄膜之上淀积一层 光刻胶并掩膜、 曝光、 显影定义出器件的栅极位置， 然后以光刻胶作为刻蚀 阻挡层依次刻蚀掉暴露的第二层绝缘薄膜和第 一层导电薄膜， 未被刻蚀掉的 第一层导电薄膜和第二层绝缘薄膜分别形成器 件的栅极 206以及位于栅极之 上的钝化层 207， 剥除光刻胶后如图 6所示， 其中图 6a为所形成结构的俯视 图示意图， 图 6b为图 6a所示结构沿 C-C线的剖面图。

第一层绝缘薄膜 205可以为氧化硅、 氮化硅、 氧化铪或者三氧化二铝中 的任意一种， 作为器件的栅介质层， 其厚度优选为 8纳米。 栅极 206可以为 含铬、 或者含镍、 或者含钨的合金， 比如为镍金合金、 铬钨合金、 钯金合金、 铂金合金、 镍铂金合金或者为镍钯金合金。 钝化层 207可以为氧化硅或者氮 化硅中的任意一种。

接下来， 在所形成的结构的暴露表面上淀积形成第三层 绝缘薄膜 208， 并在第三层绝缘薄膜 208之上淀积一层光刻胶并掩膜、 曝光、 显影定义出器 件源极和漏极的位置， 然后以光刻胶作为刻蚀阻挡层刻蚀掉暴露出的 第三层 绝缘薄膜 208，并继续刻蚀掉暴露出的第一层绝缘薄膜 205， 以露出氮化镓铝 隔离层 204。 剩余的第三层绝缘薄膜 208中， 位于栅极 206两侧的绝缘薄膜 208可以形成器件的栅极绝缘介质侧墙 208a， 位于栅极 206与被定义的漏极 之间的的绝缘薄膜 208可以形成介于靠近漏极一侧的栅极绝缘介质 侧墙 208a 和漏极之间的绝缘介质层 208b，位于钝化层 207之上的绝缘薄膜 208的绝缘 薄膜 208c部分可以作为位于栅极 206之上的钝化层 207的一部分，剥除光刻 胶后如图 7所示， 其中图 7a为所形成结构的俯视图示意图， 图 7b为该实施 例的剖面图。

如上所述， 在对第三层绝缘薄膜 208进行刻蚀时， 位于钝化层 207之上 的作为位于栅极 206之上的钝化层 207的一部分的绝缘薄膜 208c部分也可以 被刻蚀掉， 如图 7c所示。

接下来， 通过离子注入工艺向暴露出的氮化镓铝隔离层 204内注入硅离 子， 在栅极 206两侧的氮化镓铝隔离层 204内分别形成硅离子掺杂区， 从而 形成器件的源极 209和漏极 210， 如图 8所示， 其中图 8a为所形成结构的俯 视图示意图， 图 8b为图 8a所示结构沿 E-E线的剖面图。

最后， 在所形成的结构的暴露表面上淀积一层新的光 刻胶并通过光刻工 艺定义出器件场板、 栅极、 源极和漏极的位置， 接着淀积第二层导电薄膜， 第二层导电薄膜可以为钛铝合金、 镍铝合金、 镍铂合金或者为镍金合金。 然 后通过业界所熟知的 l if t-off 工艺去掉淀积在光刻胶之上的第二层导电薄 膜， 而保留没有淀积在光刻胶之上的第二层导电薄 膜， 以在靠近漏极 210— 侧的栅极绝缘介质侧墙之上形成器件的场板 211，场板 211与源极 209相连， 同时形成栅极 206和漏极 210与外部电极相连接的栅极的接触体 212和漏极 的接触体 213， 如图 9所示。

图 9所示的釆用先栅工艺的高电子迁移率器件对� �着图 2所示的釆用先 栅工艺的高电子迁移率器件。

在图 5至图 9所描述的釆用先栅工艺的高电子迁移率器件� �制备方法中， 在刻蚀掉暴露出的第一层绝缘薄膜 205后， 可以不进行离子注入工艺， 而在 所形成的结构的暴露表面上淀积一层光刻胶并 掩膜、 曝光、 显影定义出器件 源极和漏极的位置，然后通过 l if t-off 工艺和合金化工艺在氮化镓铝隔离层 204之上形成器件的源极 209和漏极 210，其过程为：首先淀积一层导电薄膜， 比如为钛 /铝 /镍 /金合金， 然后通过 l i f t-off 工艺去掉淀积在光刻胶之上的 导电薄膜， 而保留没有淀积在光刻胶之上的导电薄膜， 再通过高温热退火形 成良好的源、 漏接触， 如图 10所示。

最后， 在所形成的结构的暴露表面上淀积一层新的光 刻胶并通过光刻工 艺定义出器件场板、 栅极、 源极和漏极的位置， 接着淀积第二层导电薄膜， 第二层导电薄膜可以为钛铝合金、 镍铝合金、 镍铂合金或者为镍金合金。 然 后通过 l i f t-off 工艺去掉淀积在光刻胶之上的第二层导电薄膜 ，而保留没有 淀积在光刻胶之上的第二层导电薄膜， 以在靠近漏极 210—侧的栅极绝缘介 质侧墙之上形成器件的场板 211， 场板 211与源极 209相连， 同时形成栅极 206和漏极 210与外部电极相连接的源极的接触体 212和漏极的接触体 213， 如图 11所示。

图 11所示的釆用先栅工艺的高电子迁移率器件对� ��着图 3所示的釆用先 栅工艺的高电子迁移率器件。

在上述的釆用先栅工艺的高电子迁移率器件的 制备方法中， 在刻蚀掉暴 露出的第一层绝缘薄膜 205 后， 可以继续刻蚀掉暴露出的氮化镓铝隔离层 204， 如图 12所示。 然后， 通过外延工艺生长掺杂硅的氮化镓或者氮化镓 铝， 在氮化镓沟道层 203之上形成器件的源极 209和漏极 210， 并去掉多晶氮化 镓， 如图 13所示。

最后， 在所形成的结构的暴露表面上淀积一层新的光 刻胶并通过光刻工 艺定义出器件场板、 栅极、 源极和漏极的位置， 接着淀积第二层导电薄膜， 第二层导电薄膜可以为钛铝合金、 镍铝合金、 镍铂合金或者为镍金合金。 然 后通过业界所熟知的 l if t-off 工艺去掉淀积在光刻胶之上的第二层导电薄 膜， 而保留没有淀积在光刻胶之上的第二层导电薄 膜， 以在靠近漏极 210— 侧的栅极绝缘介质侧墙之上形成器件的场板 211，场板 211与源极 209相连， 同时形成栅极 206和漏极 210与外部电极相连接的源极的接触体 212和漏极 的接触体 213， 如图 14所示。

图 14所示的釆用先栅工艺的高电子迁移率器件对� ��着图 4所示的釆用先 栅工艺的高电子迁移率器件。

如上所述， 在不偏离本发明精神和范围的情况下， 还可以构成许多有很 大差别的实施例。 应当理解， 除了如所附的权利要求所限定的， 本发明不限 于在说明书中所述的具体实例。 工业应用性

本发明釆用先栅工艺制备高电子迁移率器件， 利用栅极绝缘介质侧墙来 实现栅极与源极位置的自对准， 同时， 由于栅极被钝化层保护， 可以在栅极 形成之后通过合金化工艺、 离子注入工艺或者外延工艺来形成高电子迁移 率 器件的源极与漏极， 工艺过程简单， 减小了产品参数的漂移， 增强了高电子 迁移率器件的电学性能。