Titel

HOCHVOLTLEISTUNGSMODULFAMILIE UND VERFAHREN ZU DEREN

AUSBILDUNG

Die Erfindung betrifft ein Verfahren zur Ausbildung einer Hochvoltleistungsmodul familie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unter schiedlicher Stromtragfähigkeit. Gegenstand der vorliegenden Erfindung ist auch eine korrespondierende Hochvoltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst.

Die Leistungselektronik für Hybrid- Elektrofahrzeuge bzw. Elektrofahrzeuge samt zugehöriger Hochvoltleistungsmodule sind zunehmend hohen Bauraumforderun gen unterworfen, folglich werden die Hochvoltleistungsmodule samt elektrischen Zuleitungen kleiner konstruiert. Gleichzeitig steigt die Stromdichte auf Grund ge stiegener Leistungsanforderungen an. Kleinere Zuleitungen und höhere Ströme haben allerdings höhere elektrische Verluste (ohmsch als auch frequenzbehaftet) zur Folge. Daher sind bauraumoptimierte Halbleiterleistungsmodul in der Regel mechanisch in Längsrichtung aufgebaut, dies führt jedoch dazu, dass die elektri schen Eigenschafften stark asymmetrisch sind. Im Bereich der Hochvoltleis tungsmodule werden Packages üblicherweise applikationsspezifisch entwickelt. Grund hierfür ist, dass sich die Anforderungsprofile sehr stark unterscheiden, und die darzustellenden Leistungen in einem weiten Leistungsbereich variieren. Je nach Applikation werden daher Packages mit unterschiedlichen Anschluss- und Verbindungstechnologiekonzepten industrialisiert.

Offenbarung der Erfindung Das Verfahren zur Ausbildung einer Hochvoltleistungsmodulfamilie mit den Merk malen des unabhängigen Patentanspruchs 1 sowie die korrespondierende Hoch voltleistungsmodulfamilie, welche mindestens zwei Varianten von Hochvoltleis tungsmodulen mit unterschiedlicher Stromtragfähigkeit umfasst, haben jeweils den Vorteil, dass eine Skalierung der Leistungsfähigkeit der einzelnen Varianten von Hochvoltleistungsmodulen innerhalb eines definierten Packages erlaubt wird. Dabei sind alle Schnittstellen nach außen identisch. Das bedeutet, dass externe Leistungskontakte, externe Steuerkontakte, Kühlkonzept sowie erforderlicher Bauraum für die einzelnen Varianten von Hochvoltleistungsmodulen identisch ausgeführt sind. Für den Kunden ergibt sich hierdurch der Vorteil, dass mit ein maligem Applikationsaufwand unterschiedliche Leistungsklassen in einem identi schen Modul-Design abgedeckt werden können. Für den Hersteller ergibt sich der Vorteil geringerer Materialkosten durch Verwendung von Gleichteilen. Vor handene Fertigungskapazitäten können effizienter genutzt werden, da durch die Verwendung von Gleichteilen der Rüstaufwand sinkt. Auch die Linienauslastung steigt, da schwankende Abrufe der unterschiedlichen Varianten sich gegenseitig ausgleichen können. Zudem kann auf Grund der Ähnlichkeit der Varianten inner halb der Familie durch eine Lebensdauererprobung die gesamte Modulfamilie freigegeben werden. Ermöglicht wird dies durch den gleichartigen geometrischen Aufbau und die Verwendung identischer Anschluss- und Verbindungstechnologie und Halbleitertechnologie.

Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zur Ausbil dung einer Hochvoltleistungsmodulfamilie mit mindestens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Stromtragfähigkeit bei identi schem geometrischen Aufbau und identischen äußeren Abmessungen zur Verfü gung. Hierbei wird eine Skalierung der Hochvoltleistungsmodule zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen, wobei jeweils mindestens ein Halb leiterbauteil, mindestens eine Kollektorleiterbahn und mindestens eine Emitterlei terbahn bereitgestellt werden. An der mindestens einen Emitterleiterbahn sind Positionierungsmittel ausgebildet, welche das mindestens eine Halbleiterbauteil während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiterbahn der mindestens zwei Varianten von Hochvoltleistungsmodulen jeweils so ausgelegt wird, dass die geometrische Größe der Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während die Außen kontur der mindestens einen Emitterleiterbahn identisch ist. Das mindestens eine Halbleiterbauteil wird über korrespondierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiterbahn und der mindestens einen Emitterleiter bahn elektrisch leitend verbunden.

Zudem wird eine Hochvoltleistungsmodulfamilie vorgeschlagen, welche mindes tens zwei Varianten von Hochvoltleistungsmodulen mit unterschiedlicher Strom tragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen umfasst.

Der geometrische Aufbau der einzelnen Varianten der Hochvoltleistungsmodule sind ist so gestaltet, dass die Halbleiterbauteile symmetrisch angesteuert wer den. Die Skalierung der Performance erfolgt durch Skalierung der Chipgröße der Halbleiterbauteile bei identischer Chip-Technologie. Die mindestens eine Emitter leiterbahn ist hierbei so ausgelegt, dass die Größe ihrer Positionierungsmittel proportional zur Chipgröße der Halbleiterbauteile skaliert, während ihre Außen kontur identisch ist. Die Position bzw. Anordnung der Halbleiterbauteile in den einzelnen Varianten der Hochvoltleistungsmodulen bleibt unverändert. Hierdurch kommt es zu keiner bzw. nur zu einer marginalen Änderung der Bondgeometrie. Die Belegung der externen Steuerkontakte und Leistungskontakte bleibt unver ändert. Alle anderen Komponenten sind über alle Varianten Hochvoltleistungs module hinweg Gleichteile.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen und Weiter bildungen sind vorteilhafte Verbesserungen des im unabhängigen Patentan spruch 1 angegebenen Verfahrens zur Ausbildung einer Hochvoltleistungsmodul familie und der im unabhängigen Patentanspruch 10 angegebenen korrespondie rende Hochvoltleistungsmodulfamilie möglich.

Besonders vorteilhaft ist, dass die korrespondierenden stoffschlüssigen Lötver bindungen des mindestens einen Hochvoltbauteils mit der mindestens einen Kol lektorleiterbahn und der mindestens einen Emitterleiterbahn in einem gemeinsa- men Reflow- Lötprozess ausgebildet werden können. Da die äußeren Abmessun gen der einzelnen Varianten der Hochvoltleistungsmodule identisch sind, kann für alle Hochvoltleistungsmodule der gleiche Reflow- Lötofen verwendet werden.

In vorteilhafter Ausgestaltung des Verfahrens kann die geometrische Größe der Positionierungsmittel an Abmessungen einer korrespondierenden Anschluss oberfläche des mindestens einen Halbleiterbauteils angepasst werden. Die Posi tionierungsmittel können vorzugsweise als Prägung in die mindestens eine Emit terleiterbahn eingebracht werden. Dies ermöglicht eine einfache und kostengüns tige Realisierung der unterschiedlichen Emitterleiterbahnen mit identischen äuße ren Abmessungen.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Menge und geo metrische Größe von Lotpasten, welche zur Ausbildung der Lötverbindungen auf die mindestens eine Kollektorleiterbahn und die mindestens eine Emitterleiter bahn aufgedruckt werden, an Abmessungen von korrespondierenden Anschluss oberflächen des mindestens einen Halbleiterbauteils angepasst werden.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und geomet rische Größe von externen Leistungskontakten und externen Steuerkontakten bei allen Varianten der Hochvoltleitungsmodule identisch ausgeführt werden. Zudem können die externen Leistungskontakte und die externen Steuerkontakte bei al len Varianten der Hochvoltleistungsmodule an identischen Positionen angeordnet werden. Des Weiteren kann mindestens eine elektrische Verbindung zwischen einem der externen Steuerkontakte und einem korrespondierenden Anschluss des mindestens einen Halbleiterbauteils oder zwischen einem der externen Steu erkontakte und der mindestens einen Emitterleiterbahn oder der mindestens ei nen Kollektorleiterbahn bei allen Varianten der Hochvoltleistungsmodule iden tisch ausgeführt werden. Die mindestens eine elektrische Verbindung wird vor zugsweise als Bondverbindung ausgeführt.

In weiterer vorteilhafter Ausgestaltung des Verfahrens können Form und Größe einer Ummoldung bei allen Varianten der Hochvoltleistungsmodule identisch aus geführt werden. Dadurch können für die einzelnen Varianten der Hochvoltleis tungsmodule das identische Moldwerkzeug verwendet werden. In vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können die min destens zwei Varianten von Hochvoltleistungsmodulen jeweils einen ersten Leis tungstransistor und einen zweiten Leistungstransistor umfassen, welche parallel zwischen einer ersten Kollektorleiterbahn und einer ersten Emitterleiterbahn an geordnet sind, wobei jeweils eine erste Anschlussoberfläche der Leistungstran sistoren mit der ersten Kollektorleiterbahn und jeweils eine zweite Anschluss oberfläche der Leistungstransistoren mit der ersten Emitterleiterbahn elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn fließender Strom auf die beiden Leistungstran sistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein erster externer Leis tungskontakt direkt an einem ersten Kontaktbereich mit der ersten Kollektorleiter bahn kontaktiert werden, wobei ein zweiter externer Leistungskontakt über ein erstes Verbindungselement an einem zweiten Kontaktbereich mit der ersten Emitterleiterbahn kontaktiert werden kann. Vorzugsweise ist der zweite Kontakt bereich mechanisch unsymmetrisch zwischen den mit der ersten Emitterleiter bahn verbundenen Leistungstransistoren so positioniert, dass sich eine elektri sche Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leis tungstransistoren ergibt. Über eine solche spezielle Leitungsführung können die effektiv wirksamen Induktivitäten und ohmschen Widerstände der beiden parallel zwischen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn ange ordneten Leistungstransistoren aneinander angepasst werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransisto ren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden paral lelen Leistungstransistoren gleich verteilt wird. Im Normalbetrieb kann so eine ideale Chipfläche für beide Leistungstransistoren bestimmt werden. Im Kurz schlussfall ergibt sich durch die gleiche Aufteilung der Ströme die maximale Aus reizung der thermischen Zerstörgrenze der beiden Leistungstransistoren. Zudem kann durch die elektrische Symmetrie mit gleichen wirksamen Steuerspannun gen an den beiden Leistungstransistoren der Abstand zwischen den beiden pa rallelen Leistungstransistoren erhöht werden, wodurch eine bessere Kühlanbin dung ermöglicht wird. In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können ein dritter Leistungstransistor und ein vierter Leistungstransistor parallel zwischen einer zweiten Kollektorleiterbahn und einer zweiten Emitterleiterbahn angeordnet werden, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren mit der zweiten Kollektorleiterbahn und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren mit der zweiten Emitterleiterbahn elektrisch leitend ver bunden werden kann, so dass sich ein zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn fließender Strom auf die beiden Leistungstran sistoren aufteilt, wenn die Leistungstransistoren jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei kann ein dritter externer Leis tungskontakt direkt an einem dritten Kontaktbereich mit der zweiten Kollektorlei terbahn kontaktiert werden, und die zweite Emitterleiterbahn kann über ein zwei tes Verbindungselement an einem vierten Kontaktbereich mit der ersten Kol lektorleiterbahn kontaktiert werden. Vorzugsweise kann der vierte Kontaktbereich bezogen auf den Abstand zwischen dem dritten Leistungstransistor und dem pa rallelgeschalteten vierten Leistungstransistor mechanisch und elektrisch symmet risch zwischen den beiden Leistungstransistoren positioniert werden. Dies führt zu symmetrischen Steuerspannungen an den beiden parallelen Leistungstransis toren und zum gleichmäßigen Einschalten bzw. Ausschalten, sodass während des Normalbetriebs und im Kurzschlussfall der Energieeintrag über die beiden parallelen Leistungstransistoren gleich verteilt wird.

In weiterer vorteilhafter Ausgestaltung der Hochvoltleistungsmodulfamilie können der erste Leistungstransistor und der parallelgeschaltete zweite Leistungstransis tor einen Low-Side-Pfad zwischen dem zweiten externen Leistungskontakt und dem ersten externen Leistungskontakt ausbilden, und der dritte Leistungstransis tor und der parallelgeschaltete vierte Leistungstransistor können einen High- Side-Pfad zwischen dem dritten externen Leistungskontakt und dem ersten ex ternen Leistungskontakt ausbilden. Des Weiteren kann eine erste Freilaufdiode parallel zum ersten Leistungstransistor und zum zweiten Leistungstransistor zwi schen der ersten Kollektorleiterbahn und der ersten Emitterleiterbahn angeordnet werden. Eine zweite Freilaufdiode kann parallel zum dritten Leistungstransistor und zum vierten Leistungstransistor zwischen der zweiten Kollektorleiterbahn und der zweiten Emitterleiterbahn angeordnet werden. Dadurch kann das Halb- leiterleistungsmodul als B2-Brücke eingesetzt werden, wobei dann am ersten ex ternen Leistungskontakt ein Wechselspannungspotential anliegt, am zweiten ex ternen Leistungskontakt ein erstes Gleichspannungspotential anliegt, und am dritten externen Leistungskontakt ein zweites Gleichspannungspotential anliegt. Hierbei weisen die B2-Brücken unabhängig von der umgesetzten Stromtragfähig keit die gleichen äußeren Abmessungen auf. Auch B6-Brücken, welche aus drei solchen B2-Brücken aufgebaut wird, weisen unabhängig von der umgesetzten Stromtragfähigkeit die gleichen äußeren Abmessungen auf die gleichen äußeren Abmessungen auf. Die Leistungstransistoren können beispielsweise als IGBTs (Insulated Gate Bipolar Transistors), MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, Metall-Oxid-Halbleiter-Feldeffekttransistor), usw. ausge führt werden.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und wer den in der nachfolgenden Beschreibung näher erläutert. In der Zeichnung be zeichnen gleiche Bezugszeichen Komponenten bzw. Elemente, die gleiche bzw. analoge Funktionen ausführen.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt ein schematisches Ablaufdiagramm eines Ausführungsbeispiels ei nes erfindungsgemäßen Verfahrens zur Ausbildung einer Hochvoltleistungsmo dulfamilie.

Fig. 2 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer ers ten Variante eines Hochvoltleistungsmoduls einer erfindungsgemäßen Hochvolt leistungsmodulfamilie.

Fig. 3 zeigt eine schematische Darstellung eines Ausführungsbeispiels einer zweiten Variante eines Hochvoltleistungsmoduls der erfindungsgemäßen Hoch voltleistungsmodulfamilie.

Ausführungsformen der Erfindung Wie aus Fig. 1 ersichtlich ist, wird im dargestellten Ausführungsbeispiel eines er findungsgemäßen Verfahrens 100 zur Ausbildung einer Hochvoltleistungsmodul familie 1 mit mindestens zwei Varianten von Hochvoltleistungsmodulen 1A, 1B mit unterschiedlicher Stromtragfähigkeit bei identischem geometrischen Aufbau und identischen äußeren Abmessungen, in einem Schritt S100 eine Skalierung der Hochvoltleistungsmodule 1A, 1B zur Anpassung an eine umzusetzende Stromtragfähigkeit durch eine Skalierung der Chipgrößen der Halbleiterbauteile 3A, 3B, 5A, 5B bei identischer Chiptechnologie und identischer Anschluss- und Verbindungstechnologie vorgenommen. Daher werden im Schritt S110 jeweils mindestens ein Halbleiterbauteil 3A, 3B, 5A, 5B, mindestens eine Kollektorleiter bahn 11LA, 11LB, 11HA, 11HB und mindestens eine Emitterleiterbahn 9LA, 9LB, 9HA, 9HB bereitgestellt. Hierbei sind an der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB Positionierungsmittel 9.1LA, 9.1LB, 9.1HA, 9.1HB ausgebil det, welche das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B während eines Lötvorgangs in seiner Position halten, wobei die mindestens eine Emitterleiter bahn 9LA, 9LB, 9HA, 9HB der mindestens zwei Varianten von Hochvoltleistungs modulen 1A, 1B jeweils so ausgelegt wird, dass die geometrische Größe der Po sitionierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB proportional zur Chipgröße der Halbleiterbauteile 3A, 3B, 5A, 5B skaliert, während die Außenkontur der mindes tens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB identisch ist. In einem Schritt S120 wird das mindestens eine Halbleiterbauteil 3A, 3B, 5A, 5B über korrespon dierende Lötverbindungen stoffschlüssig mit der mindestens einen Kollektorleiter bahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB elektrisch leitend verbunden.

Im dargestellten Ausführungsbeispiel werden die korrespondierenden stoff schlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B,

5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitterleiterbahn 9LA, 9LB, 9HA, 9HB in einem ge meinsamen Reflow-Lötprozess ausgebildet.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, weisen die beiden dargestellten Vari anten von Hochvoltleistungsmodulen 1A, 1B der Hochvoltleistungsmodulfamilie 1 unterschiedliche Stromtragfähigkeiten bei identischem geometrischen Aufbau und identischen äußeren Abmessungen auf. Wie aus Fig. 2 und 3 weiter ersichtlich ist, umfassen die beiden dargestellten Va rianten von Hochvoltleistungsmodulen 1A, 1B jeweils einen ersten Leistungstran sistor 5LAA, 5LBA und einen zweiten Leistungstransistor 5LAB, 5LBB, welche parallel zwischen einer ersten Kollektorleiterbahn 11LA, 11LB und einer ersten Emitterleiterbahn 9LA, 9LB angeordnet sind, wobei jeweils eine erste Anschluss oberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Kollektorleiterbahn 11LA, 11LB und jeweils eine zweite Anschlussoberfläche der Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB mit der ersten Emitterleiterbahn 9LA, 9LB elektrisch leitend verbunden ist, so dass sich ein zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB flie ßender Strom auf die beiden Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB aufteilt, wenn die Leistungstransistoren 5LAA, 5LBA, 5LAB, 5LBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist ein erster externer Leistungskontakt P direkt an einem ersten Kontaktbereich KB1 mit der ersten Kollektorleiterbahn 11LA, 11LB kontak tiert. Ein zweiter externer Leistungskontakt TL ist über ein erstes Verbindungsele ment 13 an einem zweiten Kontaktbereich KB2 mit der ersten Emitterleiterbahn 9LA, 9LB kontaktiert. Im dargestellten Ausführungsbeispiel der Hochvoltleis tungsmodulfamilie 1 ist der zweite Kontaktbereich KB2 mechanisch unsymmet risch zwischen den mit der ersten Emitterleiterbahn 9L verbundenen Leistungs transistoren 5LAA, 5LAB, 5LBA, 5LBB so positioniert, dass sich eine elektrische Symmetrie mit gleichen wirksamen Steuerspannungen an den beiden Leistungs transistoren 5LAA, 5LAB, 5LBA, 5LBB ergibt.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind bei den beiden dargestellten Vari anten von Hochvoltleistungsmodulen 1A, 1B jeweils ein dritter Leistungstransistor 5HAA, 5HBA und ein vierter Leistungstransistor 5HAB, 5HBB parallel zwischen einer zweiten Kollektorleiterbahn 11HA, 11HB und einer zweiten Emitterleiter bahn 9HA, 9HB angeordnet, wobei jeweils eine erste Anschlussoberfläche der Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Kollektorleiter bahn 11HA, 11HB und jeweils eine zweite Anschlussoberfläche der Leistungs transistoren 5HAA, 5HBA, 5HAB, 5HBB mit der zweiten Emitterleiterbahn 9HA, 9HB elektrisch leitend verbunden ist, so dass sich ein zwischen der zweiten Kol- lektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB flie ßender Strom auf die beiden Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB aufteilt, wenn die Leistungstransistoren 5HAA, 5HBA, 5HAB, 5HBB jeweils über eine angelegte Steuerspannung leitend geschaltet sind. Hierbei ist ein dritter ex terner Leistungskontakt TH direkt an einem dritten Kontaktbereich KB3 mit der zweiten Kollektorleiterbahn 11HA, 11HB kontaktiert, und die zweite Emitterleiter bahn 9HA, 9HA ist über ein zweites Verbindungselement 12 an einem vierten Kontaktbereich KB4 mit der ersten Kollektorleiterbahn 11LA, 11LB kontaktiert. Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist der vierte Kontaktbereich KB4 bezo gen auf den Abstand zwischen dem dritten Leistungstransistor 5HAA, 5HBA und dem parallelgeschalteten vierten Leistungstransistor 5HAB, 5HBB mechanisch und elektrisch symmetrisch zwischen den beiden Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB positioniert.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind die beiden Hochvoltleistungsmo- dule 1A, 1B im dargestellten Ausführungsbeispiel der Hochvoltleistungsmodulfa milie 1 jeweils als B2-Brücke ausgeführt. Daher liegt am ersten externen Leis tungskontakt P jeweils ein Wechselspannungspotential an. Am zweiten externer Leistungskontakt TL liegt jeweils ein erstes Gleichspannungspotential an, und am dritten externen Leistungskontakt TH liegt jeweils ein zweites Gleichspannungs potential an. Die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB sind jeweils als IGBT (IGBT: Insulated Gate Bipolar Transistor - Bipolartransistoren mit isoliertem Gate) ausgeführt. Zudem bilden der erste Leistungstransistor 5LAA, 5LBA und der parallelgeschaltete zweite Leistungstransistor 5LAB, 5LBB jeweils einen Low- Side-Pfad zwischen dem zweiten externen Leistungskontakt TL und dem ersten externen Leistungskontakt P aus. Der dritte Leistungstransistor 5HAA, 5HBA und der parallelgeschaltete vierte Leistungstransistor 5HAB, 5HBB bilden jeweils ei nen High-Side-Pfad zwischen dem dritten externen Leistungskontakt TH und dem ersten externen Leistungskontakt P aus. Des Weiteren ist eine erste Frei laufdiode 3LA, 3LB parallel zum ersten Leistungstransistor 5LAA, 5LBA und zum zweiten Leistungstransistor 5LAB, 5LBB zwischen der ersten Kollektorleiterbahn 11LA, 11LB und der ersten Emitterleiterbahn 9LA, 9LB angeordnet, und eine zweite Freilaufdiode 3HA, 3HB ist parallel zum dritten Leistungstransistor 5HAA, 5HBA und zum vierten Leistungstransistor 5HAB, 5HBB zwischen der zweiten Kollektorleiterbahn 11HA, 11HB und der zweiten Emitterleiterbahn 9HA, 9HB an geordnet. Die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB sind beab- standet zueinander in der gleichen Ebene angeordnet und mit einer nicht darge stellten Kühlvorrichtung gekoppelt. Daher wirken die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB jeweils als Wärmesenke zur Entwärmung des Hoch voltleistungsmoduls 1A, 1B. Zudem werden die Leistungstransistoren 5LAA, 5LAB, 5HBA, 5HBB und die Freilaufdioden 3LA, 3LB, 3HA, 3HB über die jewei lige Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB entwärmt.

Wie durch einen Vergleich der Fig. 2 und Fig. 3 ersichtlich ist, ist die Chipgröße der Halbleiterbauteile 3A, 5A der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Chipgröße der Halbleiterbauteile 3B, 5B der in Fig. 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B. Daher weist auch die dargestellte erste Variante des Hochvoltleistungsmoduls 1A eine größere Stromtragfähigkeit als die in Fig. 3 dargestellte zweite Variante des Hochvoltleistungsmoduls 1B auf.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist die geometrische Größe der Positio nierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB an Abmessungen einer korrespondie renden Anschlussoberfläche des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B angepasst. Das bedeutet, dass die Positionierungsmittel 9. ILA, 9.1HA der Emitterleiterbahnen 9LA, 9HA der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A größer als die Positionierungsmittel 9.1LB, 9.1HB der Emitterleiterbahnen 9LB, 9HB der in Fig. 3 dargestellten zweiten Variante des Hochvoltleistungsmoduls 1B sind, während die äußeren Abmessungen der Emitterleiterbahnen 9LA, 9HA der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A gleich den äußeren Abmessungen der Emitterleiter bahnen 9LB, 9HB der in Fig. 3 dargestellten zweiten Variante des Hochvoltleis tungsmoduls 1B sind.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind die Positionierungsmittel 9. ILA, 9.1LB, 9.1HA, 9.1HB als Prägung in die Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB eingebracht. Zur Ausbildung der korrespondierenden stoffschlüssigen Lötverbindungen des mindestens einen Halbleiterbauteils 3A, 3B, 5A, 5B mit der mindestens einen Kollektorleiterbahn 11LA, 11LB, 11HA, 11HB und der mindestens einen Emitter leiterbahn 9LA, 9LB, 9HA, 9HB werden Menge und geometrische Größe von Lot paste, welche jeweils auf die beiden Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB und die beiden Emitterleiterbahnen 9LA, 9LB, 9HA, 9HB aufgedruckt wird, an die Abmessungen der korrespondierenden Anschlussoberflächen der Halblei terbauteile 3A, 3B, 5A, 5B angepasst. Daher wird bei der in Fig. 2 dargestellten ersten Variante des Hochvoltleistungsmoduls 1A eine größere Menge Lotpaste als bei der in Fig. 3 dargestellten zweite Varianten des Hochvoltleistungsmoduls 1B verwendet und aufgedruckt.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, weisen die dargestellten Hochvoltleis- tungsmodule 1A, 1B jeweils noch weiter externe Kontakte KH, EH, G1H, G2H,

KL, EL, G1L, G2L auf. Hierbei ist der externe Kontakt KL jeweils über eine elekt rische Verbindung mit der ersten Kollektorleiterbahn 11LA, 11LB bzw. den Kol lektoranschlüssen der Leistungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low- Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt EL ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit der ersten Emitterleiterbahn 9LA, 9LB bzw. Emitteranschlüssen der Leis tungstransistoren 5LAA, 5LAB, 5LBA, 5LBB der Low-Side des jeweiligen Hoch voltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des ersten Leistungstransistors 5LAA, 5LBA der Low-Side des jeweiligen Hochvolt leistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2L ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gateanschluss des zweiten Leistungstransistors 5LAB, 5LBB der Low-Side des jeweiligen Hochvolt leistungsmoduls 1A, 1B verbunden. Analog ist der externe Kontakt KH über eine elektrische Verbindung mit der zweiten Kollektorleiterbahn 11HA, 11HB bzw. Kol lektoranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der ex terne Kontakt EH ist über eine als Bonddraht 15 ausgeführte elektrische Verbin dung mit der zweiten Emitterleiterbahn 9HA, 9HB bzw. Emitteranschlüssen der Leistungstransistoren 5HAA, 5HAB, 5HBA, 5HBB der High-Side des jeweiligen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G1H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Gatean schluss des dritten Leistungstransistors 5HAA, 5HBA der High-Side des jeweili gen Hochvoltleistungsmoduls 1A, 1B verbunden. Der externe Kontakt G2H ist über eine als Bonddraht 15 ausgeführte elektrische Verbindung mit einem Ga teanschluss des vierten Leistungstransistors 5HAB, 5HBB der High-Side des je weiligen Hochvoltleistungsmoduls 1A, 1B verbunden.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, ist der zweite Kontaktbereich KB2 be zogen auf den Abstand zwischen dem ersten Leistungstransistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des zweiten Leistungstransistors 5LAB, 5LBB verschoben, welcher räumlich weiter vom zweiten Leistungskontakt TL entfernt ist als der erste Leistungstransistor 5LAA, 5LBA. Zudem ist eine erste Steuerspannung zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des ersten Leistungstran sistors 5LAA, 5LBA verbundenen ersten externen Gatekontakt G1L angelegt. Eine zweite Steuerspannung ist zwischen dem externen Emitterkontakt EL und dem mit dem Steueranschluss des zweiten Leistungstransistors 5LAB, 5LBB ver bundenen zweiten externen Gatekontakt G2L angelegt. Der externe Emitterkon takt EL ist an einem Emitterkontaktierpunkt mit der ersten Emitterleiterbahn 9LA, 9LB verbunden. Hierbei ist der Emitterkontaktierpunkt mit der ersten Emitterlei terbahn 9LA, 9LB bezogen auf den Abstand zwischen dem ersten Leistungstran sistor 5LAA, 5LBA und dem zweiten Leistungstransistor 5LAB, 5LBB mechanisch in Richtung des ersten Leistungstransistors 5LAA, 5LBA verschoben.

Wie aus Fig. 2 und 3 weiter ersichtlich ist, sind Form und geometrische Größe der externen Leistungskontakte TL, TH, P und der externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvolt- leistungsmodule 1A, 1B identisch ausgeführt. Zudem sind die externen Leis tungskontakte TL, TH, P und die externen Steuerkontakte KL, EL G1L, G2L, KH, EH, G1H, G2H bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B an identischen Positionen angeordnet. Dadurch sind auch die elektrischen Verbindungen zwischen den externen Steuerkontakten KL, EL G1L, G2L, KH,

EH, G1H, G2H und korrespondierenden Anschlüssen Halbleiterbauteile 5A, 5B oder zwischen den externen Steuerkontakten KL, KH, EL, EH und den Emitterlei terbahnen 9LA, 9LB, 9HA, 9HB oder den Kollektorleiterbahnen 11LA, 11LB, 11HA, 11HB bei den dargestellten Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt.

Des Weiteren sind Form und Größe einer nicht dargestellten Ummoldung bei al len Varianten der Hochvoltleistungsmodule 1A, 1B identisch ausgeführt.