Titel

Eingangsstufe für eine LVDS-Empfängerschaltung Die vorliegende Erfindung betrifft eine Eingangsstufe für eine LVDS-

Empfängerschaltung, welche mindestens einen

Versorgungsspannungsanschluss, einen ersten und einen zweiten

Stufeneingang zur Beaufschlagung mit einem differenziellen Eingangssignalpaar und eine erste und eine zweite Differenzstufe umfasst. Die

Stufeneingänge der Eingangsstufe sind unmittelbar mit jeweils einem Eingang der ersten Differenzstufe und mittelbar, über jeweils eine pegelverschiebende Schaltung, mit jeweils einem Eingang der zweiten Differenzstufe verbunden. Die Eingangsstufe umfasst ferner zwei Stufenausgänge, die jeweils eine Verbindung aus jeweils einem Ausgang der ersten und der zweiten Differenzstufe aufweisen.

Stand der Technik

Sogenannte LVDS-(Low-Voltage Differential Signaling)-Systeme, oft auch als auf einer Niederspannungs-Differenzialsignalübertragung basierende Systeme bezeichnet, werden schon seit den 1990er Jahren zur schnellen und seriellen

Übertragung digitaler Signale eingesetzt. Dabei werden die Signale differenziell über ein Leitungspaar mit einer - im Vergleich zu der Signalübertragung beispielsweise in CMOS-Systemen - stark reduzierten Signalamplitude übertragen. Eine solche Signalübertragung ermöglicht eine deutlich höhere Übertragungsgeschwindigkeit sowie eine geringere Störabstrahlung gegenüber

CMOS-Systemen, da wesentlich weniger Ladung für den Wechsel zwischen den Zuständen 0 und 1 benötigt wird.

Ein beispielhaftes LVDS-System 300 des Standes der Technik ist in Figur 1 dargestellt. Vereinfacht beschrieben umfasst das LVDS-System 300 eine LVDS- Sendestufe 200, welche eine Stromquelle 202 sowie in diesem Beispiel vier Transistoren 201 umfasst, von welchen jeweils zwei in Reihe geschaltet sind. Mittels einer sogenannten Biasschaltung wird die Stromquelle 202 in ihrem Arbeitspunkt gehalten. Die Stromquelle 202 liefert in diesem Beispiel einen geringen Strom von ca. 3,5 mA. Sie kann aber auch einen beliebigen anderen Strom liefern.

Wie erwähnt ist die Stromquelle 202 mit einer Parallelschaltung aus zwei Reihenschaltungen verbunden, welche jeweils zwei in Reihe geschaltete

Transistoren 201 aufweisen. Innerhalb einer Reihenschaltung werden die Transistoren 201 der Reihenschaltung mit Spannungen unterschiedlicher Beträge angesteuert, was in Figur 1 durch unterschiedliche Vorzeichen vor den Gate-Eingängen der Transistoren 201 zum Ausdruck gebracht ist. Dabei unterscheiden sich die Vorzeichen der an den Transistoren anliegenden

Spannungen im Uhrzeigersinn alternierend, sodass, bezogen auf die

Gleichtaktspannung VCM (siehe unten), zwischen den Transistoren 201 der Reihenschaltungen gegensätzliche Spannungen abfallen. Während, bezogen auf die Gleichtaktspannung VCM, in der in Figur 1 gezeigten Situation zwischen den Transistoren einer der Reihenschaltungen eine positive Spannung VP abfällt, fällt, abermals bezogen auf die Gleichtaktspannung VCM, zwischen den Transistoren der anderen Reihenschaltungen eine negative Spannung VN ab. Zwischen den Transistoren 201 der Reihenschaltungen ist die LVDS-Sendestufe 201 mit jeweils einer Signalleitung 151 , 152 verbunden, über welche die differenzielle Signalübertragung ermöglicht wird. Die über diese Signalleitungen 151 , 152 übertragenen Signale sind schematisch in Figur 2 dargestellt. Sie bilden eine sogenannte impedanzkontrollierte Übertragungsstrecke. Ebenfalls schematisch ist in Figur 1 angedeutet, wie sich das bei einer Signalübertragung zwischen den Signalleitungen 151 , 152 einstellende elektrische Feld 140 abzeichnet, ist also das elektrische Feld 140 in einem Querschnitt 143 durch die ein

Signalleitungspaar bildenden Signalleitungen 151 , 152 dargestellt. Die

Signalleitungen 151 , 152 sind am empfängerseitigen Ende mit einem

Abschlusswiderstand 160 verbunden, über welchem eine Spannung abfällt, die von einer mit den Signalleitungen 151 , 152 elektrisch leitfähig verbundenen LVDS-Empfängerschaltung 100 verwendet, ausgewertet und oder weiter verarbeitet wird. Die differenzielle Übertragung erfolgt, um der mit der Verringerung der

Signalamplitude einhergehenden Vergrößerung der Störempfindlichkeit der Signalübertragung entgegenzuwirken. Differenzielle Signalübertragung bedeutet, dass die zu übertragende Information nur über die Spannungsdifferenz zwischen den zwei Signalleitungen übertragen wird. Bei einer solchen Übertragung werden

Störungen, die sich auf den Gleichtakt der Signale auswirken, also beide

Signale beziehungsweise die Signale in beiden Signalleitungen gleichermaßen beeinträchtigen, weitgehend unterdrückt. In Figur 2 ist ein typischer empfängerseitiger Signalverlauf einer LVDS-

Übertragung des Standes der Technik dargestellt, wie er sich beispielsweise in der in Figur 1 gezeigten LVDS-Empfängerschaltung 100 ergibt. Dabei ist allgemein die Spannung U über der Zeit t abgetragen. Mit durchgezogener Linie ist oben in Figur 2 der Verlauf eines ersten Signals eines Signalpaares über der Zeit t dargestellt, welches in dem Beispiel aus Figur 1 über die zweite

Signalleitung 152 übertragen wird. Mit gestrichelter Linie ist oben in Figur 2 der Verlauf eines zweiten Signals des Signalpaares über der Zeit t dargestellt, welches in dem Beispiel aus Figur 1 über die erste Signalleitung 151 übertragen wird. Dazwischen ist mit einer Strichpunkt-Linie der Verlauf der

Gleichtaktspannung VCM (englisch: Common Mode Voltage) dargestellt, welcher sich gemäß der Formel VCM = 0,5 * (VP + VN) errechnet, wobei VP das erste Signal - auch als positives Signal bezeichnet - und VN das zweite Signal - auch als negatives Signal bezeichnet - ist. Im Bereich S ist der Einfluss einer Störung, in diesem Beispiel eines sogenannten Masseversatzes, auf den Verlauf des positiven Signals VP, des negativen Signals VN und der Gleichtaktspannung VCM dargestellt. Die Ursache der dargestellten Störung ist in Figur 2 nicht zu erkennen. Neben einem Masseversatz als Ursache können auch andere

Störungen, beispielsweise direkt eingekoppelte Störung oder Störung in der Sendestufe, ursächlich sein.

Darunter (in Figur 2 mittig) ist der Verlauf des sich aus dem positiven Signal VP und dem negativen Signal VN gemäß der Formel VID = VP - VN ergebenden differenziellen Eingangssignals VID der LVDS-Empfängerschaltung 100 dargestellt. Die Gleichtaktunterdrückung an der Empfängerseite - also der LVDS-Empfängerschaltung 100 - bewirkt, dass die Störung im Bereich S keinen

Einfluss auf den Verlauf des differenziellen Eingangssignals VID der LVDS- Empfängerschaltung 100 hat. Unten in Figur 2 ist der Verlauf des sich aus dem differenziellen Eingangssignal VID der LVDS-Empfängerschaltung 100 ergebenden, empfangenen digitalen Signals dargestellt. Gemäß den aktuellen Standards muss eine LVDS-Sendestufe für einen zuverlässigen Betrieb für einen definierten Gleichtakt der Signale sorgen.

Besonders bei der Kommunikation zwischen zwei Geräten kann es aber zu erheblichen Störungen des Gleichtakts durch Kopplungen auf das

Signalleitungspaar oder durch den in Figur 2 dargestellten Masseversatz (siehe den Bereich S in Figur 2) kommen. Für einen robusten Betrieb muss der

Gleichtaktbereich einer LVDS-Empfängerschaltung deswegen deutlich größer sein als der Gleichtaktbereich der LVDS-Sendestufe. Im Idealfall reicht dann der zulässige Gleichtakt der LVDS-Empfängerschaltung von dessen Massepotenzial bis zu dessen Versorgungsspannung.

Im Stand der Technik sind verschiedene Ansätze beziehungsweise

Schaltungskonzepte bekannt, die darauf abzielen, einen solchen

Gleichtaktbereich zu gewährleisten beziehungsweise zumindest eine

Annäherung an einen solchen Gleichtaktbereich zu erreichen. Eines der am häufigsten eingesetzten Schaltungskonzepte ist in Figur 3 gezeigt. Dabei handelt es sich um einen Komparator mit einer sogenannten PMOS-Eingangsstufe. Die in Figur 3 gezeigte Schaltung ist auch als verbreitete Komparatorschaltung mit PMOS-Eingangsstufe bekannt. Die in Figur 3 dargestellte Eingangsstufe 60 einer LVDS-Empfängerschaltung

1 10 des Standes der Technik (nicht explizit dargestellt in Figur 3) umfasst eine Differenzstufe 59, an deren Eingängen ein differenzielles Eingangssignalpaar anliegt. Mittels der Differenzstufe 59 wird die Eingangsgleichtaktspannung VCM des Eingangssignalpaares V _p , VN weitgehend unterdrückt und die anliegende Differenzspannung verarbeitet. Mittels einer aktiven Last - hier realisiert als am

Vss-Knoten angeschlossene NMOS-Transistoren, und den über die aktive Last angesteuerten Stromspiegeln, also den PMOS-Transistoren am VDD-Knoten, wird das Differenzsignal in ein digitales Signal gewandelt. Die Differenzstufe 59 ist elektrisch leitfähig mit einer hier als PMOS-Transistor ausgeführten Stromquelle 58 verbunden. Durch eine geeignete Dimensionierung der aktiven Last kann bedarfsgerecht eine Hysterese für den Eingang eines Komparators der LVDS- Empfängerschaltung 110 eingestellt werden. Der Nachteil dieser

Schaltungstopologie liegt im einseitig eingeschränkten Gleichtaktbereich. Die Untergrenze des Gleichtakts am Eingang kann - je nach Dimensionierung - fast bis an das Massepotenzial der Schaltung reichen. Die Gleichtaktobergrenze der in Figur 3 dargestellten Eingangsstufe 60 ist auf eine Spannung beschränkt, welche kleiner als VDD-(|VDSsat|+|VGs|) ist, wobei VDD einer der Eingangsstufe 60 bereitgestellten Versorgungsspannung entspricht. Vüssat entspricht der Drain- Source-Spannung der aktiven Last in Sättigung, während VGS der Gate-Source

Spannung der aktiven Last entspricht. Mit anderen Worten ausgedrückt ist Vüssat die Sättigungsspannung, also die Drain-Source-Spannung, welche mindestens erforderlich ist um die Stromquelle 58 zu betreiben. Im Normalfall ist

|VDS|>|VDSsat|. Bei kleineren Spannungen arbeitet der Transistor nicht mehr als Stromquelle. Er ähnelt dann in seinem Verhalten einem Wderstand. Die Summe aus |VDSsat|+|VGs| kann durchaus mehr als 1 ,5 V betragen und stellt bei den erforderlichen kleinen Betriebsspannungen (typisch 2,4 V - 3,3 V) moderner Prozesstechnologien eine signifikante Beschränkung dar. Die einseitige Beschränkung der zulässigen Gleichtaktspannung kann mit einer

Rail-to-Rail-Eingangsstufe aufgehoben werden, wie sie in Figur 4 dargestellt ist. Mit anderen Worten ausgedrückt zeigt Figur 4 eine Komparatorschaltung mit Rail-to-Rail Eingangsstufe des Standes der Technik. In dieser Topologie überlagern sich die Eingangsgleichtaktbereiche von einer PMOS-Differenzstufe 71 und einer NMOS-Differenzstufe 72, so dass in Summe der mögliche

Gleichtaktbereich von Vss bis VDD reicht. Die jeweiligen Gleichtaktbereiche müssen dabei so groß sein, dass sie sich in der Mitte zwischen VDD und Vss hinreichend überlappen. Ungünstig hierbei ist die starke Gleichtaktabhängigkeit der Verstärkung. In der

Nähe von VDD oder Vss trägt entweder nur das NMOS-Transistor-Paar der NMOS-Differenzstufe 72 oder nur das PMOS-Transistor-Paar der PMOS- Differenzstufe 71 zur Verstärkung bei. Das bedeutet, es steht nur die jeweilige Transkonduktanz der Transistoren GrriPMos, GrriNMos und nicht die Summe der Transkonduktanzen GmpMos+GmNMos der Transistoren zur Verfügung. Dies resultiert in einer kleineren Verstärkung und in größeren Verzögerungszeiten. Der Einsatz von zusätzlichen sogenannten Constant-Gm-Regelschaltungen kann diesen Nachteil zwar ausgleichen, vergrößert den Strombedarf aber erheblich. Ein weiterer Nachteil besteht in der deutlich erschwerten Realisierbarkeit einer gut definierten Hysterese.

Eine andere Topologie einer Eingangsstufe für einen LVDS Empfänger des Standes der Technik mit weitem Eingangsgleichtaktbereich ist in Figur 5 gezeigt. Diese umfasst eine Parallelschaltung zweier PMOS-Differenzstufen 81 , 82, die jeweils zwei PMOS-Transistoren 81 -1 , 81 -2, 82-1 , 82-2 aufweisen. Das

Besondere hierbei ist, dass die zweite der PMOS-Differenzstufen 82 nicht direkt, also nicht unmittelbar mit den Differenzeingängen VP und VN der Eingangsstufe - auch Stufeneingänge genannt - verbunden ist, sondern dass im Betrieb der Schaltung eine pegelverschobene Variante der Signale VP, VN an den Eingängen der zweiten PMOS-Differenzstufe 82 anliegt. Die Pegelverschiebung wird mit pegelverschiebenden Schaltungen, also mit sogenannten Folger-Schaltungen

91 , 92 realisiert, welche jeweils einen Transistor 91 -1 , 92-1 und jeweils einen Lastwiderstand 91-2, 92-2 aufweisen. Da die zweite der Differenzstufen 82 über die Schaltstrecke eines weiteren Transistors 83 an die Versorgungsspannung VDD der Eingangsstufe angebunden ist, ergibt sich die Gleichtaktobergrenze zu V _D D-(|V _D ssat83|+ |VGS82-i |-VGS9i-i ). Dabei entspricht V _D s _sa t83 der Drain-Source-

Sättigungsspannung des weiteren Transistors 83, VGS82-I der Gate-Source Spannung des ersten Transistors 82-1 der zweiten PMOS-Differenzstufe 82 und VGS9I-I der Gate-Source Spannung des Transistors 91 -1 derjenigen Folger- Schaltung 91 , mit welcher der erste Transistor 82-1 der zweiten PMOS- Differenzstufe 82 elektrisch leitfähig verbunden ist. Mit einer geeigneten

Dimensionierung der in der Eingangsstufe zur Anwendung kommenden

Komponenten wird erreicht, dass der oben erwähnte Term in den Klammern nahezu verschwindet und ein Gleichtaktbereich wie bei der Topologie in Figur 4 erreicht wird.

Nachteilig an diesem Konzept ist die Definition der Arbeitspunkte der

Transistoren 82-1 , 82-2, 91-1 und 92-1 . Mit Hilfe der Terminierungswiderstände beziehungsweise Abschlusswiderstände 94 und 96 wird der Eingangsgleichtakt, also die Gleichtaktspannung VCM gemessen. Diese Spannung wird genutzt um den Arbeitspunktstrom von den Transistoren 82-1 , 82-2 der zweiten PMOS-

Differenzstufe 82 mittels eines Einstell-Transistors 97 sowie einem Stromspiegel 98 einzustellen, wobei der Stromspiegel 98 einen Spiegeltransistor 98-1 sowie den weiteren Transistor 83 umfasst. Der resultierende Strom ist nicht nur von der Gleichtaktspannung VCM, sondern auch von der Differenz aus den

Versorgungspannungen der Eingangsstufe VDD-VSS, der Temperatur und der Prozesslage abhängig.

Ähnliche Abhängigkeiten gelten auch für die Arbeitspunktströme der Transistoren 91-1 , 92-1 der Folger-Schaltungen 91 , 92. Hinzu kommt, dass die Folger- Schaltungen 91 , 92 das Eingangssignal ungefähr mit einem Faktor von 0,7 bedämpfen und somit größere Gleichtaktspannungen für eine Verkleinerung der pegelverschobenen Differenzsignale sorgen. Das alles führt dazu, dass hier die Stromaufnahme und damit die Hysterese und die Verzögerungszeit Funktionen der Gleichtaktspannung und anderer Parameter - zum Beispiel von VDD, Temperatur und Prozesslage - sind.

Offenbarung der Erfindung

Erfindungsgemäß wird eine Eingangsstufe für eine LVDS-Empfängerschaltung zur Verfügung gestellt, welche mindestens einen

Versorgungsspannungsanschluss sowie einen ersten und einen zweiten

Stufeneingang zur Beaufschlagung mit einem differenziellen Eingangssignalpaar umfasst. Ferner umfasst die Eingangsstufe eine erste und eine zweite

Differenzstufe, wobei die Stufeneingänge unmittelbar mit jeweils einem Eingang der ersten Differenzstufe und mittelbar, über jeweils eine pegelverschiebende Schaltung, mit jeweils einem Eingang der zweiten Differenzstufe verbunden sind. Des Weiteren umfasst die Eingangsstufe zwei Stufenausgänge, die jeweils eine Verbindung aus jeweils einem Ausgang der ersten und der zweiten

Differenzstufe aufweisen. Erfindungsgemäß sind die erste und die zweite Differenzstufe über jeweils einen Transistor einer dritten Differenzstufe mit dem Versorgungsspannungsanschluss verbunden, wobei der Steuereingang eines dieser Transistoren mit einem die Stufeneingänge miteinander verbindenden Messpfad verbunden ist, während der Steuereingang des anderen Transistors mit einem Mittel zur Bereitstellung einer Referenzspannung verbunden ist. Der Vorteil einer derartigen Eingangsstufe liegt in der Verkleinerung

beziehungsweise in der Beseitigung der im Zusammenhang mit insbesondere den zuvor beschriebenen Schaltungen beziehungsweise Eingangsstufen genannten Problemfelder. Insbesondere ermöglicht die erfindungsgemäße Eingangsstufe eine Maximierung des erlaubten Gleichtaktbereichs und gleichzeitig die Beseitigung der Abhängigkeit kritischer Schaltungsparameter, wie beispielsweise der Stromaufnahme oder der Verzögerungszeit von dem

Gleichtakt.

Bevorzugt ist der mit dem Messpfad verbundene Transistor der dritten

Differenzstufe unmittelbar, also direkt elektrisch leitfähig mit der ersten

Differenzstufe verbunden. Ferner bevorzugt ist der mit dem Mittel zur

Bereitstellung einer Referenzspannung verbundene Transistor der dritten Differenzstufe unmittelbar, also direkt elektrisch leitfähig mit der zweiten

Differenzstufe verbunden. Bevorzugt weist die Eingangsstufe also eine dritte Differenzstufe auf, von welcher ein erster Transistor elektrisch leitfähig mit der ersten Differenzstufe verbunden ist und von welcher ein zweiter Transistor elektrisch leitfähig mit der zweiten Differenzstufe verbunden ist. Die Schaltstrecken der Transistoren der dritten Differenzstufe sind jeweils elektrisch leitfähig mit dem

Versorgungsspannungsanschluss verbunden.

Bevorzugt sind ein erster Ausgang der ersten Differenzstufe und ein erster Ausgang der zweiten Differenzstufe elektrisch leitfähig mit einem ersten

Stufenausgang der Eingangsstufe verbunden. Ferner bevorzugt sind ein zweiter Ausgang der ersten Differenzstufe und ein zweiter Ausgang der zweiten

Differenzstufe elektrisch leitfähig mit einem zweiten Stufenausgang der

Eingangsstufe verbunden.

Ferner bevorzugt umfassen die erste und/oder die zweite und/oder die dritte Differenzstufe jeweils zwei Transistoren, die jeweils an ihren Drain-Anschlüssen oder an ihren Source-Anschlüssen miteinander elektrisch leitfähig verbunden sind.

Bevorzugt entspricht die von dem Mittel zur Bereitstellung einer

Referenzspannung bereitgestellte Referenzspannung einer voreingestellten konstanten Spannung, die identisch mit einer vorbestimmten, optimalen beziehungsweise gewünschten und/oder auf die Eingangsstufe angepassten Gleichtaktspannung VCM_REF ist. Bevorzugt umfasst das Mittel zur Bereitstellung einer Referenzspannung eine Referenzspannungsquelle. Ferner bevorzugt umfasst das Mittel zur Bereitstellung einer Referenzspannung einen Widerstand, an welchem die Referenzspannung abfällt.

Bevorzugt sind die Transistoren der ersten und/oder der zweiten und/oder der dritten Differenzstufe allesamt als Transistoren eines Typs, insbesondere als PMOS-Feldeffekt-Transistoren ausgeführt. Bevorzugt ist mit dem Typ eines Transistors dessen Bauweise, dessen Dimensionierung, also dessen Geometrie, die Technologie und Funktionsweise des Transistors und/oder dessen

Fertigungsweise gemeint. Derartige Eingangsstufen lassen sich gegenüber anderen Bauweisen einfach, kostengünstig und kompakt fertigen und

ermöglichen eine im Vergleich zu anderen Schaltungstopologien einfache Ansteuerung.

Vorzugsweise weist der die Stufeneingänge miteinander verbindende Messpfad eine Reihenschaltung aus zwei identischen Widerständen auf, wobei der Steuereingang des mit dem Messpfad verbundenen Transistors der dritten Differenzstufe elektrisch leitfähig zwischen den Wderständen der

Reihenschaltung mit dem Messpfad verbunden ist. In einer derartigen

Ausführung stellt sich die Gleichtaktspannung VCM = 0,5*(VP+VN) eines differenziellen Eingangssignalpaars zwischen den identischen Wderständen ein, welche mithin den mit dem Messpfad verbundenen Transistor der dritten

Differenzstufe ansteuert. In Kombination mit der Ansteuerung des anderen

Transistors der dritten Differenzstufe über die Referenzspannung wird der Fußpunktstrom der Eingangsstufe vorteilhaft entweder an der ersten oder an der zweiten Differenzstufe bereitgestellt. Bevorzugt sind im Idealfall, das heißt ohne jegliche Toleranz der Bauteile, für den Fall VCM = VCM_REF die Fußpunktströme der ersten und der zweiten Differenzstufe gleich. Unabhängig davon entspricht die

Summe dieser beiden Fußpunktströme immer dem Fußpunktstrom der dritten Differenzstufe. Der Fußpunktstrom der dritten Differenzstufe wird abhängig von der Differenz V _C M-V _C M REF auf die erste und zweite Differenzstufe aufgeteilt.

Ferner bevorzugt umfasst der Messpfad nur einen Wderstand oder mehr als zwei Wderstände, wobei die Anordnung und Dimensionierung der Widerstände des Messpfades derart ist, dass die Gleichtaktspannung VCM = 0,5*(VP+VN) eines differenziellen Eingangssignalpaars an dem Punkt des Messpfades zur

Verfügung gestellt wird, an welchem der Steuereingang des Transistors der dritten Differenzstufe mit dem Messpfad elektrisch leitfähig verbunden ist.

Bevorzugt fällt also bei Beaufschlagung der Stufeneingänge mit einem differenziellen Eingangssignalpaar die Gleichtaktspannung VCM des

differenziellen Eingangssignalpaars zwischen den identischen Widerständen des Messpfades ab.

Bevorzugt entsprechen die identischen Widerstände Abschlusswiderständen von mit der Eingangsstufe verbindbaren Signalleitungen.

In einer bevorzugten Ausführungsform sind die Schaltstrecken der Transistoren der dritten Differenzstufe über die Schaltstrecke eines weiteren Transistors mit dem Versorgungsspannungsanschluss verbunden. In einer derartigen

Ausführungsform funktioniert der weitere Transistor vorteilhaft als

Fußpunktstromquelle. Mit anderen Worten ausgedrückt wird in einer derartigen Ausführung der Fußpunktstrom über den weiteren Transistor bereitgestellt. Bevorzugt sind also die Schaltstrecken der Transistoren der dritten Differenzstufe elektrisch leitfähig mit einer Fußpunktstromquelle verbunden. Bevorzugt ist die Fußpunktstromquelle mit dem Versorgungsspannungsanschluss verbunden.

Ferner bevorzugt sind die Schaltstrecken der Transistoren der dritten

Differenzstufe über einen Wderstand mit dem Versorgungsspannungsanschluss verbunden. Des Weiteren bevorzugt sind die Transistoren der dritten

Differenzstufe jeweils mit einem weiteren Transistor in Reihe geschaltet, welcher seinerseits elektrisch leitfähig mit dem Versorgungsspannungsanschluss der

Eingangsstufe verbunden ist. Bevorzugt sind die Source-Anschlüsse oder die Drain-Anschlüsse der Transistoren der dritten Differenzstufe mit dem Source- Anschluss oder dem Drain-Anschluss eines weiteren Transistors elektrisch leitfähig verbunden, wobei der nicht mit den Transistoren der dritten

Differenzstufe verbundene Anschluss des weiteren Transistors elektrisch leitfähig mit dem Versorgungsspannungsanschluss der Eingangsstufe verbunden ist.

Vorzugsweise umfasst eine erste der pegelverschiebenden Schaltungen eine erste Reihenschaltung aus zwei Transistoren, wobei das erste Ende der ersten Reihenschaltung elektrisch leitfähig mit dem Versorgungsspannungsanschluss verbunden ist. Ferner bevorzugt sind die Steuereingänge der Transistoren der ersten Reihenschaltung elektrisch leitfähig mit jeweils einem der Stufeneingänge verbunden, und ist der erste der Eingänge der zweiten Differenzstufe elektrisch leitfähig zwischen den Transistoren der ersten Reihenschaltung mit der ersten Reihenschaltung verbunden. In einer derartigen Ausführungsform ist die erste pegelverschiebende Schaltung als einfache Folger-Schaltung ausgeführt, welche eine Pegelverschiebung an dem ersten Eingang der zweiten Differenzstufe auf einfache Art und Weise ermöglicht.

Bevorzugt umfasst die zweite der pegelverschiebenden Schaltungen eine zweite Reihenschaltung aus zwei Transistoren, wobei das erste Ende der zweiten

Reihenschaltung elektrisch leitfähig mit dem Versorgungsspannungsanschluss verbunden ist und wobei die Steuereingänge der Transistoren der zweiten Reihenschaltung elektrisch leitfähig mit jeweils einem der Stufeneingänge verbunden sind. Ferner bevorzugt ist der zweite der Eingänge der zweiten Differenzstufe elektrisch leitfähig zwischen den Transistoren der zweiten

Reihenschaltung mit der zweiten Reihenschaltung verbunden. In einer derartigen Ausführungsform ist auch die zweite pegelverschiebende Schaltung als einfache Folger-Schaltung ausgeführt, welche eine Pegelverschiebung an dem zweiten Eingang der zweiten Differenzstufe auf einfache Art und Weise ermöglicht. In einer derartigen Ausführung liegt das Differenzsignal VP-VN direkt an den

Transistoren der ersten Differenzstufe und wird über Transistoren der pegelverschiebenden Schaltungen pegelverschoben an den Transistoren der zweiten Differenzstufe zur Verfügung gestellt. Die erste und die zweite

Differenzstufe übernehmen die eigentliche Signalverarbeitung, dass heißt die Gleichtaktunterdrückung, die Differenzbildung sowie die Verstärkung des positiven und des negativen Signals des differenziellen Eingangssignalpaars. Ferner bevorzugt tragen zur Verstärkung auch die aktive Last und eine nachfolgende Verstärker-/Komparatorstufe bei. Zudem sorgt die aktive Last für die gewünschte Hysterese. Bevorzugt wird eine weitere Signalverarbeitung, also eine zusätzliche Verstärkung, Hysterese und eine bedarfsweise Pegelanpassung am Ausgang durch weitere beziehungsweise andere Komponenten ermöglicht.

In einer bevorzugten Ausführungsform ist das zweite Ende der ersten

Reihenschaltung und das zweite Ende der zweiten Reihenschaltung elektrisch leitfähig mit der Schaltstrecke eines Transistors einer Stromspiegelschaltung verbunden. In einer derartigen Ausführung wird der Arbeitspunkt der pegelverschiebenden Schaltungen, also der Arbeitspunkt der Folger-Schaltungen für die nötige Pegelverschiebung durch den Stromspiegel eingestellt. Bevorzugt fungiert der Transistor der Stromspiegelschaltung als Stromquelle, welche bewirkt, dass der Strom für die pegelverschiebenden Schaltungen, also die Folger-Schaltungen, gleichtaktunabhängig ist.

Vorzugsweise umfasst die Eingangsstufe ferner einen zweiten

Versorgungsspannungsanschluss, wobei die Stromspiegelschaltung elektrisch leitfähig mit dem zweiten Versorgungsspannungsanschluss verbunden ist.

Bevorzugt ist der zweite Versorgungsspannungsanschluss elektrisch leitfähig mit einem Massepotenzial verbunden. In dieser Ausführung ist die Schaltung elektrisch leitfähig mit zwei festen Potenzialen verbunden.

In einer bevorzugten Ausführungsform sind die Transistoren der ersten und/oder der zweiten Reihenschaltung allesamt als Transistoren eines Typs, insbesondere als NMOS-Feldeffekt-Transistoren ausgeführt. In einer derartigen Ausführung lassen sich die pegelverschiebenden Schaltungen auf einfache Weise, kostengünstig und besonders kompakt herstellen. Prinzip bedingt kann eine geeignete Pegelverschiebung nur mit Transistoren erzielt werden, die vom komplementären Typ der ersten drei Differenzstufen sind. Bevorzugt sind dies NMOS-Transistoren. Ferner bevorzugt ist die gesamte Schaltung in CMOS- Technologie ausgeführt, sind also die ersten drei Differenzstufen mit NMOS- Transistoren realisiert und ist die Pegelverschiebung entsprechend mit PMOS- Transistoren realisiert. Ferner bevorzugt ist diese Schaltung mit Bipolar

Transistoren, also mit NPN-Transistoren und PNP-Transistoren realisiert.

Ferner wird bevorzugt eine LVDS-Empfängerschaltung mit einer

erfindungsgemäßen Eingangsstufe zur Verfügung gestellt. Bei einer solchen LVDS-Empfängerschaltung kommen die zuvor im Zusammenhang mit der erfindungsgemäßen Eingangsstufe erwähnten Vorteile zum Tragen.

Bevorzugt meint der Begriff verbunden im Rahmen dieser Offenbarung elektrisch leitfähig verbunden, entspricht also eine Verbindung zwischen zwei

Komponenten einer elektrisch leitfähigen Verbindung dieser Komponenten. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.

Zeichnungen

Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

Figur 1 ein beispielhaftes LVDS-System des Standes der Technik,

Figur 2 einen typischen empfängerseitigen Signalverlauf einer LVDS- Übertragung des Standes der Technik,

Figur 3 eine Eingangsstufe einer LVDS-Empfängerschaltung des Standes der

Technik,

Figur 4 eine Komparatorschaltung mit Rail-to-Rail Eingangsstufe des Standes der Technik, Figur 5 eine andere Topologie einer Eingangsstufe für einen LVDS Empfänger des Standes der Technik mit weitem Eingangsgleichtaktbereich,

Figur 6 ein erstes Ausführungsbeispiel einer erfindungsgemäßen

Eingangsstufe, und

Figur 7 ein zweites Ausführungsbeispiel einer erfindungsgemäßen

Eingangsstufe.

Ausführungsformen der Erfindung

In der Figur 6 ist ein erstes Ausführungsbeispiel einer erfindungsgemäßen Eingangsstufe 50 für eine LVDS-Empfängerschaltung 100 gezeigt. Die LVDS- Empfängerschaltung 100 selbst ist nicht dargestellt, sondern lediglich durch einen Rahmen angedeutet. In diesem Ausführungsbeispiel umfasst die

Eingangsstufe 50 einen Versorgungsspannungsanschluss 41 , an welchem eine

Versorgungsspannungsquelle zur Bereitstellung eines Versorgungsspannungspotenzials VDD anschließbar ist. Des Weiteren umfasst die erfindungsgemäße Eingangsstufe 50 einen ersten und einen zweiten

Stufeneingang 11 , 12 zur Beaufschlagung mit einem differenziellen

Eingangssignalpaar. Die Stufeneingänge 1 1 , 12 sind beispielsweise mit

Signalleitungen 151 , 152 wie in Figur 1 dargestellt verbindbar.

Des Weiteren umfasst die Eingangsstufe 50 eine erste und eine zweite

Differenzstufe 1 , 2, wobei die Stufeneingänge 11 , 12 unmittelbar mit jeweils einem Eingang 1-1 , 1-2 der ersten Differenzstufe 1 und mittelbar, über jeweils eine pegelverschiebende Schaltung 15, 16, mit jeweils einem Eingang 2-1 , 2-2 der zweiten Differenzstufe 2 verbunden sind. Sowohl die erste als auch die zweite Differenzstufe 1 , 2 umfassen in diesem Ausführungsbeispiel zwei Transistoren 1-a, 1-b, 2-a, 2-b, wobei sowohl die Transistoren 1 -a, 1 -b der ersten Differenzstufe 1 , als auch die Transistoren 2-a, 2-b der zweiten Differenzstufe 2 in diesem Ausführungsbeispiel rein beispielhaft an ihren Source-Anschlüssen miteinander verbunden sind. Die Steuereingänge, dass heißt die Gate- Anschlüsse der Transistoren 1-a, 1-b der ersten Differenzstufe 1 bilden die Eingänge 1-1 , 1-2 der ersten Differenzstufe 1. Die Steuereingänge, dass heißt die Gate-Anschlüsse der Transistoren 2-a, 2-b der zweiten Differenzstufe 2 bilden die Eingänge 2-1 , 2-2 der zweiten Differenzstufe 2. Genauer beschrieben wird der ersten Eingang 1 -1 der ersten Differenzstufe 1 durch den Steuereingang des ersten Transistors 1-a der ersten Differenzstufe 1 gebildet. Der zweite Eingang 1-2 der ersten Differenzstufe 1 wird durch den Steuereingang des zweiten Transistors 1-b der ersten Differenzstufe 1 gebildet. Der erste Eingang 2- 1 der zweiten Differenzstufe 2 wird durch den Steuereingang des ersten

Transistors 2-a der zweiten Differenzstufe 2 gebildet. Der zweite Eingang 2-2 der zweiten Differenzstufe 2 wird durch den Steuereingang des zweiten Transistors 2-b der zweiten Differenzstufe 2 gebildet. In diesem ersten Ausführungsbeispiel bilden die Drain-Anschlüsse der

Transistoren 1-a, 1-b der ersten Differenzstufe 1 rein beispielhaft die Ausgänge der ersten Differenzstufe 1 , während die Drain-Anschlüsse der Transistoren 2-a, 2-b der zweiten Differenzstufe 2 rein beispielhaft die Ausgänge der zweiten Differenzstufe 2 bilden. Genauer beschrieben bildet der Drain-Anschluss des ersten Transistors 1-a der ersten Differenzstufe 1 den ersten Ausgang der ersten

Differenzstufe 1. Ferner bildet der Drain-Anschluss des zweiten Transistors 1 -b der ersten Differenzstufe 1 den zweiten Ausgang der ersten Differenzstufe 1. Des Weiteren bildet der Drain-Anschluss des ersten Transistors 2-a der zweiten Differenzstufe 2 den ersten Ausgang der zweiten Differenzstufe 2. Ferner bildet der Drain-Anschluss des zweiten Transistors 2-b der zweiten Differenzstufe 2 den zweiten Ausgang der zweiten Differenzstufe 2.

In anderen Ausführungsbeispielen erfindungsgemäßer Eingangsstufen können die Ausgänge der Differenzstufen aber auch jeweils durch die Source- Anschlüsse der Transistoren der Differenzstufe gebildet werden, sodass die Transistoren einer Differenzstufe an ihren Drain-Anschlüssen

zusammengeschaltet sind. In diesem Ausführungsbeispiel ist der erste

Stufeneingang 11 rein beispielhaft direkt mit dem ersten Eingang 1 -1 der ersten Differenzstufe 1 und mittelbar, über eine erste pegelverschiebende Schaltung 15, mit dem ersten Eingang 2-1 der zweiten Differenzstufe 2 verbunden. Ferner ist der zweite Stufeneingang 12 rein beispielhaft direkt mit dem zweiten Eingang 1 -2 der ersten Differenzstufe 1 und mittelbar, über eine zweite pegelverschiebende Schaltung 16, mit dem zweiten Eingang 2-2 der zweiten Differenzstufe 2 verbunden. In diesem Ausführungsbeispiel bewirken die zwei

pegelverschiebenden Schaltungen 15, 16 eine eingangssignalabhängige

Veränderung der Ansteuerung des ersten und zweiten Transistors 2-1 , 2-2 der zweiten Differenzstufe 2, was im Zusammenhang mit Figur 7 näher beschrieben wird.

Die Eingangsstufe 50 umfasst ferner zwei Stufenausgänge 21 , 22, die jeweils eine Verbindung aus jeweils einem Ausgang der ersten und der zweiten

Differenzstufe 1 , 2 aufweisen. Mit anderen Worten ausgedrückt wird der erste Stufenausgang 21 in diesem ersten Ausführungsbeispiel rein beispielhaft gebildet durch eine elektrisch leitfähige Verbindung aus dem ersten Ausgang der ersten und der zweiten Differenzstufe 1 , 2, während der zweite Stufenausgang 22 durch eine elektrisch leitfähige Verbindung aus dem zweite Ausgang der ersten und der zweiten Differenzstufe 1 , 2 gebildet wird. Abermals mit anderen Worten ausgedrückt sind die ersten Ausgänge der ersten und zweiten

Differenzstufe 1 , 2 elektrisch leitfähig mit dem ersten Stufenausgang 21 verbunden, während die zweiten Ausgänge der ersten und zweiten Differenzstufe 1 , 2 elektrisch leitfähig mit dem zweiten Stufenausgang 22 verbunden sind. Des Weiteren sind in diesem ersten Ausführungsbeispiel die erste und die zweite Differenzstufe 1 , 2 über jeweils einen Transistor 3-1 , 3-2 einer dritten

Differenzstufe 3 mit dem Versorgungsspannungsanschluss 41 verbunden. Mit anderen Worten ausgedrückt ist der Drain-Anschluss eines ersten Transistors 3- 1 einer dritten Differenzstufe 3 elektrisch leitfähig mit den Source-Anschlüssen der Transistoren 1-a, 1-b der ersten Differenzstufe 1 verbunden, während der Drain-Anschluss eines zweiten Transistors 3-2 der dritten Differenzstufe 3 elektrisch leitfähig mit den Source-Anschlüssen der Transistoren 2-a, 2-b der zweiten Differenzstufe 2 verbunden ist. Die Source-Anschlüsse der Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 sind in diesem Ausführungsbeispiel miteinander und an dem gemeinsamen Verbindungspunkt mit dem

Versorgungsspannungsanschluss 41 der Eingangsstufe 50 verbunden. Mit anderen Worten ausgedrückt sind die Source-Anschlüsse der Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 in diesem Ausführungsbeispiel jeweils elektrisch leitfähig mit dem Versorgungsspannungsanschluss 41 der Eingangsstufe 50 verbunden.

Allerdings kann in anderen Ausführungsbeispielen die Wahl der Anschlüsse der Transistoren 3-1 , 3-2 aber auch umgekehrt sein, dass heißt auch die Source- Anschlüsse der Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 können mit den

Source-Anschlüssen der Transistoren 1-a, 1 -b, 2-a, 2-b der ersten und zweiten Differenzstufe 1 , 2 verbunden sein, während die Drain-Anschlüsse der

Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 elektrisch leitfähig mit dem Versorgungsspannungsanschluss 41 der Eingangsstufe 50 verbunden ist. In diesem Ausführungsbeispiel ist der Steuereingang des ersten Transistors 3-1 der dritten Differenzstufe 3 mit einem die Stufeneingänge 11 , 12 miteinander verbindenden Messpfad 20 verbunden, während der Steuereingang des zweiten Transistors 3-2 der dritten Differenzstufe 3 mit einem Mittel zur Bereitstellung einer Referenzspannung 30 verbunden ist.

In diesem Ausführungsbeispiel umfasst der die Stufeneingänge 11 , 12 miteinander elektrisch leitfähig verbindende Messpfad 20 eine Reihenschaltung aus zwei identischen Widerständen 32, 33, wobei der Steuereingang des mit dem Messpfad 20 verbundenen ersten Transistors 3-1 der dritten Differenzstufe 3 elektrisch leitfähig zwischen den Wderständen 32, 33 der Reihenschaltung mit dem Messpfad 20 verbunden ist. Die Widerstände 32, 33 des Messpfades 20 stellen Abschlusswiderstände für mit der Eingangsstufe 50 verbindbare

Signalleitungen dar. Somit fällt die Gleichtaktspannung VCM = (VP+VN)/2 direkt zwischen den Widerständen 32, 33 und mithin am Steuereingang des ersten Transistors 3-1 der dritten Differenzstufe 3 ab. Es können aber auch andere Messpfade realisiert sein mittels welchen bewerkstelligt wird, dass die

Gleichtaktspannung VCM = (VP+VN)/2 direkt zwischen den Widerständen und mithin am Steuereingang des ersten Transistors 3-1 der dritten Differenzstufe 3 abfällt. Das Mittel zur Bereitstellung einer Referenzspannung 30 ist in diesem

Ausführungsbeispiel rein beispielhaft als Spannungsquelle ausführt, welche dazu ausgebildet ist, eine Referenzspannung VCM_REF für die Gleichtaktspannung VCM = (VP+VN)/2 bereitzustellen. Die Referenzspannung VCM_REF entspricht in diesem Ausführungsbeispiel also dem Nominalbetrag der Gleichtaktspannung VCM, also der Gleichtaktspannung VCM bei einer ungestörten Signalübertragung. In diesem

Ausführungsbeispiel sind die Transistoren 1 -1 , 1 -2, 2-1 , 2-2, 3-1 , 3-2 der ersten, zweiten und dritten Differenzstufe 1 , 2, 3 allesamt als PMOS-Feldeffekt- Transistoren ausgeführt.

In Figur 7 ist ein zweites Ausführungsbeispiel einer erfindungsgemäßen

Eingangsstufe 50 dargestellt. Die in Figur 7 gezeigte Eingangsstufe 50 stellt eine Weiterentwicklung der in Figur 6 gezeigten Eingangsstufe 50 dar, sodass die in den Figuren 6 und 7 gezeigten Eingangsstufen 50 weitgehend übereinstimmen. Die in Figur 7 gleich bezeichneten Komponenten entsprechen den in Figur 6 entsprechend gekennzeichneten Komponenten, sodass das zuvor zu diesen Komponenten Beschriebene auch für die in Figur 7 gleich bezeichneten

Komponenten Geltung hat. Die nachfolgende Beschreibung beschränkt sich deshalb auf die Unterschiede beziehungsweise Weiterentwicklungen der in Figur 7 gezeigten Eingangsstufe 50.

In diesem zweiten Ausführungsbeispiel sind die Schaltstrecken der Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 über die Schaltstrecke eines weiteren Transistors 45 mit dem Versorgungsspannungsanschluss 41 verbunden. In diesem Ausführungsbeispiel sind die Source-Anschlüsse der beiden Transistoren 3-1 , 3-2 der dritten Differenzstufe 3 also nicht unmittelbar beziehungsweise direkt mit dem Versorgungsspannungsanschluss 41 der Eingangsstufe 50 verbunden, sondern mit dem Drain-Anschluss eines weiteren Transistors 45, dessen Source- Anschluss elektrisch leitfähig mit dem Versorgungsspannungsanschluss 41 der Eingangsstufe 50 verbunden ist. Des Weiteren sind in diesem zweiten Ausführungsbeispiel die

pegelverschiebenden Schaltungen 15, 16 konkret ausgestaltet. Die erste der pegelverschiebenden Schaltungen 15 weist eine erste Reihenschaltung 17-1 aus zwei Transistoren 15-1 , 15-2 auf, wobei das erste Ende der ersten

Reihenschaltung 17-1 elektrisch leitfähig mit dem

Versorgungsspannungsanschluss 41 verbunden ist. Die Steuereingänge der

Transistoren 15-1 , 15-2 der ersten Reihenschaltung 17-1 sind elektrisch leitfähig mit jeweils einem der Stufeneingänge 11 , 12 verbunden. Ferner ist der erste Eingang 2-1 der zweiten Differenzstufe 2 elektrisch leitfähig zwischen den Transistoren 15-1 , 15-2 der ersten Reihenschaltung 17-1 mit der ersten

Reihenschaltung 17-1 verbunden. Der erste Transistor 15-1 der ersten

Reihenschaltung 17-1 ist elektrisch leitfähig und direkt mit dem

Versorgungsspannungsanschluss 41 verbunden, während der zweite Transistor

15- 2 der ersten Reihenschaltung 17-1 elektrisch leitfähig und direkt mit dem ersten Transistor 15-1 der ersten Reihenschaltung 17-1 verbunden ist. Es ist der Steuereingang des ersten Transistors 15-1 der ersten Reihenschaltung 17-1 welcher mit dem ersten Stufeneingang 1 1 verbunden ist, während der

Steuereingang des zweiten Transistors 15-2 der ersten Reihenschaltung 17-1 mit dem zweiten Stufeneingang 12 verbunden ist. Des Weiteren weist die zweite der pegelverschiebenden Schaltungen 16 eine zweite Reihenschaltung 17-2 aus zwei Transistoren 16-1 , 16-2 auf, wobei das erste Ende der zweiten Reihenschaltung 17-2 elektrisch leitfähig mit dem

Versorgungsspannungsanschluss 41 verbunden ist. Die Steuereingänge der Transistoren 16-1 , 16-2 der zweiten Reihenschaltung 17-2 sind elektrisch leitfähig mit jeweils einem der Stufeneingänge 1 1 , 12 verbunden. Der zweite der

Eingänge 2-2 der zweiten Differenzstufe 2 ist elektrisch leitfähig zwischen den Transistoren 16-1 , 16-2 der zweiten Reihenschaltung 17-2 mit der zweiten Reihenschaltung 17-2 verbunden. Der erste Transistor 16-1 der zweiten

Reihenschaltung 17-2 ist elektrisch leitfähig und direkt mit dem

Versorgungsspannungsanschluss 41 verbunden, während der zweite Transistor

16- 2 der zweiten Reihenschaltung 17-2 elektrisch leitfähig und direkt mit dem ersten Transistor 16-1 der zweiten Reihenschaltung 17-2 verbunden ist. Es ist der Steuereingang des zweiten Transistors 16-2 der zweiten Reihenschaltung 17-2 welcher mit dem ersten Stufeneingang 11 verbunden ist, während der Steuereingang des ersten Transistors 16-1 der zweiten Reihenschaltung 17-2 mit dem zweiten Stufeneingang 12 verbunden ist. In Figur 7 ist die elektrisch leitfähige Verbindung zwischen den ersten Enden der Reihenschaltung 17-1 , 17-2 und dem Versorgungsspannungsanschluss 41 nur angedeutet. In anderen Ausführungsbeispielen erfindungsgemäßer Eingangsstufen können die ersten Enden der ersten und zweiten Reihenschaltung 17-1 , 17-2 aber auch mit eigenen Anschlüssen verbunden sein, an welchen dasjenige Potenzial anliegt, welches auch am Versorgungsspannungsanschluss 41 anliegt.

In diesem zweiten Ausführungsbeispiel ist ferner das zweite Ende der ersten Reihenschaltung 17-1 und das zweite Ende der zweiten Reihenschaltung 17-2 elektrisch leitfähig mit der Schaltstrecke eines ersten Transistors 18-1 einer Stromspiegelschaltung 18 verbunden, wobei die Eingangsstufe 50 ferner einen zweiten Versorgungsspannungsanschluss 42 umfasst, mit welchem die

Stromspiegelschaltung 18 elektrisch leitfähig verbunden ist. In diesem

Ausführungsbeispiel liegt am zweiten Versorgungsspannungsanschluss 42 rein beispielhaft das Massepotenzial an. Es kann aber auch ein beliebiges anderes Potenzial am zweiten Versorgungsspannungsanschluss 42 anliegen. Mit anderen Worten ausgedrückt sind die zweiten, nicht mit dem ersten

Versorgungspannungsanschluss 41 verbundenen Enden der ersten und zweiten Reihenschaltung 17-1 , 17-2 rein beispielhaft elektrisch leitfähig mit einem Drain- Anschluss eines ersten Transistors 18-1 einer Stromspiegelschaltung 18 verbunden, wobei der Source-Anschluss des ersten Transistors 18-1 der Stromspiegelschaltung 18 elektrisch leitfähig mit dem zweiten

Versorgungsspannungsanschluss 42 verbunden ist. Der Steueranschluss des ersten Transistors 18-1 der Stromspiegelschaltung 18 ist elektrisch leitfähig mit dem Steueranschluss eines zweiten Transistors 18-2 der Stromspiegelschaltung 18 verbunden, wobei der Source-Anschluss auch des zweiten Transistors 18-2 der Stromspiegelschaltung 18 elektrisch leitfähig mit dem zweiten

Versorgungsspannungsanschluss 42 verbunden ist. Der Drain-Anschluss des zweiten Transistors 18-2 der Stromspiegelschaltung 18 ist elektrisch leitfähig mit seinem Steuereingang und über einen weiteren Transistor mit dem ersten Versorgungsspannungsanschluss 41 verbunden. Die Ausgänge der ersten und zweiten Differenzstufe 1 , 2 sind ferner mit weiteren Stromspiegelschaltungen 37 verbunden. Die Stromspiegelschaltungen 37 in Figur 7 fungieren als aktive Last, welche in der in Figur 7 gezeigten Eingangsstufe 50 für die Entscheidung und die Hysterese des Komparators zuständig sind. Auch die aktive Last trägt zur Verstärkung bei, wie auch die nachfolgende Verstärker-/Komparatorstufe.

In diesem Ausführungsbeispiel sind die Transistoren 15-1 , 15-2, 16-1 , 16-2 der ersten und der zweiten Reihenschaltung 17-1 , 17-2 allesamt als NMOS- Feldeffekt-Transistoren ausgeführt. Die Reihenschaltungen 17-1 , 17-2 können aber auch mit anderen Transistortypen realisiert werden. Ferner sind die

Stufenausgänge 21 , 22 der Eingangsstufe 50 mit weiteren Komponenten der LVDS-Empfängerschaltung 100 verbunden.

Der Kern dieser Topologie sind also die drei Differenzstufen 1 , 2, 3. Das

Differenzsignal VP-VN liegt dabei direkt an den Transistoren 1 -a, 1 -b der ersten

Differenzstufe 1 und pegelverschoben an den Transistoren 2-a, 2-b der zweiten Differenzstufe 2 an.

Die erste und die zweite Differenzstufe 1 , 2 übernehmen die eigentliche

Signalverarbeitung, bewirken also ein Gleichtaktunterdrückung, eine

Differenzbildung, sowie eine Verstärkung. Die beiden Widerstände 32, 33 im Messpfad 20 sorgen für die Messung der Gleichtaktspannung VCM = (VP+VN)/2. Diese wird gegen eine Referenz VCM_REF verglichen, was über die Transistoren 3- 1 und 3-2 der dritten Differenzstufe 3 gewährleistet wird. Je nach Ergebnis des Vergleichs wird der Fußpunktstrom, bereitgestellt durch den weiteren Transistor

45, entweder an die Transistoren 1 -a, 1 -b der ersten Differenzstufe 1 oder an die Transistoren 2-a, 2-b der zweiten Differenzstufe 2 gegeben. Auf diese Weise ist garantiert, dass der gesamte Fußpunktstrom der Differenzstufen 1 , 2, 3 unabhängig von der Gleichtaktspannung VCM ist. Bei geeigneter Dimensionierung der Transistoren 1-a, 1-b, 2-a, 2-b der ersten und zweiten Differenzstufe 1 , 2 ist auch die Summe der Transkonduktanzen dieser Transistoren 1 -a, 1 -b, 2-a, 2-b unabhängig von der Gleichtaktspannung VCM, ist also Gmi-a ⁺ G _m i-b ⁺ Gm2-a ⁺ Gm2-b = Gm Φ f(VcM), wobei G _m i- _a die Transkonduktanz des ersten Transistors 1 -a der ersten Differenzstufe 1 ist, wobei G _m i-b die Transkonduktanz des zweiten Transistors 1-b der ersten Differenzstufe 1 ist, wobei G _m 2- _a die Transkonduktanz des ersten Transistors 2-a der zweiten Differenzstufe 2 ist und wobei G _m 2-b die Transkonduktanz des zweiten Transistors 2-b der zweiten Differenzstufe 2 ist.

Der Arbeitspunkt der pegelverschiebenden Schaltungen 15, 16, also der Folger- Schaltungen für die nötige Pegelverschiebung wird durch den

Stromspiegel 18 eingestellt. Die Stromquelle 18-1 bewirkt, dass der Strom für die pegelverschiebenden Schaltungen 15, 16 gleichtaktunabhängig ist. Die kreuzgekoppelten Transistoren 15-2, 16-2, also die zweiten Transistoren 15-2, 16-2 der ersten und zweiten Reihenschaltung 17-1 , 17-2 sorgen dafür, dass signalabhängig der Strom aus dem ersten Transistor 18-1 der

Stromspiegelschaltung 18 jeweils entweder nur für den zweiten Transistor 15-2 der ersten Reihenschaltung 17-1 oder nur für den zweiten Transistor 16-2 der zweiten Reihenschaltung 17-2 bereitsteht. So wird nicht nur der Stromverbrauch der pegelverschiebenden Schaltungen 15, 16 reduziert, sondern auch die sonst unvermeidliche Signaldämpfung beseitigt. Daraus folgt, dass die

Verzögerungszeit und die mittels der Eingangsstufe 50 eingestellte Hysterese unabhängig vom Gleichtakt sind. Die vorliegende Eingangsstufe 50 zeichnet sich durch einen großen, sich von Vss bis VDD erstreckenden

Eingangsgleichtaktbereich aus. Ferner zeichnet sich die zur Verfügung gestellte Eingangsstufe 50 durch die Gleichtaktunabhängigkeit der Parameter

Verzögerungszeit, Hysterese und Stromaufnahme aus.

Mit anderen Worten ausgedrückt bilden die Transistoren 15-1 , 15-2, 16-1 und 16- 2 pegelverschiebende Schaltungen, welche die Signale VP und VN

pegelverschoben an die Eingänge der zweiten Differenzstufe anlegen. Dabei arbeiten die Transistoren 15-1 und 16-1 als Folger, deren Steuereingänge mit VP beziehungsweise mit VN verbunden sind. Die Folger 15-1 und 16-1 sind zugleich aktive Last einer weiteren Differenzstufe, welche zwei Transistoren 15-2 und 16- 2 umfasst. Der gemeinsame Knoten der Differenzstufe, also ihr Fußpunkt, ist mit einem weiteren Transistor 18-1 verbunden. Dieser weitere Transistor 18-1 ist die

Fußpunktstromquelle der Differenzstufe gebildet aus den Transistoren 15-1 und 16-2 und ist in diesem Ausführungsbeispiel Ausgang eines Stromspiegels 18. Der Transistor 18-1 erzwingt einen definierten und konstanten Strom und legt daher sowohl die Arbeitspunkte der Differenzstufe umfassend die Transistoren 15-2 und 16-2 als auch die Arbeitspunkte der Folger 15-1 und 16-1 fest. Durch diesen Konstantstrom ist der Strombedarf der pegelverschiebenden Schaltung unabhängig von VCM. Abhängig vom Differenzsignal VP-VN leitet die

Differenzstufe ihren Fußpunktstrom entweder zu Transistor 15-1 oder zu Transistor 16-1. Dies erfolgt entgegengesetzt zur Ansteuerung der Folger 15-1 und 16-1. Die so erzielte Mitkopplung eliminiert die unerwünschte Dämpfung des pegelverschobenen Differenzsignals nahezu völlig.