이하, 실시 예에 대하여 첨부된 도면을 참조하여 설명하면 다음과 같다.

도 1은 제1실시 예에 따른 발광 소자 패키지를 나타낸 측 단면도이며, 도 2는 도 1의 다른 방향의 단면도이며, 도 3은 도 1의 발광 소자와 과전압 억제 다이오드의 회로 구성도이며, 도 4는 과전압 억제 다이오드의 동작 전압을 나타낸 그래프이다.

도 1 및 도 2를 참조하면, 발광 소자 패키지(100)는 캐비티(115)를 갖는 패키지 몸체(110), 복수의 전극(131,132), 발광 소자(120), 과전압 억제(TVS: transient voltage suppress) 다이오드(140)를 포함한다.

상기 발광 소자 패키지(100)는 사이듀 뷰 타입 또는 탑 뷰 타입으로 구현되어 라이트 유닛, 전광판, 조명 장치 등의 광원으로 적용될 수 있다. 이하에서는 설명의 편의를 위해 사이드 뷰 타입으로 설명하기로 한다.

상기 패키지 몸체(110)는 폴리프탈아미드(PPA), 액정폴리머(LCP), 신지오택틱폴리스티렌(SPS) 중 어느 하나의 재질로 사출 성형된다.

상기 패키지 몸체(110)의 상부(112)에는 소정 깊이의 캐비티(115)가 형성된다. 상기 캐비티(115)는 컵 형상, 오목한 홈 형상, 베이스튜브(bathtub) 등의 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 캐비티(115)의 외 형상은 원형 또는 다각형 형상으로 형성될 수 있다.

상기 캐비티(115)의 측면(114)은 그 바닥면에 대해 수직하거나 경사지게 형성될 수 있으며, 광 반사를 위해 반사 물질이 코팅될 수도 있다.

여기서, 상기 패키지 몸체(110)와 그 상부(112)는 일체로 사출 성형될 수 있으며, 별도로 결합된 구조일 수 있다. 또한 상기 패키지 몸체(110)에는 상기 캐비티(115)가 형성되지 않을 수 있다.

상기 패키지 몸체(110)에는 수평 방향으로 복수의 전극(131,132)이 관통되며, 상기 전극(131,132)은 리드 프레임으로 이루어질 수 있으며, 그 재료는 알루미늄, 은, 금, 구리, 포라듐, 이리듐, 로듐 등의 금속 중에서 선택될 수 있다.

상기 복수의 전극(131,132)의 일단은 상기 캐비티(115)에 서로 이격되게 배치된다. 여기서, 상기 복수의 전극(131,132) 중 적어도 하나는 비아 홀 구조를 채용할 수 있으며, 이에 대해 한정하지는 않는다.

상기 복수의 전극(131,132)의 타단은 상기 패키지 몸체(110)의 측면 또는 배면에 연장되어, 외부 전극으로 사용될 수 있다.

상기 전극(131,132)은 상기 패키지 몸체(110)와 함께 사출 성형될 수 있다. 상기 과전압 억제 다이오드(140)는 상기 패키지 몸체(110)의 사출 성형 전에 상기 복수의 전극(131,132)에 탑재된다. 상기 과전압 억제 다이오드(140)는 상기 복수의 전극(131,132)의 아래에 탑재되며, 그 탑재 방식은 예컨대 플립 방식으로 본딩된다.

상기 과전압 억제 다이오드(140)와 상기 전극(131,132)는 도전성 접착제, 솔더 볼, Ag 페이스트 등을 선택적으로 포함하는 연결 부재(145)에 의해 연결될 수 있다.

상기 과전압 억제 다이오드(140)는 와이어를 이용하지 않고, 상기 패키지 몸체(110)의 사출 성형 전에 상기 복수의 전극(131,132) 아래에 탑재된다. 여기서, 상기 과전압 억제 다이오드(140)의 사이즈는 상기 패키지 몸체(110)에 영향을 주지 않을 정도로서, 상기 패키지 몸체(110) 내에 배치될 수 있다.

상기 패키지 몸체(110)의 사출 성형 과정은 상기 과전압 억제 다이오드(140)를 상기 복수의 전극(131,132)에 탑재한 다음, 사출 틀에 액상의 재료를 주입하여 형성하게 된다. 이 경우, 액상의 재료가 사출 틀 내에 주입되더라도, 상기 과전압 억제 다이오드(140)는 전기적으로 손해를 받지 않게 된다. 즉, 상기 패키지 몸체(110)를 사출 성형하더라도, 상기 과전압 억제 다이오드(140)가 와이어를 사용하지 않기 때문에, 와이어 사용에 따른 전기적인 문제를 해결할 수 있다.

상기 캐비티(115)에는 상기 복수의 전극(131,132) 및 상기 발광 소자(120)가 치된다. 상기 발광 소자(120)는 상기 복수의 전극(131,132) 중 제1전극(131)에 부착되며, 상기 제1전극(131) 및 제2전극(132)에 와이어(125)로 연결된다.

상기 발광 소자(120)는 청색 LED 칩, 녹색 LED 칩, 적색 LED 칩, 엘로우 그린(Yellow green) LED 칩 등의 유색 LED 칩과 UV LED 칩 중에서 어느 하나 또는 혼합되어 구성될 수 있다. 상기 발광 소자(120)는 칩 종류에 따라 적어도 하나의 와이어 또는 플립 방식으로 탑재될 수 있으며, 이에 한정하지는 않는다.

상기 캐비티(115)에는 수지물(135)이 형성된다. 상기 수지물(135)은 실리콘 또는 에폭시 등과 같은 투명한 수지를 이용하여 몰딩하며, 상기 수지물(135)에는 적어도 한 종류의 형광체가 첨가될 수 있다. 상기 발광 소자(120)가 청색 LED 칩이면, 상기 형광체는 황색 형광체를 이용할 수 있으며, UV LED 칩이면 레드 형광체, 블루 형광체, 그린 형광체를 이용할 수 있다. 이러한 발광 소자와 형광체의 조합은 타켓 광에 따라 변경될 수 있다.

상기 과전압 억제 다이오드(140)는 상기 발광 소자(120)에 역 병렬로 연결될 수 있다. 예컨대, 상기 제1전극(131)에는 상기 발광 소자(120)의 제1전극 패드(미도시) 및 상기 과전압 억제 다이오드(140)의 제 2전극 패드(미도시)가 연결되며, 상기 제2전극(132)에는 상기 발광 소자(120)의 제2전극 패드(미도시) 및 상기 과전압 억제 다이오드(140)의 제1전극 패드(미도시)가 연결될 수 있다.

상기 과전압 억제 다이오드(140)는 단방향 애벌란시 다이오드 또는 정전압 다이오드로서, 전기적인 충격으로부터 상기 발광 소자(120)를 회로적으로 보호하는 보호용 소자이다. 상기 과전압 억제 다이오드(140)는 상기 발광 소자(120)로부터 입력되는 과전압 흡수용으로서, 예컨대, 낙뢰에 유도된 대전류 고전압이 서지(Surge)나 주변의 고압선 등으로부터 유도된 서지(surge)로부터 상기 발광 소자(120)를 보호할 수 있다.

상기 과전압 억제 다이오드(140)는 상기 발광소자(120)의 손상을 주는 전압이 유입되면, 그 전압의 크기를 상기 발광 소자(120)가 손상되지 않을 정도로 감소시키는 PN 접합의 애벌란시(Avalanche) 동작이나 클램핑(clamping) 전압에 의해 제한하게 된다. 또한 과도 현상이 발생되면 상기 과전압 억제 다이오드(140)는 제한전압(Clamping Voltage)인 안전 전압을 제한시키고, 동시에 잠재적인 회로 손상 전류를 전도시켜 준다.

한편, 상기 패키지 몸체(110)는 실리콘 웨이퍼로 구현될 수 있으며, 상기 실리콘 웨이퍼는 N형 또는 P형 기판으로서, 상기 실리콘 웨이퍼에 불순물을 확산시켜 주어, 과전압 억제 다이오드(140)를 집적할 수 있다. 예컨대, 상기 실리콘 웨이퍼가 N형 기판인 경우, P형 불순물을 확산하여 PN 접합의 과전압 억제 다이오드(140)로 구현하고, 복수의 전극(예: 도금 판) 및 발광 소자에 전기적으로 연결시켜 줄 수 있다. 또한 실리콘 웨이퍼 아래에 수납 공간을 형성하여, 상기 복수의 전극에 상기 과전압 억제 다이오드를 탑재할 수 있다. 이러한 변형 예는 실시 예의 기술적 범위 내에서 구현될 수 있다.

도 3 및 도 4를 참조하면, 상기 과전압 억제 다이오드(140)는 상기 발광 소자(120)와 역 병렬로 연결되며, 외부에서 유입되는 ESD 또는 과전압을 억제하여 상기 발광 소자(120)를 보호하게 된다.

상기 과전압 억제 다이오드(140)는 상기 패키지 몸체(110) 내에서 상기 발광 소자(120)와 병렬로 접속되며, 상기 발광 소자(120)의 양단에 걸리는 임계 전압(V3: Threshold voltage)이 초과될 때 입력 전류를 우회시키고, 상기 발광소자(120)의 양단에 걸리는 전압을 낮은 클램프 전압(Vc)으로 제한하여, 상기 발광 소자(120)를 보호하게 된다.

여기서, 상기 과전압 억제 다이오드(140)는 응답시간이 빠른 특성이 있으며, 이러한 초고속 응답시간은 1ns에 불과한 ESD 펄스의 상승 시간에 반응하게 되어, 단시간 내에 더 큰 전류를 처리할 수 있다. 또한 상기 과전압 억제 다이오드(140)는 상기 발광소자(120)가 손상되지 않도록 유입되는 과전류를 충분히 낮은 수준으로 억제하게 된다.

도 5는 도 1의 과전압 억제 다이오드의 다른 예를 나타낸 회로 구성도이다.

도 5를 참조하면, 과전압 억제 다이오드(141)는 상기 발광 소자(120)에 병렬로 연결되며 양방향 애벌란시(Avalanche) 다이오드로 구현할 수 있다. 상기 과전압 억제 다이오드(141)의 임계전압과 클래프 전압 특성은 상기 과전압 억제 다이오드(141)의 역방향 스탠드-오프 전압에 의해 결정된다. 상기 과전압 억제 다이오드(141)는 상기 발광 소자(120)의 양 전극으로 유입되는 과전압 또는 과전류로부터 상기 발광 소자(120)를 보호하게 된다.

도 6은 제2실시 예에 따른 발광 다이오드 패키지를 나타낸 측 단면도이다. 상기 제2실시 예를 설명함에 있어서, 상기 제1실시 예와 동일 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.

도 6을 참조하면, 발광 다이오드 패키지(100A)는 패키지 몸체(110) 위에 복수의 전극(131,132)이 배치되며, 상기 복수의 전극(131,132)에는 발광 소자(120A)가 플립 방식으로 탑재된다. 상기 발광 소자(120A)는 수평형 LED 칩으로 구현될 수 있으며, Au 범프 등을 이용하여 상기 복수의 전극(131,132)에 전기적으로 연결된다.

상기 과전압 억제 다이오드(140)는 상기 복수의 전극(131,132) 아래에 플립 방식으로 탑재되며, 상기 패키지 몸체(110) 내에 내장된다. 이에 따라 상기 발광소자(120A)는 상기 과전압 억제 다이오드(140)에 대응되며 서로 병렬 회로를 구성하게 된다.

도 7은 제3실시 예에 따른 발광 다이오드 패키지를 나타낸 측 단면도이다. 상기 제3실시 예를 설명함에 있어서, 상기 제1실시 예와 동일 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.

도 7을 참조하면, 발광 다이오드 패키지(100B)는 패키지 몸체(110) 위에 복수의 전극(131,132)이 배치되며, 발광 소자(120B)는 제1전극(131)에 도전성 접착제로 다이 본딩되고, 제2전극(132)에 와이어(125)로 연결된다. 상기 발광 소자(120B)는 수직형 LED 칩으로 구현될 수 있다.

상기 과전압 억제 다이오드(140)는 상기 복수의 전극(131,132) 아래에 플립 방식으로 탑재되며, 상기 패키지 몸체(110) 내에 내장된다. 이에 따라 상기 발광소자(120B)는 상기 과전압 억제 다이오드(140)에 대응되며 서로 병렬 회로를 구성하게 된다.

도 8은 제4실시 예에 따른 발광 다이오드 패키지를 나타낸 측 단면도이다. 상기 제4실시 예를 설명함에 있어서, 상기 제1실시 예와 동일 부분에 대해서는 제1실시 예를 참조하며, 중복 설명은 생략하기로 한다.

도 8을 참조하면, 상기 발광 다이오드 패키지(100C)는 복수의 발광 소자(121,122,123) 및 복수의 과전압 억제 다이오드(142,143,144)를 포함한다.

상기 패키지 몸체(110)의 캐비티(115)에는 복수의 전극(131,132,133,134)이 배치되며, 상기 복수의 전극(131,132,133,134)에는 와이어(122)로 복수의 발광 소자(121,122,123)가 직렬로 연결된다. 상기 발광소자(121,122,123)는 칩 종류에 따라 적어도 하나의 와이어 또는 플립 방식으로 탑재될 수 있으며, 이에 대해 한정하지는 않는다.

상기 복수의 전극(131,132,133,134)은 발광 소자(121,122,123)의 개수에 따라 달라질 수 있다. 예컨대, 3개의 발광 소자(121,122,123)의 직렬 연결은 4개의 전극(131,132,133,134)에 의해 연결될 수 있다. 상기 패키지 몸체(110)의 외부에는 제1전극(131) 및 제2전극(132)의 타단이 연장될 수 있다. 여기서, 상기 복수의 발광 소자(121,122,123)는 서로 병렬로 연결될 수 있으며, 이에 따라 전극패턴도 달라질 수 있다. 상기 복수의 전극(131,132,133,134)은 상기 캐비티(115) 내에 소정 간격을 갖고 일렬로 배치될 수 있다.

상기 복수의 전극(131,132,133,134) 아래에는 과전압 억제 다이오드(142,143,144)가 플립 방식으로 탑재되어, 각 발광 소자(121,122,123)와 병렬 회로를 구성하게 된다. 예를 들면, 상기 제1전극 및 제2A전극(131,133)에는 제1발광소자(121) 및 제1과전압 억제 다이오드(142)가 병렬로 연결되며, 상기 제2A전극 및 제1A전극(133,134)에는 제2발광소자(122) 및 제2과전압 억제 다이오드(143)가 병렬로 연결되며, 상기 제1A전극 및 제2전극(133,132)에는 제3발광소자(123) 및 제3과전압 억제 다이오드(143)가 병렬로 연결된다.

상기 복수의 과전압 억제 다이오드(142,143,144)는 상기 패키지 몸체(110) 내에 내장된다.

여기서, 상기 복수의 발광소자(121,122,123)가 병렬로 배치된 경우, 하나의 과전압 억제 다이오드로 배치할 수 있다.

도 9는 도 1을 이용한 면 광원 장치를 나타낸 도면이다.

도 9를 참조하면, 면 광원 장치(200)는 발광 다이오드 패키지(100), 광 가이드 플레이트(160), 반사판(170), 인쇄회로기판(150)을 포함한다. 상기 인쇄회로기판(150)에는 적어도 하나의 발광 다이오드 패키지(100)가 어레이되고, 상기 발광 다이오드 패키지(100)의 광 출사면에는 상기 광 가이드 플레이트(160)가 배치된다. 상기 광 가이드 플레이트(160)는 PMMA, PC 재질로 이용할 수 있으며, 상기 발광 다이오드 패키지(100)로부터 출사된 점 광원을 면 광원으로 조사하게 된다.

상기 광 가이드 플레이트(160)의 상면 또는/및 하면에는 반사 패턴(미도시)이 형성되어 있어, 상기 반사 패턴(160)은 상기 광 가이드 플레이트(160) 내부로 진행하는 광을 효과적으로 반사시켜 줄 수 있다.

상기 반사판(170)은 상기 광 가이드 플레이트(160)의 출사면의 반대측에 배치되어 있어서, 상기 광 가이드 플레이트(160)로부터 누설되는 광을 반사시켜 준다.

또한 상기 광 가이드 플레이트(160)에서 출사된 면 광원은 적어도 하나의 광학 시트 예컨대, 확산 시트, 프리즘 시트 등을 이용하여 광을 확산 및 집광시켜 줄 수 있다. 실시 예에 따른 면 발광 장치를 이용하여 휴대 단말기, 컴퓨터 등의 액정 표시 장치의 프론트 라이트 또는/및 백 라이트 등의 광원, 조명 분야 등의 발광장치로서 구성할 수 있다.

이상에서는 실시 예를 중심으로 설명하였으나 이는 단지 예시일뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.

예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.