Bekannte Speicher dieser Art sind in fast allen modernen Rechenanlagen als sehr schnelle Pufferspeicher zwischen dem Prozessor und dem Hauptspeicher vorgesehen und werden als Prozessor-Cache-Speicher oder oft auch kurz als CPU-Cache bezeichnet. Ein CPU-Cache ist deutlich schneller, aus Kostengründen aber auch deutlich kleiner als der Hauptspeicher. Im Vergleich zu einer Zentraleinheit ohne CPU- Cache ist die Ausführungsgeschwindigkeit einer Zentraleinheit mit CPU-Cache-natürlich bei gleich großen Hauptspeichern- deutlich größer.

Es wird zwischen First-Level-Cache-Speichern und Second- Level-Cache-Speichern unterschieden. Der First-Level-Cache- Speicher befindet sich direkt im Prozessor, so dass dieser mit Prozessortakt ohne Wartezyklen auf ihn zugreifen kann.

Seine Größe ist fest vorgegeben. Der Second-Level-Cache- Speicher befindet sich hingegen auf der Hauptplatine und arbeitet daher im Platinentakt, der niedriger als der Prozessortakt ist. Da er aus Speicherbausteinen besteht, kann seine Speicherkapazität durch Hinzufügen von weiteren Speicherbausteinen vergrößert werden. Während des Betriebs der Rechenanlage ist folglich die Speicherkapazität sowohl des First-Level-Cache-Speichers als auch des Second-Level- Cache-Speichers unveränderbar.

Es gibt jedoch zum einen Anwendungsprogramme, wie zum Beispiel Datenbankprogramme, die möglichst viel Hauptspeicher benötigen oder für die die Ausführungsgeschwindigkeit des Prozessors weniger wichtig ist, und zum anderen

Anwendungsprogramme, wie zum Beispiel 3D-Zeichenprogramme und Videospiele, die nur wenig Hauptspeicher benötigen oder für die eine hohe Ausführungsgeschwindigkeit des Prozessors gewünscht wird. Da im Betrieb der Rechenanlage weder die Größe des Hauptspeichers noch die des Cache-Speichers, der die Ausführungsgeschwindigkeit des Prozessors beeinflusst, geändert werden kann, ist es derzeit nur mit großem Aufwand möglich, eine Anpassung an die genannten Erfordernisse der verschiedenen Anwendungsprogramme vorzunehmen.

Es ist daher Aufgabe der Erfindung, einen Speicher der genannten Art zu schaffen, der von dem Prozessor ganz oder teilweise als Hauptspeicher verwendet werden kann.

Diese Aufgabe wird durch einen Speicher für die Zentraleinheit einer Rechenanlage gemäß dem Patentanspruch 1 gelöst.

Jede Speicherzelle des Speichers, der im folgenden auch als konfigurierbarer Speicher bezeichnet wird, weist demnach vier Speicherbereiche auf : Der Datenbereich enthält die eigentlichen Daten, also Programmbefehle oder zu verarbeitende Daten, die von der Cache-Logik des Prozessors aus dem Hauptspeicher bereits kopiert worden sind oder noch in diesen kopiert werden müssen ; der Adressbereich enthält die zugehörige Adresse ; der Kennungsbereich enthält von der Cache-Logik erzeugte Informationen, die für die Verwaltung des Nachladens neuer Daten aus dem Hauptspeicher und das Ersetzen zu überschreibender Speicherzellen bei vollem Speicher benötigt werden und zum Beispiel Informationen darüber umfasst, ob die entsprechende Speicherzelle gültig ist, wann sie zuletzt und wie häufig sie benutzt worden ist ; und der Verwendungsbereich enthält Informationen dauber, ob die entsprechende Speicherzelle als Cache-Speicher oder aber als Hauptspeicher verwendet werden kann.

Bei einer Verwendung als Cache-Speicher kann bei genügender Größe des Verwendungsbereichs auch noch zwischen verschiedenen Speichern oder Peripheriegeräten, für die diese Speicherzelle als Cache-Speicher dienen soll, unterschieden werden.

Bevorzugt ist vorgesehen, dass der konfigurierbare Speicher auf dem Prozessorchip angeordnet ist. Dies hat den Vorteil, dass der Zugriff auf den konfigurierbaren Speicher mit dem Prozessortakt erfolgen kann.

In diesem Fall kann bei genügender Größe des konfigurierbaren Speichers oder geringem Hauptspeicherbedarf des gerade in der Rechenanlage ablaufenden Anwendungsprogramms ganz auf den Hauptspeicher auf der Hauptplatine verzichtet werden. Der konfigurierbare Speicher ist daher auch für sehr kleine Rechenanlagen, wie sie zum Beispiel auf Chip-Karten vorgesehen sind, geeignet, weil dort zusätzlicher Hauptspeicher besonders teuer ist.

Der konfigurierbare Speicher ist auch für Rechenanlagen mit mehr als einem Prozessor geeignet. Er kann dann für jeden Prozessor als Cache-Speicher und/oder Hauptspeicher dienen.

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der beigefügten Zeichnungen näher beschrieben : FIG. 1 zeigt schematisch die Struktur einer Zentraleinheit in einer ersten Ausführungsform ; FIG. 2 zeigt schematisch die Struktur des konfigurierbaren Speichers in der Zentraleinheit der FIG. 1 ; und FIG. 3 zeigt schematisch die Struktur einer Zentraleinheit in einer zweiten Ausführungsform.

In der FIG. 1 ist schematisch die Struktur einer Zentraleinheit 10 in einer ersten Ausführungsform dargestellt. Diese Zentraleinheit 10 umfasst einen Prozessor 12, einen Hauptspeicher 14, ein Ein-/Ausgabewerk 16 und einen konfigurierbaren Speicher 18 auf, die gemeinsam mit dem Bus 20 auf einer Hauptplatine angeordnet sind.

Das Ein-/Ausgabewerk 16 steuert die Übertragung von Daten zwischen der Zentraleinheit 10 und den (nicht dargestellten) Peripheriegeräten, wie zum Beispiel Tastatur, Bildschirm, Drucker, Magnetplattenspeicher, Diskettenlaufwerk, CD-ROM- Laufwerk, Modem, usw.

Der konfigurierbare Speicher 18 ist hier wie der Hauptspeicher 14 außerhalb des Prozessors 12 auf der Hauptplatine angeordnet.

Obwohl die Zentraleinheit 10 gemäß der FIG. 1 nur einen Prozessor 12 aufweist, der auf den konfigurierbaren Speicher 18 zugreift, kann auch wenigstens ein (nicht dargestellter) weiterer Prozessor vorgesehen sein, der wie der dargestellte Prozessor 12 auf den konfigurierbaren Speicher 18 zugreift.

In der FIG. 2 ist eine bevorzugte Ausführungsform des konfigurierbaren Speichers 18 für die Zentraleinheit einer Rechenanlage dargestellt. Der konfigurierbare Speicher 18 ist hier in n Speicherzellen 22 aufgeteilt. Jede Speicherzelle 22 ist wiederum in einen Datenbereich 24, einen Adressbereich 26, einen Kennungsbereich 28 und einen Verwendungsbereich 30 aufgeteilt. Der Datenbereich 24 enthält die eigentlichen Daten, während der Adressbereich 26 die Speicheradresse der entsprechenden Speicherzelle 22 enthält. Der Kennungsbereich 28 enthält Informationen aber die Gültigkeit, den Zeitpunk der letzten Benutzung und die Häufigkeit der Benutzung der entsprechenden Speicherzelle 22, die auch in bekannten CPU- Cache-Speichern gemäß der Cache-Logik des Prozessors 12 benutzt werden, so dass hier auf sie nicht ausführlicher

eingegangen werden muss. Der Verwendungsbereich 30 enthält schließlich Informationen über die Verwendung oder Konfiguration der entsprechenden Speicherzelle 22 als Cache- Speicher oder aber als Hauptspeicher.

Gemäß der FIG. 2 hat der Verwendungsbereich 30 eine Größe von 2 Bit, so dass darin Informationen aber insgesamt vier verschiedene Verwendungen oder Konfigurationen einer jeden Speicherzelle 22 gespeichert werden können. So kann beispielsweise der Wert 00 des Verwendungsbereichs 30 einer bestimmten Speicherzelle 22 angeben, dass diese Speicherzelle 22 als Hauptspeicher, der bei der Zentraleinheit 10 der FIG. 1 also zusätzlich zu dem Hauptspeicher 14 auf der Hauptplatine verfügbar ist, verwendet werden kann, während die übrigen Werte 01, 10 und 11 jeweils die Verwendung dieser Speicherzelle 22 als Cache-Speicher für verschiedene andere Speicher oder Peripheriegeräte, wie zum Beispiel ein Diskettenlaufwerk, ein CD-ROM-Laufwerk und den Hauptspeicher 14 auf der Hauptplatine, angeben können.

Falls die im Verwendungsbereich 30 enthaltene Information die Verwendung einer Speicherzelle 22 als Cache-Speicher angibt, ist der Zugriff durch die Cache-Logik auf diese Speicherzelle 22 freigegeben, so dass sie beispielsweise gelöscht und durch neue Daten aus dem Hauptspeicher 14 überschrieben werden kann. Falls hingegen die Verwendungsinformation die Verwendung als Hauptspeicher angibt, ist der Zugriff durch die Cache-Logik auf diese Speicherzelle 22 gesperrt, so dass der Prozessor 12 diese Speicherzelle 22 als Hauptspeicher verwenden kann. Die Verwendungsinformation kann beispielsweise durch das gerade in der Rechenanlage ablaufende Anwendungsprogramm nach seinem Bedarf beeinflussz werden.

In der FIG. 3 ist eine Zentraleinheit 10 in einer zweiten Ausführungsform dargestellt. Hier ist der konfigurierbare Speicher 18 im Unterschied zu der ersten Ausführungsform der

FIG. 1 nach Art eines First-Level-Cache-Speichers bereits direkt auf dem Prozessorchip 32 angeordnet. Außerdem fehlt hier der bei der ersten Ausführungsform auf der Hauptplatine angeordnete Hauptspeicher 14 vollständig, da der konfigurierbare Speicher 18 ganz oder teilweise als Hauptspeicher dient. Die Hauptplatine dieser Zentraleinheit 10 ist also kleiner und einfacher aufgebaut als die der FIG. 1.