Verfahre ⁿ ^d Verrichtung zum Erzeugen von HWM-Signalen

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Erzeugen von PWM-Signalen Solche PWM-Signale dienen der Ansteuerung von Leistungstransistoren in einem Umrichter

Ein Umrichter dient beispielsweise wie in der DE 10 2005 061 388 A1 be- schrieben dazu, die Gleichspannung eines Zwischenkreises in einen dreiphasigen Wechselstrom zur Ansteuerung eines Elektromotors mit drei Mo- torphasen umzuwandeln

Ganz allgemein soll ein Umrichter mittels der PWM-Signale eine vorgegebene Spannung in einer Motorphase möglichst genau einstellen Dabei ist es natürlich von Vorteil, wenn die Spannung sehr fein vorgeben werden kann In einem digitalen Umrichter bedeutet das aber, dass Digitalzahler mit sehr hohen Taktfrequenzen betrieben werden müssen, was mitunter zu schaltungstechnischen Problemen oder zumindest zu einem hohen schaltungstechnischen Aufwand fuhrt

Aufgabe der Erfindung ist es, eine Verfahren und eine Vorrichtung zum Erzeugen von PWM-Signalen anzugeben, die es unter Einsatz erschwinglicher digitaler Schaltkreise ermöglichen, die Spannung sehr fein vorzugeben, ohne dabei besonders hohe Taktfrequenzen des Digitalzahler zu erfordern

Diese Aufgabe wird gelost durch ein Verfahren nach Anspruch 1 und eine Vorrichtung gemäß dem unabhängigen Vorrichtungsanspruch Vorteilhafte Details ergeben sich aus den abhangigen Ansprüchen

Es wird ein PWM-S'gna! zum Ansteuern der Leistungstransistoren einer Halbbrücke eines Umrichters mittels einer digitalen Schaltung erzeugt, in der ein interner Referenzwert mit einem Zahlerstand einer Zahlrampe verglichen wird Dabei hangt ein logischer Zustand des PWM-Signals davon ab, ob der interne Referenzwert großer als der Zahlerstand der Zahlrampe ist Gemäß der Erfindung wird nach jedem Vergleich zwischen dem internen Referenz-

wci i und uem /_.anιerstand ein vom Ergebnis dieses Vergleichs abhangiges, n Bit breites Datenwort seriell als PWM-Signal ausgegeben, wobei n großer oder gleich 2 ist

Durch das Erzeugen und serielle Ausgeben des passend gebildeten Daten- wortes lasst sich die Auflosung des PWM-Signals bei gegebenem Wertebereich und Zahlertakt der Zahlrampe etwa um den Faktor n steigern, ohne dass die schaltungstechnischen Anforderungen erheblich steigen wurden Umwandler zum schnellen, an einen langsameren Takt gekoppelten seriellen Ausgeben von Datenwortern sind nämlich als Standardbausteine gunstig erhältlich

Weitere Vorteile sowie Einzelheiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung einer bevorzugten Ausfuhrungsform anhand der Figuren Dabei zeigt

Figur 1 einen Umrichter gemäß dem Stand der Technik,

Figur 2 eine Dreiecksspannung und Steuerspannungen gemäß einem PWM-Verfahren nach dem Stand der Technik,

Figur 3 eine Zahlrampe und ein Referenzwert gemäß einem digitalen PWM-Verfahren nach dem Stand der Tech- nik,

Figur 4 eine Vorrichtung zum Erzeugen von PWM-Signalen,

Figur 5 ein Ablaufdiagram für ein Verfahren zum Erzeugen von PWM-Signalen,

Figur 6 eine Tabelle für die Auswahl geeigneter Datenworter

Die Figur 1 zeigt ein Prinzipschaitbild eines Umrichters U, wie er beispielsweise in der oben erwähnten DE 10 2005 061 388 A1 beschrieben ist Mit-

tels ! lalbufückci iboiiaüungen B mit je zwei Leistungstransistoren T wird jede Motorphase U, V, W eines Elektromotors M entweder mit der positiven Zwi- schenkreisspannung +Uz oder mit der negativen Zwischenkreisspannung - Uz verbunden. Hierzu wird an jede Halbbrücke B aus zwei in Reihe ge- schalteten Leistungstransistoren T jeweils ein logisches PWM-Signal PWM angelegt, wobei jeweils ein Leistungstransistor direkt angesteuert wird, der andere über einen Inverter I. Dadurch liegt jede Motorphase je nach logischem Pegel des jeweiligen PWM-Signals entweder auf +Uz (logisch 1 ) oder auf -Uz (logisch 0). Zu beachten ist, dass beim Umschalten zwischen +Uz und -Uz eine kurze Totzeit eingehalten werden muss, während der beide Leistungstransistoren T einer Halbbrücke B nicht leitend sind, um einen Kurzschluss der Zwischenkreisspannung zu vermeiden.

In Figur 2 ist vereinfacht eine Möglichkeit zum Erzeugen von PWM-Signalen dargestellt. Bei den PWM-Signalen handelt es sich um pulsweitenmodulierte Rechtecksignale. Für jede Motorphase U, V, W wird eine Dreieckspannung Ud mit einer Steuerspannung Us, Vs, Ws verglichen. Liegt z.B. die Steuerspannung Vs über der Dreieckspannung Ud, so ist das PWM-Signal PWM für die Motorphase V logisch 1 , und die Motorphase V wird mit der positiven Zwischenkreisspannung +Uz verbunden. Liegt die Steuerspannung unter der Dreieckspannung, so ist das zugehörige PWM-Signal logisch 0, und die zugehörige Motorphase wird mit der negativen Zwischenkreisspannung -Uz verbunden. Je höher also die Steuerspannung liegt, desto länger ist die jeweilige Motorphase mit +Uz verbunden, und umgekehrt. über das Tastverhältnis des PWM-Signals wird so die mittlere Spannung eingestellt, die an der jeweiligen Motorphase anliegt.

Je höher die auch als PWM-Frequenz bezeichnete Frequenz der Dreieckspannung Ud liegt, desto besser kann die durch die Steuerspannung vorgegebene Spannung in der Motorphase mittels Pulsweitenmodulation eingestellt werden. Höhere PWM-Frequenzen bewirken ein schnelleres Erreichen der benötigten Motorströme, sowie eine Abnahme der Stromwelligkeit und damit verbunden eine Abnahme der Wirbeistromverluste.

- A -

in digitai angesteuerten Umrichtern wird wie in Figur 3 angedeutet das analoge Dreieckssignal der Figur 2 durch eine Zählrampe C ersetzt. Die Steuerspannung wird als variabler, digitaler Referenzwert Ref vorgegeben, wobei der Wertebereich des Referenzwertes in etwa mit dem Wertebereich der Zählrampe übereinstimmt, aber etwas kleiner ist. Im Beispiel der Figur 3 ist das PWM-Signal PWM eine logische „1", so lange der Referenzwert Ref kleiner ist als die Zählrampe C (oder genauer: als der Zählerstand der Zählrampe C), bzw. eine logische „0" sonst. Der logische Zustand des PWM-Sig- nals PWM hängt also vom Vergleich des Referenzwertes Ref mit der Zähl- rampe C ab.

Von der Zählfrequenz und dem Wertebereich der Zählrampe C hängt nun die Qualität der erzeugt PWM-Signale PWM ab. Möchte man die Qualität steigern, benötig man Zähler mit einem größeren Wertebereich und damit eine höhere Zählfrequenz. Beide Maßnahmen erhöhen die Ansprüche an die verwendete Elektronik erheblich.

Die Figur 4 zeigt schematisch eine erfindungsgemäß verbesserte Vorrichtung zum Erzeugen von PWM-Signalen. Von einer Steuerung NC wird ein Referenzwert Ref generiert, der dem Referenzwert Ref der Figur 3 entspricht, aber über einen größeren Wertebereich verfügt. Dieser Referenz- wert Ref wird in einer Logikschaltung L verarbeitet. Dabei wird ein Datenwort W erzeugt, das über einen Umwandler S seriell als PWM-Signal PWM an den Umrichter U ausgegeben wird.

Da die in der Logikschaltung L integrierte Zählrampe C trotz des größeren Wertebereichs des Referenzwertes Ref der Steuerung NC nicht schneller zählen soll, bleibt Wertebereich der Zählrampe C unverändert und ist damit kleiner als der Wertebereich von Ref.

Für den Vergleich mit der Zählrampe C wird dann nicht der Referenzwert Ref von der Steuerung NC herangezogen, sondern der ganzzahlige Anteil einer Division des Referenzwerts Ref durch eine ganze Zahl n:

Ref = int (Ref / n);

wübci Ref der zum Vergieicn mit der Zählrampe C herangezogene Referenzwert ist, Ref der von der Steuerung NC gelieferte Referenzwert mit im Vergleich zu Ref n-fach größerem Wertebereich, und n einer ganzen Zahl größer oder gleich 2. Entsprechend könnte der von der Steuerung NC ge- lieferte Referenzwert Ref auch als externer Referenzwert Ref bezeichnet werden, und der daraus abgeleitete Referenzwert Ref als interner Referenzwert Ref.

Der Vergleich dieses so gebildeten internen Referenzwertes Ref mit dem Zählerstand einer Zählrampe C entscheidet letztlich über den logischen Zu- stand des PWM-Signals PWM. Als Ergebnis dieses Vergleichs wird aber nun das Datenwort W erzeugt, das eine Breite von n Bit aufweist. Dieses Datenwort W wird anschließend vom Umwandler S seriell als PWM-Signal ausgeben.

Solche Umwandler S sind beispielsweise als SERDES - Bausteine weit ver- breitet. Sie benötigen lediglich einen langsamen externen Takt und können die schnelle serielle Ausgabe auf diesen langsamen Takt synchronisieren, etwa mittels einer üblichen PLL - Schaltung. Somit ist es möglich, das Datenwort W vollständig während eines Zähltaktes der Zählrampe C auszugeben, wenn der Umwandler S mit dem Takt der Zählrampe C synchroni- siert wird. Ein Beispiel für einen zum Zeitpunkt der Anmeldung verfügbaren Baustein ist der DS90CR285 der Firma National Semiconductor. Im einfachsten Fall verfügt ein geeigneter Umwandler S über ein Schieberegister, das einmal pro Paralleltakt ein Datenwort W mit n Bits entgegen nimmt und dieses im n-fach schnelleren Serielltakt ausgibt.

Die Figur 5 erläutert anhand eines Flussdiagramms die Funktionsweise der Logikschaltung L, in der das Datenwort W generiert wird.

Im Schritt 1 wird die Zählrampe C initialisiert, also z.B. auf 0 gesetzt.

Im Schritt 2 wird geprüft, ob die Zählrampe C (bzw. deren Zählerstand) kleiner als der interne Referenzwert Ref ist, der wie oben beschrieben aus dem von der Steuerung NC vorgegebenen externen Referenzwert Ref abgeleitet

isi isi αies αer t-aii, wird in schritt ö ein Datenwort W erzeugt, dass nur aus logischen „1 " besteht. Ist dies nicht der Fall, so wird zu Schritt 3 verzweigt.

in Schritt 3 wird überprüft, ob der Zählerstand der Zählrampe gerade genau dem internen Referenzwert Ref entspricht. Ist dies nicht der Fall, so wird im Schritt 4 ein Datenwort W erzeugt, dass nur aus logischen „0" besteht. Ist dies aber der Fall, so wird zu Schritt 5 verzweigt.

Im Schritt 5 wird ein Datenwort W erzeugt, das zum Teil aus logischen „1" und zum Teil aus logischen „0" besteht. Das Zustandekommen des Datenworts W im Schritt 5 sei im Folgenden noch näher erklärt.

Im Schritt 7 wird das Datenwort W über den Umwandler S seriell ausgegeben, wobei der Umwandler z.B. mittels einer PLL-Schaltung mit der Zählrampe C synchronisiert ist: Während jedem Zählschritt der Zählrampe C wird ein Datenwort W seriell ausgeben.

In Schritt 8 wird die Zählrampe inkrementiert, in Schritt 9 wird geprüft, ob der Endwert P der Zählrampe C bereits überschritten ist. Ist das noch nicht der Fall, so wird zu Schritt 2 verzweigt, andernfalls zu Schritt 1 , in dem die Zählrampe auf den Ausgangswert zurückgesetzt wird.

Die Zählrampe C kann dabei wie hier beschrieben aufsteigend durchlaufen werden, aber auch absteigend, oder sogar abwechselnd aufsteigend und absteigend, was der Dreieckspannung im anhand der Figur 2 beschriebenen analogen Verfahren zur Erzeugen von PWM-Signalen am ehesten entspricht.

Es sei nun das Zustandekommen des Datenwortes W im Schritt 5 genauer erklärt. Wenn n die Breite des Datenwortes W ist (also n=16 im vorliegenden Beispiel), und die Zähiramμe C von 0 bis P (im Beispiel sei P = 63) lauft, so wäre nach dem Stand der Technik ein externer Refereπzwert zwischen 0 und 63 möglich (wobei Werte nahe der Grenzen aus technischen, hier nicht wichtigen Gründen ausgeschlossen sind). Gemäß der Erfindung sind nun hochauflösende externe Referenzwerte Ref zwischen 0 und 1023 möglich. Dies verfeinert die Auflösung des PWM-Signals also um den Faktor n.

iii UKIi Scππuen 2 unα 3 wird wie oben erklart nicht dieser von der Steuerung NC gelieferte hochauflosende externe Referenzwert Ref betrachtet, sondern der ganzzahhge Anteil des Quotienten aus hochauflosendem externen Referenzwert Ref und n, also ein erst in der Logikschaltung L gebildeter interner Referenzwert Ref Lediglich in Schritt 5, also wenn dieser ganzzahiige Anteil bzw interne Referenzwert Ref gleich dem Zahlerstand der Zahlrampe C ist, wird der Rest R der Division des hochauflosenden externen Referenzwerts Ref durch n betrachtet Für den Rest R gilt

R = (Ref / n) - int (Ref / n)

und damit

R = (Ref / n) - Ref

In Figur 6 sind in einer Tabelle die n = 16 möglichen Werte für diesen Rest R in dezimaler (R[real]) und binarer (R[bιn]) Darstellung angegeben In Schritt 5 wird also anhand des Restes R der Division des hochauflosenden exter- nen Referenzwerts Ref durch die Breite des Datenworts n ein Datenwort W ausgewählt Je naher dieser Rest R bei Null liegt, desto weniger Bits vom logischen Zustand „1" enthalt das Datenwort W

Enthalt das Datenwort Bits vom logischen Zustand „1", so müssen diese - bei wie in Figur 3 dargestellt aufsteigend durchlaufener Zahlrampe C - zuerst seriell über den Umwandler S ausgegeben werden, sind also am Anfang des Datenwortes W angeordnet Ebenso sind alle Bits vom logischen Zustand „0" am Ende des Datenwortes W angeordnet, wie man der Figur 6 entnehmen kann Wird die Zahlrampe C absteigend durchlaufen, so muss diese Reihenfolge jedoch umgekehrt werden

Die erfindungsgernaße Vorrichtung zum Erzeugen von PvvM-Signalen bewirkt also letztlich, dass in dem Bereich, in dem die Zahirampe C bis auf den Rest R mit dem intern gebildeten Referenzwert Ref übereinstimmt, die höhere Auflosung des von der Steuerung NC gelieferten externen Referenzwertes Ref dazu verwendet wird, den Umschaltzeitpunkt des PWM-Signals genauer zu setzen als dies mit dem Takt der Zahlrampe C möglich wäre

IDies wird ennüyiidu durch die geeignete Auswani des Uatenwortes W, bei dem der übergang von logisch „1 " auf logisch „0" entsprechend dem Rest R festgelegt wird, sowie durch die schnelle, mit dem Zähltakt synchronisierte Ausgabe dieses Datenwortes W als PWM-Signal während eines Zähltaktes der Zählrampe C.

Mit einer Zählrampe, die mit gut beherrschbaren 100 MHz zählt, lässt sich für n = 16 mit dem erfindungsgemäßen Verfahren bzw. der erfindungsgemäßen Vorrichtung ein PWM-Signal erzeugen, dessen Auflösung mit einem Verfahren bzw. einer Vorrichtung nach dem Stand der Technik nur mit einer Zählfrequenz von 1.6 GHz zu erreichen wäre. Derart hohe Zählfrequenzen sind derzeit nur mit großem schaltungstechnischen Aufwand zu erreichen.