【명세서】

【발명의 명칭】

LDPC코드의 인코딩 및 디코딩을수행하는 방법과 이를 위한통신 장치 【기술분야】

[001] 본 발명은 무선통신에 관한 것으로， 보다 상세하게는, LDPC 코드의 인코딩 및 디코딩을수행하는 방법과 이를 위한통신 장치에 관한 것이다.

【배경기술】

[002] 4G 이후의 차세대 이동통신 시스템에서는 다수의 송신자와 수신자가 네트워크를 구성하여 정보를 주고 받는 다자간 협력 통신을 가정하고 있는데 이는 정보 전송률을 극대화하고 통신 음영 지역이 잘 발생하지 않게 하고자 함이다. 정보이론에 따르면 이러한 통신 환경에서 모든 정보를 점대점 채널을 형성해서 전송하는 것보다 네트워크상에서 다중점 채널을 적절히 형성해서 정보를 유동적으로 전송하는 것이 전송 속도를 더 높일 수 있는 방법이 되며 전체 네트워크의 채널 용량에 근접할 수 있게 된다. 그러나 이론적이 아닌 실용적인 측면에서 네트워크 채널 용량에 근접하는 부호의 설계는 아직까지 해결하지 못한 어려운 문제이며 앞으로 해결해야 할 중요한 문제 중 하나이다. 이에 따라 5G등 가까운 미래의 통신 시스템에서는 여전히 점대점 채널에 최적화되어 있는 터보 코드나 LDPC 코드가 사용될 것으로 예상된다.

[003] 차세대 5G 시스템에서는 Massive Connect i on/Low cost /Low power Service를 target으로 작은 패킷을 간헐적으로 전송하는 Wireless Sensor Network (WSN) ,

Massive Machine Type Communication (MTC) 등이 고려되고 있다.

[004] Massive MTC 서비스는 Connect ion Density Requirement가 매우 제한적인데 반해， 데이터 전송률 (Data Rate)과 End-tc广 End (E2E) Latency Requirement는 매우 자유롭다 (일 예로, Connection Density·' Up to 200,000/km2, E2E Latency： Seconds to hours, DL/UL Data Rate: typically l-100kbps) .

【발명의 상세한 설명】

【기술적 과제】

[005] 본 발명에서 이루고자 하는 기술적 과제는 통신 장치가 LDPC (Low Dens i ty Parity Check) 인코딩을수행하는 방법을 제공하는 데 있다.

[006] 본 발명에서 이루고자 하는 다른 기술적 과제는 통신 장치가 1그)ᄄ0 2020/022539 1»（：1^묘2018/008542

Density Parity Check) 디코딩을수행하는 방법을 제공하는 데 있다.

[007] 본 발명에서 이루고자 하는 또 다른 기술적 과제는 LDPCCLow Density Parity Check) 인코딩을수행하는통신 장치를 제공하는 데 있다.

[008] 본 발명에서 이루고자 하는 또 다른 기술적 과제는 LDPC(Low Density Parity Check) 디코딩을수행하는통신 장치를 제공하는 데 있다.

[009] 본 발명에서 이루고자 하는 기술적 과제들은 상기 기술적 과제로 제한되지 않으며， 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

【기술적 해결방법】

[이이 상기의 기술적 과제를 달성하기 위한， 통신 장치가 LDKXLow Density Parity Check) 인코딩을 수행하는 방법은 정보를 생성하는 단계; 상기 정보에 쇼트닝 패턴 (shortening pattern)을 부착하는 단계; 및 상기 shortening pattern이 부착된 정보와 시퀀스를 L抑 C 인코딩을 수행하는 단계를 포함할수 있다. 상기 방법은 수신 측으로상기 shortening pattern에 대한 정보를 전송하는 단계를 더 포함할수 있다. 상기 방법은 상기 정보의 특성에 기초하여 shortening pattern 집합에서 상기 shortening pattern을 결정하는 단계를 더 포함할수 있다. 상기 정보의 특성은상기 정보에 해당하는 비트 시퀀스에서의 ‘1’ 의 가중치 (weight)에 대한 특성을 포함할 수 있다.

[011] 상기의 다른 기술적 과제를 달성하기 위한, 통신 장치가 LDPCCLow Density Parity Check ) 디코딩을 수행하는 방법은 쇼트닝 패턴 (shortening pattern)에 대한 정보를 획득하는 단계; 상기 shortening pattern에 대한 정보에 기초하여 shortening part의 LLR( log-1 ikel ihood ratio) 값을 설정하여 제 1 디코딩을 수행하는 단계; 및 상기 제 1 디코딩의 결과에 기초하여 해당 코드워드의 유효성을 (validation) 검증하는 단계를 포함할 수 있다. 상기 방법은. 상기 해당 코드워드가 유효하지 않으면 상기 해당 코드워드의 부분 코드워드에 대해 유효성을 검증하는 단계; 유효하다고 추정되는 부분 코드워드의 시퀀스들의 상기 LLR 값을 재설정하는 단계; 및 상기 재설정된 LLR 값에 기초하여 상기 해당 코드워드에 대해 제 2 디코딩을 수행하는 단계를 더 포함할 수 있다. 상기 방법은 송신 측으로부터 쇼트닝 패턴 (shortening pattern)에 대한 정보를 수신하는 단계를 더 포함할 수 있다. 상기 제 1 디코딩 및 상기 제 2 디코딩은 학습 기반 belief propagation ( learning based 2020/022539 1»（：1^1{2018/008542

BP) 디코딩에 해당할 수 있다. 상기 해당 코드워드의 유효성은 상기 제 1 디코딩의 결과에 대해 신드롬 체크 (syndrome check)를 통해 검증될 수 있다.

[012] 상기의 또 다른 기술적 과제를 달성하기 위한， LDPCCLow Dens i ty Par i ty

Check) 인코딩을 수행하는 통신 장치는 정보를 생성하고， 상기 정보에 쇼트닝 패턴 (shortening pattern)을 부착하도록 구성된 프로세서; 및 상기 shortening pattern이 부착된 정보의 시퀀스를 LPDC 인코딩을 수행하도록 구성된 LDPC 인코더를 포함할수 있다.

[013] 상기 통신 장치는 수신 측으로 상기 shortening pat tern에 대한 정보를 전송하도록 구성된 송신기를 더 포함할 수 있다. 상기 프로세서는 상기 정보의 특성에 기초하여 shortening pattern 집합에서 상기 shorteni ng pattern을 결정하도록 구성될 수 있다. 상기 정보의 특성은 상기 정보에 해당하는 비트 시퀀스에서의 ‘1’ 의 가중치 (weight )에 대한특성을 포함할수 있다.

[014] 상기의 또 다른 기술적 과제를 달성하기 위한， LDPCCLow Densi ty Par i ty

Check) 디코딩을 수행하는 통신 장치는 쇼트닝 패턴 (shortening pattern)에 대한 정보를 획득하는 프로세서; 및 상기 shortening pattern에 대한 정보에 기초하여 shortening part의 LLR( log-1 ike l ihood rat i o) 값을 설정하여 제 1 디코딩을 수행하고, 상기 제 1 디코딩의 결과에 기초하여 해당 코드워드의 유효성을 (va l i dat ion) 검증하도록 구성되는 LDPC 디코더를 포함할수 있다.

[015] 상기 LDPC 디코더는， 상기 해당 코드워드가 유효하지 않으면 상기 해당 코드워드의 부분 코드워드에 대해 유효성을 검증하고， 유효하다고 추정되는 부분 코드워드의 시퀀스들의 상기 LLR 값을 재설정하며 , 상기 재설정된 LLR값에 기초하여 상기 해당 코드워드에 대해 제 2 디코딩을 수행하도록 구성될 수 있다. 상기 통신 장치는 송신 즉으로부터 쇼트닝 패턴 (shortening pattern)에 대한 정보를 수신하도록 구성되는 수신기를 더 포함할 수 있다. 상기 LDPC 디코더는 상기 해당 코드워드의 유효성을 상기 제 1 디코딩의 결과에 대해 신드롬 체크 ( syndrome check)를 통해 검증하도록 구성될 수 있다.

【발명의 효과】

[016] 본 발명의 일 실시예에 따른 shorteni ng pat tern met hod를 활용한 learning- based decoder를 이용하면 LDPC 코드의 근본적인 문제점인 error f loor 현상을 해결할수 있다, 2020/022539 1 ^» （：1^1{2018/008542

[017] 본 발명에서 얻은 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며， 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

【도면의 간단한 설명】

[018] 본 발명에 관한 이해를 돕기 위해 상세한 설명의 일부로 포함되는， 첨부 도면은 본 발명에 대한 실시예를 제공하고, 상세한 설명과 함께 본 발명의 기술적 사상을 설명한다.

[019] 도 1은 무선통신 시스템 (100)에서의 기지국 (105) 및 단말 (110)의 구성을 도시한 블록도이다.

[02이 도 2는 패리티 체크 행렬을 Tanner 그래프로 예시한 도면이다.

[021] 도 3은 효율적인 부호화를 위한 난의 변형을 설명하기 위한 도면이다.

[022] 도 4는 Block Error Rate (BLER) 성능 측정 (waterfall VS error floor)을 예시한 도면이다.

[023] 도 5는 종래의 PCM 구조 및 본 발명에서 제안하는 PCM 구조를 예시한 도면이다.

[024] 도 6은 shortening pattern을 이용하는 송신측 및 수신즉의 블록도를 예시한 도면이다.

[025] 도 7은 각 정보 시퀀스에 대한 shortening pattern 디자인의 흐름도를 예시한 것이다.

[026] 도 8은 머신 학습 기반 (machine learning based) shortening pattern 결정을 위한 입력/출력 및 cost function를 예시한 도면이다.

[027] 도 9는 shortening pattern 디자인 및 할당에 대한 개념적 설명을 도시한 도면이다.

[028] 도 10은 basegraph 에서의 Standard BP 디코더 알고리즘을 설명하기 위한 도면이다.

[029] 도 11는 basegraph에서의 Standard BP 디코더의 알고리즘을 설명하기 위한 예시적인 도면이다.

[03이 도 12는 weighted BP 디코더의 weight component를 구하기 위해서 deep learning 기반의 BP 디코더를 도시한 도면이다.

[031] 【발명의 실시를 위한 최선의 형태】 2020/022539 1 ^» （：1^1{2018/008542

[032] 이하， 본 발명에 따른 바람직한 실시 형태를 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 실시형태를 설명하고자 하는 것이며， 본 발명이 실시될 수 있는 유일한 실시형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나, 당업자는 본 발명이 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다. 예를 들어， 이하의 상세한 설명은 이동통신 시스템이 3GPP LTE， LTE-A 시스템인 경우를 가정하여 구체적으로 설명하나， 3GPP LTE, LTE-A의 특유한 사항을 제외하고는 다른 임의의 이동통신 시스템에도 적용 가능하다.

[033] 몇몇 경우. 본 발명의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나， 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한， 본 명세서 전체에서 동일한 구성요소에 대해서는 동일한도면 부호를사용하여 설명한다.

[034] 아울러， 이하의 설명에 있어서 단말은 UE(User Equipment ) , MS(Mobi le Stat ion) , AMS(Advanced Mobi le St at ion) 등 이동 또는 고정형의 사용자단 기기를 통칭하는 것을 가정한다. 또한, 기지국은 Node B, eNode B, Base St at i on , AP( Access Point ) , gNode B (gNB) 등 단말과 통신하는 네트워크 단의 임의의 노드를통칭하는 것을 가정한다.

[035] 이동 통신 시스템에서 단말 (User Equipment )은 기지국으로부터 하향링크 (Downl ink)를 통해 정보를 수신할 수 있으며， 단말은 또한 상향링크 (Upl i nk)를 통해 정보를 전송할 수 있다. 단말이 전송 또는 수신하는 정보로는 데이터 및 다양한 제어 정보가 있으며. 단말이 전송 또는 수신하는 정보의 종류 용도에 따라다양한물리 채널이 존재한다.

[036] 또한， 이하의 설명에서 사용되는 특정 (特定) 용어들은 본 발명의 이해를 돕기 위해서 제공된 것이며. 이러한 특정 용어의 사용은 본 발명의 기술적 사상을 벗어나지 않는 범위에서 다른 형태로 변경될 수 있다.

[037] 도 1은 무선통신 시스템 ( 100)에서의 기지국 ( 105) 및 단말 ( 110)의 구성을 도시한블록도이다.

[038] 무선 통신 시스템 ( 100)을 간략화하여 나타내기 위해 하나의 기지국 ( 105)과 하나의 단말 ( 110)犯20 단말을 포함)을 도시하였지만, 무선 통신 시스템 ( 100)은 2020/022539 1»（：1^1{2018/008542

하나 이상의 기지국 및/또는 하나 이상의 단말을 포함할 수 있다.

[039] 도 1을 참조하면， 기지국 (105)은 송신 (Tx) 데이터 프로세서 (115)， 심볼 변조기 (120)， 송신기 (125)， 송수신 안테나 (130), 프로세서 (180), 메모리 (185), 수신기 (190), 심볼 복조기 (195), 수신 데이터 프로세서 (197)를 포함할 수 있다. 그리고， 단말 (110)은 송신 (Tx) 데이터 프로세서 (165)， 심볼 변조기 (170), 송신기 (175), 송수신 안테나 (135), 프로세서 (155)， 메모리 (160), 수신기 (140), 심볼 복조기 (155)， 수신 데이터 프로세서 (150)를 포함할 수 있다. 송수신 안테나 (130, 135)가 각각 기지국 (105) 및 단말 (110)에서 하나로 도시되어 있지만, 기지국 (105) 및 단말 (110)은 복수 개의 송수신 안테나를 구비하고 있다. 따라서, 본 발명에 따른 기지국 (105) 및 단말 (110)은 MIMOCMultiple Input Multiple Output) 시스템을 지원한다. 또한, 본 발명에 따른 기지국 (105)은 SU-MIM0(Single User-MIMO) MU-MIM0(Mult i User-MIMO) 방식 모두를 지원할 수 있다.

[04이 하향링크 상에서， 송신 데이터 프로세서 (115)는 트래픽 데이터를 수신하고， 수신한 트래픽 데이터를 포맷하여, 코딩하고， 코딩된 트래픽 데이터를 인터리빙하고 변조하여 (또는 심볼 매핑하여 )， 변조 심볼들 ("데이터 심볼들" )을 제공한다. 심볼 변조기 (120)는 이 데이터 심볼들과 파일럿 심볼들을 수신 및 처리하여， 심볼들의 스트림을 제공한다.

[041] 심볼 변조기 (120)는, 데이터 및 파일럿 심볼들을 다중화하여 이를 송신기 (125)로 전송한다. 이때， 각각의 송신 심볼은 데이터 심볼， 파일럿 심볼， 또는 제로의 신호 값일 수도 있다. 각각의 심볼 주기에서, 파일럿 심볼들이 연속적으로 송신될 수도 있다. 파일럿 심볼들은 주파수 분할 다중화 (FDM)， 직교 주파수 분할 다중화 (0抑 M), 시분할 다중화 (TDM), 또는 코드 분할 다중화 (CDM) 심볼일 수 있다.

[042] 송신기 (125)는 심볼들의 스트림을 수신하여 이를 하나 이상의 아날로그 신호들로 변환하고. 또한, 이 아날로그 신호들을 추가적으로 조절하여 (예를 들어， 증폭， 필터링, 및 주파수 업 컨버팅 (upconvert ing) 하여 , 무선 채널을 통한 송신에 적합한 하향링크 신호를 발생시킨다. 그러면. 송신 안테나 (130)는 발생된 하향링크 신호를 단말로 전송한다.

[043] 단말 (110)의 구성에서， 수신 안테나 (135)는 기지국으로부터의 하향링크 신호를 수신하여 수신된 신호를 수신기 (140)로 제공한다. 수신기 (140)는 수신된 신호를 조정하고 (예를 들어. 필터링. 증폭, 및 주파수 2020/022539 1»（그1'/10{2018/008542

다운컨버팅 (downconvert ing)) , 조정된 신호를 디지털화하여 샘풀들을 획득한다. 심볼 복조기 (145)는 수신된 파일럿 심볼들을 복조하여 채널 추정을 위해 이를 프로세서 (155)로 제공한다.

[044] 또한， 심볼 복조기 (145)는 프로세서 (155)로부터 하향링크에 대한 주파수 응답 추정치를 수신하고, 수신된 데이터 심볼들에 대해 데이터 복조를 수행하여， (송신된 데이터 심볼들의 추정치들인) 데이터 심볼 추정치를 획득하고， 데이터 심볼 추정치들을 수신 (Rx) 데이터 프로세서 (150)로 제공한다. 수신 데이터 프로세서 (150)는 데이터 심볼 추정치들을 복조 (즉， 심볼 디-매핑 (demapping))하고， 디인터리빙 (deinterleaving)하고, 디코딩하여 , 전송된 트래픽 데이터를 복구한다.

[045] 심볼 복조기 (145) 및 수신 데이터 프로세서 (150)에 의한 처리는 각각 기지국 (105)에서의 심볼 변조기 (120) 및 송신 데이터 프로세서 (115)에 의한 처리에 대해 상보적이다.

[046] 단말 (110)은 상향링크 상에서 , 송신 데이터 프로세서 (165)는 트래픽 데이터를 처리하여， 데이터 심볼들을 제공한다. 심볼 변조기 (170)는 데이터 심볼들을 수신하여 다중화하고， 변조를 수행하여， 심볼들의 스트림을 송신기 (175)로 제공할 수 있다. 송신기 (175)는 심볼들의 스트림을 수신 및 처리하여, 상향링크 신호를 발생시킨다. 그리고 송신 안테나 (135)는 발생된 상향링크 신호를 기지국 (105)으로 전송한다. 기지국 (105)에서. 단말 (110)로부터 상향링크 신호가 수신 안테나 (130)를 통해 수신되고, 수신기 (190)는 수신한 상향링크 신호를 처리되어 샘플들을 획득한다. 이어서， 심볼 복조기 (195)는 이 샘플들을 처리하여， 상향링크에 대해 수신된 파일럿 심볼들 및 데이터 심볼 추정치를 제공한다. 수신 데이터 프로세서 (197)는 데이터 심볼 추정치를 처리하여， 단말 (110)로부터 전송된 트래픽 데이터를 복구한다.

[047] 단말 (110) 및 기지국 (105) 각각의 프로세서 (155， 180)는 각각 단말 (110) 및 기지국 (105)에서의 동작을 지시 (예를 들어 . 제어 , 조정 , 관리 등)한다. 각각의 프로세서들 (155. 180)은 프로그램 코드들 및 데이터를 저장하는 메모리 유닛 (160. 185)들과 연결될 수 있다. 메모리 (160. 185)는 프로세서 (180)에 연결되어 오퍼레이팅 시스템, 어플리케이션, 및 일반 파일 (general files)들을 저장한다. 프로세서 (155, 180)는 컨트를러 (control ler) . 마이크로 컨트롤러 (niicrocontrol ler)， 마이크로 프로세서 (microprocessor ) , 마이크로 컴퓨터 (microcomputer ) 등으로도 2020/022539 1 ^» （：1^1{2018/008542

호칭될 수 있다. 한편 , 프로세서 ( 155， 180)는 하드웨어 (hardware) 또는 펌웨어 (firmware) , 소프트웨어, 또는 이들의 결합에 의해 구현될 수 있다. 하드웨어를 이용하여 본 발명의 실시예를 구현하는 경우에는， 본 발명을 수행하도록 구성된 ASICs(appl icat ion specific integrated circuits) 또는 DSPs(digital signal processors) , DSPDs(digi tal signal processing devices) , PLDsCprogrammable logic devices) , FPGAs(field programmable gate arrays) 등이 프로세서 ( 155 , 180)에 구비될 수 있다. 한편， 펌웨어나 소프트웨어를 이용하여 본 발명의 실시예들을 구현하는 경우에는 본 발명의 기능 또는 동작들을 수행하는 모듈, 절차 또는 함수 등을 포함하도록 펌웨어나 소프트웨어가 구성될 수 있으며， 본 발명을 수행할 수 있도록 구성된 펌웨어 또는 소프트웨어는 프로세서 ( 155， 180) 내에 구비되거나 메모리 ( 160， 185)에 저장되어 프로세서 ( 155， 180)에 의해 구동될 수 있다.

[048] 단말과 기지국아 무선 통신 시스템 (네트워크) 사이의 무선 인터페이스 프로토콜의 레이어들은 통신 시스템에서 잘 알려진 0SI(open system interconnection) 모델의 하위 3개 레이어를 기초로 제 1 레이어 (L1)， 제 2 레이어 (L2)， 및 제 3 레이어 (L3)로 분류될 수 있다. 물리 레이어는 상기 제 1 레이어에 속하며， 물리 채널을 통해 정보 전송 서비스를 제공한다. RRC(Radio Resource Control ) 레이어는 상기 제 3 레이어에 속하며 UE와 네트워크 사이의 제어 무선 자원들을 제공한다. 단말， 기지국은 무선 통신 네트워크와 RRC 레이어를 통해 RRC 메시지들을교환할수 있다.

[049] 본 명세서에서 단말의 프로세서 ( 155)와 기지국의 프로세서 ( 180)는 각각 단말 ( 110) 및 기지국 ( 105)이 신호를 수신하거나 송신하는 기능 및 저장 기능 등을 제외하고, 신호 및 데이터를 처리하는 동작을 수행하지만. 설명의 편의를 위하여 이하에서 특별히 프로세서 ( 155， 180)를 언급하지 않는다. 특별히 프로세서 ( 155 , 180)의 언급이 없더라도 신호를 수신하거나 송신하는 기능이 아닌 데이터 처리 등의 일련의 동작들을수행한다고 할수 있다.

[050] Low-Density Parity-Check (LDPC)코드의 개요

[051] 나｝PC코드는 차세대 통신 시스템에서 요구하는 고속 데이터 전송을 가능하게 하는 강력한오류 정정 코드이다. 이는 코드의 길이를 크게 함에 따라 비트당오류 정정 능력은 향상되고 또한 병렬적으로 복호 연산을 수행할 수 있도록 코드의 2020/022539 1»(：1^1{2018/008542

설계가 가능하므로 긴 코드의 복호를 고속으로 처리할 수 있다는 점 역시 차세대 통산 시스템에 부합하는 특성이다. 이러한 좋은 특성들로 인해 LDPC 코드는 많은 표준들에 채택되게 되는데 ETSI DVB-S2/C2/T2 등의 디지털 방송 시스템, IEEE 802. 16e 등의 WiMAX,_IEEE 802. 1 In 등의 무선랜, 그리고 IEEE 802.3an등의 대용량 이더넷이 그 예이다.

[052] 이진 (binary) LDPC 부호의 수학적 정의에 대해 살펴보기로 하자. 나) PC 부호는 선형 부호로서 보통 패리티 체크 행렬 표을 이용해서 정의되는데 패리티 체크 행렬은 대부분 0으로 구성되어야 하며 저밀도의 1을 가지게 된다. 이진 연산에 대해서 i/Z ^z O을 만족하는 모든 부호어 벡터 c의 집합이 LDPC 코드가 되며

II의 크기가 111*11 인 경우디자인 코딩율ᄋ

된다.

[053] LDPC 부호는 등가의 이분 그래프 (bi part i te graph) 표현인 Tanner 그래프로 자주나타내게 된다. Tanner 그래프는 H를 입사 행렬 ( incidence matr ix):으로 하는 그래프인데. H의 각 열들을 변수 노드 (var i able node)로， 각 행들을 체크 노드 (check node)로 하고 H의 각 1들은 하나의 변수 노드와 하나의 체크 노드를 연결하는 에지 (edge)를 의미하게 된다. 하나의 노드에 연결된 에지의 수를 그 노드의 차수 (degree)라 한다. 보든 변수 노드의 차수가 동일하고 모든 체크 노드의 차수 역시 동알한 LDPC 코드를 규칙 (regul ar ) LDPC 코드라고 하고 그렇지 않은 코드를 불규칙 ( i rregular ) LDPC코드라고 한다.

[054] 다음은 길이가 10이고 변수 노드 차수가 3， 체크 노드 차수가 6인 규칙 LDPC 부호의 패리티 체크 행렬 ( 의 한 예이다.

[055] 도 2는 패리티 체크 행렬을 Tanner 그래프로 예시한 도면이다.

[056] 상기 패리티 체크 행렬 ( 을 Tanner 그래프로 나타내면 도 2와 같다. Tanner 그래프에서 사이클 (cycle)은 하나의 노드에서 에지들을 거쳐서 다시 자신으로 돌아오는 경로를 의미한다. 그리고 가장 짧은 사이클의 길이를 거스 (gi rth)라고 부른다.

[057] 내 코드의 인코딩 (부호화) 2020/022539 1»（：1/10公018/008542

[058] 도 3은 효율적인 부호화를 위한 H의 변형을 설명하기 위한 도면이다.

[059] 생성 행렬 (generator matrix)을 이용하여 LDPC 부호를 부호화하는 방법은 일반적으로 높은 복잡도를 요구하게 된다. 이는 패리티 체크 행렬이 저밀도이라 하더라도 일반적으로 생성 행렬은 저밀도가 아니기 때문이다. 통신 시스템에서 사용되기 위해서는 보다 낮은 복잡도의 부호화 방법이 요구되는데 본 절에서는 Richardson에 의해 제안된 효율적인 부호화방법을 소개하기로 한다.

[06이 행 방향의 치환 (permutat ion)과 열 방향의 치환을 아용하면 m*n 패리티 체크 행렬 H를 항상 도 3과 같이 표현할 수 있다. 오직 치환만을 이용해서 H를 변형시켰으므로 여전히 저밀도의 특성은 그대로 존재하게 되며 는 대각선 상의 원소들이 모두 1인 하부 삼각 구조 (lower tri angular form)를 취하게、된다. 도

[ 패리타 벡터 마, 길이 11-111 인 나머지 패리티 벡터 이용하여 _{: 0} =[5 ， ? ₂ ]로 나타내면 쎄 =0로부터 다음과 같은 관계식을 얻는다.

4.^ ^7' +8 _1> [+ -^.[ = 0

（一 7 ^1 + 1 ¹ 公 + £>｝；）； ^/ ， = 0

[062] 크기의 행렬 를 정의하자. 일반적으로 는 비특이 (1101½ 131·) 행렬이 되고 g는 작으므로 낮은 복잡도로 ᅱ를 구할수 있다. 이에 따라 메시지 벡터 ₃ 가 주어졌을 때， ， _] ¾를 다음과 같이 효율적으로 부호화할 수 있다.

[063] LDPC코드의 디코딩 (복호)

[064] LDPC 코드는 최대 장점은 저밀도 특성과 반복 복호 기법의 특성으로 인해 복호 복잡도가 부호 길이에 비례하는데 있다. LDPC 부호의 복호 기법은 다양하지만 본 절에서는 이론적으로 볼 때 최적이고 가장 많이 사용되는 메시지 전달 (message-passing) 반복 복호 기법을 살펴보도록 한다. 이는 채널에서 수신한 2020/022539 1 ^» （：1^1{2018/008542

정보를 바탕으로 Tanner 그래프 상에서 노드들이 서로 메시지를 주고 받으며 원래의 부호어를 확률적으로 추론하는 일련의 과정이라고 할 수 있다. 사이클이 없는 그래프 상에서 메시지 전달을 통한 확률적 추론은 이론적으로 잘 정립되어 있으며 최적의 알고리듬을 구현할 수 있다. 하지만 실제 시스템에서는 수백에서 수만 정도 길이의 LDPC 부호를 이용하게 되는데 이에 따라 많은 사이클을 포함할 수 밖에 없다. 사이클이 있는 그래프 상에서의 메시지 전달을 통한 확률적 추론은 이론적으로 여전히 완전히 분석하지 못한 문제이다. 하지만 사이클이 없는 그래프 상에서 유도된 메시지 전달 알고리듬을 유한한 길이의 LDPC 부호에 그대로 적용하더라도 충분히 좋은 결과를 얻을 수 있다는 것이 실험적으로 검증되었으므로 실제 시스템에서 이를 그대로끼용하고 있다.

[065] 수신 값이 연판정 데이터인 경우에 적용되는 신뢰도 전파 (belief propagation, BP) 복호 기법에 대해 간략히 살펴본다. 논의의 편의:를 위해 변수 노드 차수가 d _v 이고 체크 노드 차수가 d _c 인 규칙 부호를 고려하도록 하자. BP 복호 기법에서 메시지로 다음과 같이 정의되는 로그 우도 비율 (log likelihood ratio, LLR)을 사용한다 ( 여기사 미는 해당 메시지와 연관된 변수 노드의 송신 값이 j (j=l, -1)일 확률욜 의미한다. 이에 따라 메시지의 부호와 절대값은 해당 변수 노드의 송신 값과 그 신뢰도를 각각 나타내게 된다.

[066] 본 발명에서는 탁월한 waterfall 특성을 지니는 low density parity check (LDPC) 코드의 태생적인 문제인 error floor 현상을 해결하기 위해서 shortening pattern method를 활용한 learning-based decoder를 제안한다.

[067] 도 4는 Block Error Rate (BLER) 성능 측정 (waterfall VS error floor)을 예시한 도면이다.

[068] 일반적으로 LDPC code의 block error rate (BLER) 성능 척도는 좋은 waterfall 특성과 error floor 특성이며 각 특성은 패리티 체크 행렬 (parity check matrix, PCM) degree distr ibut ion상에서 서로 배치되는 요구조건을 갖는다. 좋은 waterfall 특성을 만족하기 위해서는 다음의 3가지 특성이 필요하다. 1) 소수의 high-degree variable nodes가 (VNs) ( i . e . , columns in PCM) 존재해야 하며 , 2) 다수의 degree- 1 VNs이 존재해야 하며, 3) 어느 정도의 degree-2 VNs이 존재해야 한다. 그러나 이러한 degree distribution 특성을 갖는 선형 블록 코드 (linear 2020/022539 1»（：1/10公018/008542

block code)는 linear minimum distance growth property (LMDG) 특성을 만족하지 못하여 error floor에 취약한 단점이 있다.

[069] 반면에， 탁월한 error floor 특성욜 위해서는 모든 의 degree가 적어도 3이상이거나， 혹은 parity VN part가 적어도 2개 이상의 accumulator들로 recursive하게 구성되며 (PCM관점에서 degree 3이상 VNs과 degree-2 VNs이 혼재하는 형태) , information VN part가 적어도 3이상의 repet it ion으로 해당 accumulator들로 입력되어 충분한 인터리버 이득( inter leaver gain)욜 얻어야 한다. 그러나 이러한 특성을 갖는 LDPC code는 앞서 waterfall 성능 측면에서 최적의 조건을 위배하여 iterative decoding threshold측면에서 손해를 보게 되고 따라서 waterfall 성능이 떨어지게 된다. 게다가 모든 VN의 degree가 적어도 5이상일 경우에는 generator matrix를 이용해서만 encoding이 가능하며 generator matrix의 dense한 특성 때문에 선형 복잡도(linear complexity)를 갖는 효율적인 인코딩이 불가능하다,

[07이 Error floor를 개선하기 위해서 LDPC code를 잘 설계하는 방법 외에도 또 다른 linear block code를 outer code로 이용하여 잔여 비트 오류(residual bit error) 정정을 통해 error floor를 개선하는 방법이 있다. 그러나， 이러한 2 step 코딩은 effective code rate를 낮춰서 target code rate의 waterfall 성능이 떨어지는 단점이 있다.

[071] 좋은 waterfall과 error floor 특성을 동시에 만족하도록 LDPC code를 설계하는 것은 앞선 기술한 내용들에 근거하면 쉽지 않다. 따라서 본 발명에서는 좋은 waterfall 성능을 가지는 LDPC code의 error floor 특성을 개선할 수 있도록 shortening욜 새로운 방식으로 활용하는 장치 구조 및 encoder/decoder 방식을 제안한다.

[072] LDPC code decoder issue

[073] 일반적으로 선형 블록 코드의 디코더로 메시지-패싱 디코더 (message-passing decoder)가 사용되며， 디코더의 주요 키 성능 지시자(key performance indicator) (KPI) (성능 혹은 hardware 복잡도)에 따라서 belief propagation (BP) (i.e., sum product ) 알고리즘 혹은 min-sum algorithm 계열을 선택하여 사용한다. Standard message-passing decoder의 경우 각 check to variable (C2V) message와 variable to check (V2C) message의 신뢰도(rel iabi 1 ity)를 동일하다는 가정하에서 2020/022539 1＞（：1/1 조2018/008542

수행하지만 실제 PCM는 irregular한 degree distribution특성을 가지기 때문에 각 메시지는 서로 다른 신뢰도를 갖는다. 따라서 현재의 standard message-passing 디코더는 이러한 특성을 배제하였기 때문에 최적의 성능을 내지 못하고 있다.

[074] 각 메시지의 신뢰도를 고려하여 신뢰도가 높은 메시지 대해서 우선권 (prior 를 반영하여 메시지-패싱 디코더 (message-passing decoder)를 수행하게 되면 성능을 개선할 수 있다, 실제로 길이가 짧은 Bose-Chaudhur i- Hocquenghem (BCH) code들에서 비슷한 접근법 (approach)으로 디코더의 성능을 개선시키는 연구가 진행되어 왔으나, 이는 매우 짧은 길이의 선형 블록 코드에 대해서만 적용 가능한 한계를 가지고 있다. 본 발명에서는 quasi -cyclic (QC) LDPC code에 적용 가능한 학습기반 디코더 방식욜 제안한다.

[075] 이하， 본 발명에서는 크게 4개 부분으로 구분하여 기술하고자 한다. (1) shortening pattern을 활용하가 위한 PCM， (2) shortening pattern을 이용한 인코더/디코더 구조， (3) 학슴-기반 shortening pattern 결정 및 (4) 학습 기반 QC-LDPC코드 디코더를 설명한다. 그리고， 본 발명에서 송수신단 장치의 전체 flow 차트와 각 block별 개념을 기술한다. 또한, (3) 및 (4)에서는 (2) 에서 사용되는 shortening pattern을 학습 (learning) 통해 설계하는 방법과 학습 기반 디코더를 설계하는 방법에 대해서 기술한다. 본 발명에서의 학습 (learning)은 offline 방식으로 주기적으로 training하지 않아도 되는 determini st ic한 방식이다.

[076] 본 발명의 내용을 설명하기 앞서서 not at ion을 정리한다, Regular character는 scalar 를 나타내고 Bold lowercase와 uppercase character는 vector와 matrix를 나타낸다. Calligraphic character는 집합을 의미한다. 일례로， 그리고 x 는 scalar , vector， matrix 그리고 집합을 의미한다. tv(u,v)-||u-v|| _] ^ binary vector u와 v에 대한 xor연산을 나타내며 ¹ 卜 ¹¹¹ 와 는 li norm와 I ₂ rK>rni을 의미한다. 또한 |X|은 집합 X의 cardinal 를 의미한다.

[077] (1) shortening pattern를 이용한 Parity check matrix (PCM) structure

[078] 먼저， 통상적인 shortening에 대해서 기술한디-. 일반적으로 shortening은 주어진 PCM의 informat ion bit의 길이보다 짧은 information bit들을 보내고자 할 때 rate matching의 용도로 사용한다. 관련 process 좀 더 자세히 설명하면, shortening되는 일부 inf or mat ion bits을 zero padding하고 수신 죽에서 해당 bits을 known bits 처리한다 (즉, 디코더 단에서 해당 bit의 LLR값을 infinite으로 2020/022539 1»（：1/10公018/008542

설정하고 디코딩을 수행).

[079] 도 5는 종래의 PCM 구조 및 본 발명에서 제안하는 PCM 구조를 예시한 도면이다.

[080] 본 발명에서는 기존의 shortening approach와는 다르게 informat ion 특성을 반영한 binary sequence로 정의되는 shortening pattern을 이용하여 수신 죽 (혹은 수신단)에서 1) 부분 코드워드 검출 확인 (partial codeword detect ion validation)과 2) 이를 활용하여 디코더의 성능을 개선하는 것을 목적으로 한다. 먼저， shortening pattern을 활용하기 위해서 제안하는 새로운 PCM 구조에 대해서 설명하고， Shortening pattern 디자인에 대한 자세한 설명과 learning based BP (LBP) 디코더에 대한 자세한 설명은 이후에 설명하도록 한다. 본 발명에서 제안하는 shortening pattern은 모두 0이 아니라 binary 값으로 ‘0’ 및 ‘1’ 로 아루어진 시퀀스일 수 있다.

[081] 일반적인 PCM은 도 5의 (a)에 도시된 구조를 가지며， 필요에 따라서 information bit tail부터 특정 bit들을 zero padding을 통해서 known bit 처리를 한다. Shortening pattern을 활용하기 위해서 본 발명에서 제안하는 PCM는 도 5의 (비에 도시된 구조이다. 도 5의 (비에서 검정색 영역 (310)의 새로 추가된 art i f icial한 column들은 shortening pattern 시퀀스를 할당하는 영역이다. PCM에서 해당 영역의 1의 weight는 되도록 dense하며 이러한 이유는 해당 column들에 1이 존재하여야 shortening pattern 시퀀스가 패리티 생성에 영향을 주기 때문이다. 수신 측 (혹은 수신단)은 Shortening pattern 시퀀스를 known bit 처리를 하기 때문에 송신 측 (혹은 송신단)에서 전송하지 않으며 따라서 waterfall performance에 전혀 영향을 주지 않는다. 그러나, 이는 패리티 생성에 영향을 주게 되기 때문에 코드워드 거리 (codeword distance) 개선에 도움을 주게 된다. 이때의 n =

code rate는 ^N - 이며 여기서 K,K _s ,K _p 그리고 N 은 각각 순차적으로 information sequence 길이 , shortening pattern 시퀀스 길이， 펑처링된 (puncUired) information sequence 길이, 그리고 PCM의 종 column 길이를 나타낸다. 도 5의 ( 에 도시된 PCM 구조는 (a)에 도시된 기존의 PCM 구조와 비교하여 H 행렬을 산출하기 위해 Ks (shortening pattern 시퀀스 길이)의 행렬을 더 이용하여야 한다.

[082] (2) shortening pattern을 이용한 인코더/디코더 구조 2020/022539 1»（：1/10公018/008542

[083] Shortening pattern 디자인에 대한 자세한 설명과 learning based BP (LBP) 디코더에 대한 자세한 설명은 (2) shortening pattern욜 이용한 인코더/디코더 구조 및 (3) Learning-based shortening pattern deteminat ion에서 설명할 예정이므로 특정 shortening patterns과 LBP 디코더가 주어졌다는 가정하에서 송신 측/수신 측의 절차 (procedure)를 기술한다.

[084] 도 6은 shortening pattern을 이용하는 송신측 및 수신즉의 블록도를 예시한 도면이다.

[085] 도 6을 참조하여 송신 측 (Transmi tter side)에서 본 발명의 특징을 설명한다. 송신 측에서는 information bit sequence의 특성 (예를 들어， sequence에서의 1의 weight)에 따라서 shortening pattern 결정 규칙에 근거하여 (자세한 설명은 후술한다) shortening pattern 집합 (set)에서 특정 shortening pattern을 선택하여 attachment를 수행한 후 shortening pattern attached informat ion sequence를 LDPC 인코딩을 수행한다. 이러한 shortening pattern은 첫 번째로 shortening pattern 결정 규칙에 (예를 들어， 거리가 가까운 information sequence끼리는 서로 다른 shortening pattern을 할당) 따라 information bit sequence의 최소 거리 (minimum distance)를 개선하는 효과를 얻게 된다. 송신 측은 LDPC 인코더에서 인코딩된 비트들에 대해 인터리빙을 수행한 후 변조를 수행할 수 있다.

[086] 도 6을 참조하여 수신 측 (Receiver side)에서 본 발명의 동작을 설명한다.

[087] 수신 측에서는, 크게 1) shortening pattern 획득， 2) 1 ^st decoder에 디코딩 수행， 3) Codeword가 유효한지 여부의 검증， 4) 2 ^nd decoder 수행 순의 절차를 따른다. Shortening pattern을 획득하는 방법은 송신 촉에서 수신 즉으로 shortening pattern에 대한 정보를 물리 제어 채널 등으로 시그널링해 주어， 수신 측은 shortening pattern에 대한 정보를 획득할 수 있다.

[088] 수신 즉은 shortening pattern 정보에 따라 shortening part의 LLR( log- likelihood ratio) 값을 설정하고, LBP( leaning based BP) 디코더를 이용하여 1차 디코딩욜 수행한다. 수신 측은 디코더의 출력에 대한 신드롬 체크 (syndrome check)를 통해 해당 코드워드를 검증한 후에 만약에 유효 (valid)하지 않다면 shortening pattern욜 기반으로 part ial codeword ( inf orniat ion 부분의 일부일 수 있다)를 검증한다 (예를 들어, shortening pattern의 일부가 partial codeword의 일부에 dependent하게 결정되게 되면 이로부터 해당 partial codeword의 2020/022539 1»（：1/10公018/008542

validation욜 예즉할 수 있다). 수신 죽인 partial codeword를 검증한 후， 유효하다고 추정되는 partial codeword sequence들의 LLR을 재설정한다. 수신 즉은 재설정된 LLR을 바탕으로 2차 LBP 디코딩욜 수행한다. 이러한 shortening pattern에 기반한 2차 디코딩은 잔여 비트 오류들 (residual bit errors)을 정정하여 error floor를 개선해주는 효과가 나타난다. 이는 마치 코딩율 (code rate)에 손해 없이 outer coding을 수행하는 것으로 볼 수 있다.

[089] Information bit sequence의 특성에 따라서 shortening pattern 결정 규칙에 대한 설명에 앞서 shortening pattern디자인 개념을 간단히 설명한다.

[090] 도 7은 각 정보 시퀀스에 대한 shortening pattern 디자인의 흐름도를 예시한 것이다.

[091] 첫째로， 실제 information sequence set 전체를 다루기에는 search space가 크게 때문에 적당히 partial vector로 양자화하고 이를 트레이닝 시퀀스 집합 (training sequence set)로 하여 각 양자화된 정보 시퀀스에 대응되는 양자화된 shortening pattern을 찾는다. 이때 양자화된 shortening pattern 개수가 제한된 상황에서 다수의 양자화된 information sequence에 양자화된 shortening pattern이 대응되는 것을 포함한다.

[092] 양자화된 정보 시퀀스와 양자화된 shortening pattern이 서로 맵핑된 후 이를 바탕으로 informat ion sequence와 shortening pattern은 information sequence의 1의 weight를 feature로하여 서로 대응되는 information sequence와 shortening pattern을 정하게 된다. 즉， 일 예로서 한 양자화된 shortening pattern으로부터 Q개의 파생되는 shortening pattern을 생성하게 되며 , 양자화된 information sequence로부터 파생된 information sequence의 1의 weight를 Q - modulo 연산을 통해서 얻 ⁰ ！지는 값에 따라서 Q개의 파생되는 shortening pattern 중 특정 shortening pattern을 선택하며， 이를 도시하면 도 7과 같다.

[093] 본 발명에서는 인코더는 재정의된 PCM에 따라서 informat ion sequence 뿐만아니라 shortening pattern sequence를 패리티 생성에 이용한다는 점에서 기존 인코더와 차별성을 가진다.

[094] 실시 예로서, 본 발명에서의 shortening pattern 기반 인코더/디코더를 포함하는 장치는 현재 5G 통신에서의 사용 케이스 (use case)인 Ultra-reliable low latency communication CURLLC) 서비스를 위해 필수적으로 이용될 수 있다. 2020/022539 1»（：1/10公018/008542

Enhanced Mobile BroadBand (eMBB) 서비스에서 현재 결정된 LDPC codes들욜 common hardware 장점 때문에 URLLC 서비스에서 재사용될 것으로 예측되며 이는 standard encoder/decoder 장치로는 error floor의 취약하기 때문에 URLLC 서비스 제공에 문제가 될 것이 자명하다 (URLLC 서비스에서 use case 벌로 10 ^_9 까지도 신뢰도를 요구함. Error floor 특성은단순히 수신 감도를 증가시킨다고 해결되지 않는다).

[095] 앞서 설명한 Shortening pattern욜 활용하는 PCM과 인코더/디코더 구조를 포함하는 송신 측/수신측에 대한특징을 요약하면 다음과 같다.

[096] 1. Shortening pattern욜 활용하기 위한 artificial column욜 포함하는 새로운 PCM구조를 제안한다.

[097] 2. 송/수신측은 shortening pattern을 이용할 것을 고려하여 변형된 parity check matrix를 저장하는 메모리를 포함할수 있다. _,

[098] 3. 송/수신측의 프로세서는 information 특성에 따라서 shortening pattern을 결정할수 있다.

[099] 4. 송신측에서 information과 shortening pattern을 활용하여 인코딩을 수행하는 인코더를 포함할수 있다.

[010이 5. 송신즉에서 shortening pattern에 맵핑되는 제어 신호를 시그널링하기 위해 제어 채널에 추가하는 제어 채널 (정보) 생성기를 포함할수 있다.

[0101] 6. 수신측의 프로세서는 수신한 제어 채널에서 shortening pattern을 획득할 수 있다.

[0102] 7. 수신측의 프로세서는 획득한 shortening pattern에 따라 LLR을 설정할수 있다.

[0103] 8. 수신측의 디코더 (프로세서)는초기 (initial) LLR을 바탕으로 1차 메시지_ 패싱 디코딩 (message-passing decoding)을수행한다.

[0104] 9. 수신측의 프로세서는 shortening pattern으로 part ial codeword의 유효성 (val idat ion)욜 판단한다.

[0105] 10. 수신측의 프로세서는 part ial codeword val idat ion욜 근거로 LLR을 재설정하고， 디코더는 재설정된 1丄 R을 바탕으로 2차 데시지 -패싱 디코딩을 수행한다.

[0106] (3) Learning-based shortening pattern ¾ ¾

[0107] Shortening pat tern은 shortening pattern attached information bit 2020/022539 1»（：1/10公018/008542

sequence의 최소 거리에 영향욜 주며 이는 비트 오류 (bit error) 성능에 영향을 준다. 따라서 shortening pattern을 이용한 디코딩이 잘 동작하려면 shortening pattern을 정교하게 디자인하는 것과 각 information sequence를 shortening pattern과 적절하게 할당하는 것이 중요하다. 제어 오버헤드 (즉， shortening patterns을 가리키기 위한 비트들의 개수)를 고려하여 정해진 수의 (N _s ) 최적 shortening patterns욜 정하는 최작화문제는다음과 같이 나타낼 수 있다.

[0108] 【수학식 1】

[0109] 여기서 가능한 모든 길이 _K 인 information sequence 집합과 길이 인 shortening pattern sequence 집합을 의미하다 ^Si 오 는 i번째 : information sequence와 shortening pattern을 의미한다.

¹ 번째 shortening pattern attached informat ion sequence이며 ^Pc ^ ¹⁼⁷ 번째 information sequence에 할당되는 shortening pattern을 의미한다. 災： i = [S Pc _(i) ])

뼤예 은 shortening pattern attached informat ion sequences의 집합 는 길이 K 갖는 information sequence 집합과 N _s 개의 선택된 shortening pattern 집함을 의미하며 이는 가능한 길이 K _s 의 shortening pattern들을 모은 의 부분 집합이다. 그러나 길이 K 와 K _s 에 대해서 가능한 information sequence와 shortening pattern의 수는 ^2K 와 굉장히 많기 때문에 다음 수학식 2와 같이 relaxation하여 문제를풀어야 한다.

[0110] 【수학식 2】 퐝 = argma

[0111] 여기서 ^f» - i爲， P버 ⁾ ]ᄃ호번째 shortening pattern attached informat ion sequence이며 는 길이 尺 (=於 7 ^Q) 와 瓦-人 ^{= K} s/Q ⁾ 를 갖는 양자화된 informat ion sequence 집합 (세트)과 가능한 양자화된 shortening pattern 집합 (세트)을 의미한다. 또한 爲는 선택한 양자화된 shortening pattern 집힙 -(세트)를 의미하며 그 개수는 K ^{£ /Vs)} 이다. 양자화는 다양한 방법이 가능하며 일 예로서 길이 를 2020/022539 1»（：1/10公018/008542

갖는 양자화된 informat ion sequence는 각 길이 향의 part i al sequence의 1의 weight port ion에 하라서 정할 수 있다. 그러나 이러한 방식으로 relaxat ion을 수행하여도 수학식 2의 object ive funct ion이 convex가 아니기 때문에 해당 문제를 풀 수 없다. 따라서 위 최적화 문제를 풀기 위해서 본 발명에서는 learning을 이용한다.

[이 12] 도 8은 머신 학습 기반 (machine learning based) shortening pattern 결정을 : 위한 입력/출력 및 cost funct ion를 예사한 도면아다.

[0113] Learning의 입력으로는 양자화된 트레이닝 (quant i zed training) i nformat i on sequence 집합과 (possi ble) 양자화된 shortening pattern sequence 집합이 있다. Learning의 입력에 대해 머신 학습 알고리즘을 적용하여 줄력욜 산줄한다. 출력으로 원하는 개수의 양자화된 shortening pattern sequence 집합과 각 양자화된 informat i on sequence와의 맵핑 인덱스를 가진다. Learning 시 cost funct i on으로 최소 거리를 이용하게 되면서 shortening pattern attached informat ion sequence간 최소 거리가 최대한 벌어지게 되면서 이는 코드워드의 최소 거리를 개선해준다.

[0114] 도 9는 shortening pat tern 디자인 및 할당에 대한 개념적 설명욜 도시한 도면이다.

[0115] 본 발명에서 풀고자 하는 문제는 입력 데이터들만으로 트레이닝 집합이 주어지기 때문에 unsupervi sed learning 방식이다. 또한 양자화된 shortening pattern을 디자인하고 각 양자화된 informat i on sequence에 shortening pattern을 맵핑시키는 방법은 흡사 클러스터 방식과 균등한 (equivalent ) 문제로 간주할 수 있다.

[0116] 각 i nformat ion sequence와 shortening pat tern을 locat ion tuple 정보와 cluster 대표 값으로 볼 수 있으며 각 informat ion sequence를 shorteni ng pat tern에 할당하는 것은 각 locat ion tuple이 어떤 클러스트에 속해서 대표값으로 맵핑되는 것과 동일하다. 상기 도시한 learni ng 기반의 shortening pat tern 디자인 과정은 다음 표 1과 같은 트레이닝 과정을 거친다. 표 1은 shortening pattern 디자인을 위한 트레이닝 알고리즘을 나타낸다.

[0117] 【표 1】 2020/022539 1»(：1/10公018/008542

[0118] 여기서 ¹ 은 레이어 인덱스（layer i ndex）이며， ·· ^> ?¾） 는 cost funct i on욜 의미한다. 위의 과정을 통해 양자화된 shortening pattern이 정해지면 각 양자화된 shorteni ng pat tern으로부터 informat ion sequences의 성질에 따라

（예를 들어， 1의 개수가 홀수 혹은 짝수） 개의 shorteni ng pattern으로 구분하여 각 특성이 지시될 수 있다. 길이 인 양자화된 shortening pattern으로부터 길이 ^K s ⁽ = ^{Q )} 언 8(= N _S /N _s ) 개의 shortening pattern들은 최대한 서로 1의 위치가 겹치지 않는 형태로 다음 표 2와 같은 방식으로 만들어낼 수 있다. 표 2는 양자화된 shortening pattern으로부터 shortening pattern 만드는 알고리즘이다.

[0119] 【표 2】

_ 2020/022539 1»（：1/10公018/008542

[0120] Information sequences 특성에 따라서 B개의 shortening pattern을 지시하는 방법의 실시 예로서 information sequence의 weight를 B-modulo 연산한 값에 1을 더한 인덱스에 해당하는 shortening pattern으로 맵핑하는 방법을 고려할 수 있다.

[0121] 이상에서 설명한 Shortening pattern 집합을 디자인하는 learning 기반 알고리즘에 대한 특성을 요약하면 다음과 같다.

[아· 22] 1. Training information sequence 집합을 relaxation하기 위해서 양자화된 information sequence집합을 구성하는 과정이 필요하다.

[0123] 2. 가능한 shortening pattern sequence들에 대한 집합을 relaxation하여 양자화된 shortening pattern sequence집합욜 구성하는 과정이 필요하다.

[0124] 3. 본 발명에 따른 머신 학습 알고리즘은 양자화된 informat ion sequence 집합과 양자화된 shortening pattern집합을 입력으로 받는다.

[CU25] 4. 본 발명에 따른 머신 학습 알고리즘은 양자화된 shortening pattern attached information sequence간 최소 거리를 cost function의 성능 즉정으로 하여 shortening pattern 선택과 information sequence에 shortening pattern 할당하는 iterative procedure를 갖는다.

[0126] (4) 학습-기반 (Learning-based) QC-LDPC code 디코더

[0127] LDPC ⑶ de의 PCM는 불규칙적인 ( irregular) degree distr ibut ion으로 인해 메시지 간의 신뢰도는 상이한 특성을 갖는다. 또한 QC-LDPC code는 basegraph (BG)의 (즉， adjacent matrix) 간단한 형태로 표현 가능하며 이를 이용하여 BP 디코더의 동작을 유추할 수 있는 장점을 지닌다. 게다가 이로부터 BG상에서 trapping set에 속하여 복원력이 떨어지는 VN들을 (short cycle로 구성된 다수의 들과 연결된 CN로부터의 message의 신뢰도는 확률적으로 떨어짐) 파악할 수 있으며 따라서 해당 VN들로 전달되는 message의 전달을 제한하는 것이 필요하다. 본 발명에서는 standard BP 디코더는 각 V2C(var iable to check) messages와 C2V(ched< ^~ to ^~ var i able) messages의 신뢰도를 고려하여 메시지 별로 가중치 (weight)를 반영한 weighted BP 디코더를 제안한다. 이러한 기법에서 최적의 weight 조합을 찾는 최적화 문제를 플기 위해서 deep learning 기반의 학습 알고리즘 ( learning algorithm)을 이용한다.

[0128] 도 10은 basegraph 에서의 Standard BP 디코더 알고리즘을 설명하기 위한 도면이다. 2020/022539 1»（：1/10公018/008542

[0129] 머신 학습 알고리즘은 Learning의 입력으로서 basegraph를 명시하는 행렬과 initial weight component를 가지며, 머신 학습 알고리즘의 출력으로는 업데이트된 weight component를 가진다.

[013이 도 11는 basegraph에서의 Standard BP 디코더의 알고리즘을 설명하기 위한 예시적인 도면이고， 도 12는 weighted BP 디코더의 weight component를 구하기 위해서 deep learning기반의 BP디코더를 도시한도면이다.

[0131] 본 발명의 weighted BP 디코더의 weight component를 구하기 위해서 deep learning 기반의 머신 학습을 적용한 실시예는 다음과 같다. All zero codeword가 입력/출력 트레이닝 집합으로 주어지기 때문에 supervised learning 방식이다. 일반적인 basegraph에 대한 standard BP디코더의 알고리즘은 다음 도 11과 같으며， 수학식 3내지 수학식 5의 관계를 만족한다.

[0132] 【수학식 3】

[0133] 【수학식 4】

[0134] 【수학식 5]

e ⁾ 一 ft? 모玄 =I1¾Jrj ¾?〕

[0135] 여기서 는 VN 의 LLR 값이며， ^r e%^o는 edge (v，c)의 V2C message와 C2V message를 의미하며 < _½ 는 a-posterior probability (APP) message를 의미한다. Weighted BP 디코더 알고리즘으로 변형하면 수학식 3과 5는 각각 다음 수학식 6의 형태로 표현할수 있다.

[0136] 【수학식 6]

[0137] Weighted BP 디코더에서 weight component를 학습하기 위해서 loss function으로 output layer （L번째 layer） 단의 LLR value에 sigmoid function을 필터링한 plain probability function （deep learning 알고리즘에서 loss function으로 활용되는 cross entropy function이됨）을 활용한다. 이는 수학식 7의 형태로 표현할수 있으며 여기서 ） = 는 sigmoid function이다. 2020/022539 1»(：1^1{2018/008542

[0138] 학습 (Learning)을 통해 weighted BP 디코더의 weight 조합을 얻는 트레이닝 과정은 다음 표 3과 같다. 표 3은 학습 기반 BP 디코더에서 weight components에 대한트레이닝 알고리즘을 예사한표이다.

[0139] 【수학식 7]

[0141] 상기 표 3에서 ^f 은 반복 인덱스 (iteration index)이자 layer 인덱스를 의미하며 는 learning rate이며 _¾« 는 cost function constraint이다. 실제 v th 코드워드 엘리먼트 (codeword element)를 의미하며 all zero codeword를 이용하여 트레이닝 하기 때문에 ^{yv = fl} 로설정한다.

[0142] 또한 는 logistic regression cost function이며 好 ( ' / (y,o》) = w ¹⁾ -자 ¾는 트레이닝 과정에서 weight components를 업데이트하는 function으로 gradient descent 알고리즘에 기반한 function이다. 2020/022539 1 ^» （：1^1{2018/008542

[0143] 이상에서 설명한 Weighted BP 알고리즘을 디자인하는 학습 기반 알고리즘의 특성에 대해 요약하면 다음과 같다. 머신 학습 알고리즘은 QC LDPC code의 basegraph와 informat ion sequence LLR을 입력으로 하여 각 V2C message의 신뢰도를 반영한 weighted BP 디코더의 weight 조합을 출력으로 한다.

[0144] 위로부터 획득한 weight component 조합에 근거하여 실제로 Weighted BP 디코더 동작 시 basegraph 상에서 동일 VN와 CN에 해당되는 VN group과 CN group은 동일 weight component를 사용한다.

[0145] (5) 일반적인 선형 블록 코드로의 인코더/디코더 구조의 확장 (Extensi on of encoder /decoder structure to general l inear block code)

[0146] 본 발명에서 QC-LDPC 코드를 실시 예로 정해서 기술하였지만 이는 QC-LDPC 코드로만 한정되는 것은 아니다. Shortening pattern을 활용하는 인코더/디코더 개념은 일반적인 선형 블록 코드에 적용이 가능하다. 따라서 기존의 상용화된 방송 및 WLAN 표준의 선형 블록 코드에 송수신 장치로도 적용이 가능하다.

[0147] (6) 인코더/디코더 구조를 위한 표준 적용 (Standard appl i cat i on for encoder /decoder structure)

[0148] 본 발명의 인코더/디코더 구조가 적용 시 전송 블록 생성 (t ransport block generat i on) 시 CRC 부착 (attachment ) 전에 shorteni ng pattern att achment 과정과 informat ion sequence에 따른 shortening pat tern 결정 과정이 명시될 것이다. 또한 메시지-패싱 디코더 구현 시 각 V2C message의 가중치 (weight value)에 대해 명시될 것이다.

[0149] 이상에서 설명된 실시예들은 본 발명의 구성요소들과 특징들이 소정 형태로 결합된 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려되어야 한다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성하는 것도 가능하다. 본 발명의 실시예들에서 설명되는 동작들의 순서는 변경될 수 있다. 어느 실시예의 일부 구성이나 특징은 다른 실시예에 포함될 수 있고, 또는 다른 실시예의 대웅하는 구성 또는 특징과 교체될 수 있다. 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함시킬 수 있음은 자명하다. 2020/022539 1»（：1^1{2018/008542

[0150] 본 발명은 본 발명의 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고， 본 발명의 등가적 범위 내에서의 모든 변경은본 발명의 범위에 포함된다.

【산업상 이용가능성】

[0151] 1 ᄄ 코드의 인코딩 및 디코딩을 수행하는 방법과 이를 위한 통신 장치는 30?? lTE/lTE-^ , 5 시스템 등과 같은 무선통신 시스템에서 산업상으로 이용이 가능하다.