以下、本発明の実施の形態について、図1 ~図8を参照しながら説明する。

 まず、本発明の実施例に係る薄膜積層キ� ��パシタ10の構成について、図1を参照しなが� ��説明する。図1(a)は、薄膜積層キャパシタ10� ��上から見た平面図である。図1(b)は、図1(a)� �線A-Aに沿って切断した断面である。

 図1に示すように、薄膜積層キャパシタ10� ��、基板12上に密着層13が形成され、密着層13� ��上に7層の電極層30と6層の誘電体層40とが交� ��に積層されてキャパシタ部18が形成される� �キャパシタ部18には、電極層30の間に誘電体� ��40が挟まれた6組のキャパシタ要素が形成さ� ��ている。キャパシタ部18は、全体が絶縁層50 ,60で覆われ、上面に外部電極14a,14bが形成さ� �ている。絶縁層50,60や電極層30及び誘電体層4 0には、上面側からいずれか1層の電極層30に� �達する貫通孔21x~27xが形成され、貫通孔21x~27x 内には、各電極層30にそれぞれ接続された接� ��導体21~27が形成されている。接続導体21~27は 、図1(a)に示すように、引き出し電極16a,16bを� ��して外部電極14a,14bに電気的に接続され、キ ャパシタ要素が所定の態様で接続されている 。密着層13は、誘電体層40と同一組成系の材� �、あるいは同一の材料でもよい。

 次に、薄膜積層キャパシタの製造方法に� ��いて、図2~図8を参照しながら説明する。図2 ~図6は、薄膜積層キャパシタの製造工程を示� ��断面図である。図7及び図8は、薄膜積層キ� �パシタの製造工程を示す平面図である。図2( A)~図6(M)は、図1(a)の線A-Aに沿って切断した断� ��に対応する。図6(N)は、図8(e)の線B-Bに沿っ� �切断した断面に対応する。

 図2(A)に示すように、基板12を用意する。� ��いで、図2(B)に示すように、基板12の上面に� ��着層13を形成する。次いで、図2(C)に示すよ� ��に、n層(nは自然数)の電極層30とn-1層の誘電� ��層40とを交互に積層して、キャパシタ部18を 形成する。例えば、7層の電極層31~37と6層の� �電体層41~46とを1層ずつ交互に積層する。

 次いで、図3(D)に示すように、キャパシタ 部18の上に、所定部分に貫通孔が形成された� ��ジストパターン80を形成する。次いで、図3( E)に示すように、レジストパターン80を介し� �、電極層30及び誘電体層40の各1層分のエッチ ング加工をRIE(反応性イオンエッチング)やイ� ��ンミリング等の方法で行い、電極層30及び� �電体層40の所定部分を除去して貫通孔25e,26e,2 7eを形成する。次いで、図3(F)及び図7(a)に示� �ように、残ったレジストパターン80を除去す る。

 次いで、図4(G)及び図7(b)に示すように、� �3に示した1回目のエッチングと同様に、レジ ストパターンを用いて2回目のエッチングを� �う。ただし、1回目のエッチングとは電極層3 0及び誘電体層40を除去する層数が異なる。2� �目のエッチングでは電極層30及び誘電体層40� ��各2層分のエッチング加工を行い、電極層30� ��び誘電体層40の所定部分を除去して貫通孔21 g,23g,26gを形成し、残ったレジストパターンを 除去する。

 次いで、図4(H)及び図7(c)に示すように、1� ��目及び2回目のエッチングと同様に、3回目� �エッチングを行う。ただし、3回目のエッチ� ��グでは、電極層30及び誘電体層40の各4層分� �エッチング加工を行い、電極層30及び誘電体 層40の所定部分を除去して貫通孔21h,22h,27hを� �成し、残ったレジストパターンを除去する� �

 以上の合計3回のエッチングによって、電 極層30及び誘電体層40には、電極層30及び誘電 体層40に形成された1つの貫通孔又は連続する 2つ以上の貫通孔によって、貫通孔21x~23x、25x~ 27xが形成される。貫通孔21x~23x、25x~~27xの底面 には、エッチング開始側から2層目~7層のいず れかの電極層30が露出している。

 次いで、図4(I)に示すように、上面側から 全体的に第1の絶縁層50を形成し、貫通孔の内 周面及び底面を覆う。次いで、図5(J)及び図8( d)に示すように、第1の絶縁層50上に第2の絶縁 層60を形成した後、開口61~67を形成して、開� �61~67を介して第1の絶縁層50を露出させる。次 いで、図5(K)に示すように、第2の絶縁層60を� �スクとして用いて、第2の絶縁層60の開口61~67 に露出している部分の第1の絶縁層50を除去し 、底面21k~27kに、1層目~7層目のいずれか1層の� ��極層30を露出させる。

 次いで、図5(L)に示すように、上面側を全 体に覆うように、金属膜70を形成する。これ� ��より、貫通孔21x~27xの内周面及び底面に接続 導体21~27が形成される。次いで、図6(N)及び図 8(e)に示すように、外部電極14a,14bを形成する� ��次いで、図6(M)及び図8(f)に示すように、金� �膜70をパターニングして引き出し電極16a,16b� �形成する。

 次いで、図示していないが、必要に応じ� ��保護層を形成する。複数個分を集合基板の� ��態でまとめて製造する場合には、ダイシン� ��等により個片に分割する。

 次に、具体的な製造例を説明する。

 表面に熱酸化膜が形成された厚さ525μmのSi� �板を用意した。Ba:Sr:Ti=7:3:10(モル比)と有機化 合物とを混合した原料溶液をスピンコートに よってSi基板の熱酸化膜上に塗布し、乾燥さ� ��た。その後、酸素雰囲気中で650℃×30minの条 件でRTA(高速昇温熱処理)を行い、厚さ100nmの� �タン酸バリウムストロンチウム((Ba,Sr)TiO ₃ 、以下BSTと省略する)薄膜を形成した。次い� �、スパック法により厚さ200nmのPt膜を形成し� ��。Pt膜とBST薄膜の形成を繰り返し、Si基板上 にBST薄膜とPt膜とがそれぞれ7層ずつ積層され た積層体を作製した。最初に形成したBST薄膜 は密着層13となり、他のBST薄膜は誘電体層40� �なる。Pt膜は、電極層30となる。

 積層体の上面に感光性レジストを塗布し、� ��ークし、露光し、現像した後、所定の温度� ��加熱処理して、レジストパターン80を形成� �た。レジストパターン80をマスクとしてRIE(� �応性イオンエッチング)により、電極層30及� �誘電体層40の各1層分のエッチング加工を行� �、所定部分を除去して貫通孔25e,26e,27eを形成 した。残ったレジストは、O ₂ プラズマでアッシング処理して除去した。

 次いで、同様に2回目のエッチングを行う 。2回目のエッチングでは、1回目とはエッチ� ��グを行う時間を変え、電極層30及び誘電体� �40の各2層分のエッチング加工を行い、所定� �分を除去して貫通孔21g,23g,26gを形成した後、 レジストを除去した。

 次いで、3回目のエッチングを行う。1回� �及び2回目とはエッチングを行う時間を変え� ��電極層30及び誘電体層40の各4層分のエッチ� �グ加工を行い、所定部分を除去して貫通孔21 h,22h,27hを形成した後、レジストを除去した。

 次いで、BST誘電体層の誘電率を向上させ� ��ために、850℃の酸素雰囲気中で30minの熱処� �を行った。

 次いで、積層体の上面全体に、スパッタ法� ��より厚さ500nmのSiNxを第1の絶縁層50として成� ��した。SiNxは、珪素と窒素のモル比率が3:4の 化学量論組成であるSi ₃ N ₄ 以外に、珪素と窒素の比率が上記化学量論組 成とは異なるものも含む。

 次いで、第2の絶縁層60として、感光性ポ� ��イミドを塗布し、露光し、現像し、キュア� ��て、パターン形成した後、ポリイミドをマ� ��クとして使用し、RIEにより、SiNx層を加工し 、貫通孔21x~27xの底面の電極層30を露出させた 。

 次いで、スパッタ法により、厚さ50nmのTi� ��密着層を形成し、その上に、厚さ2000nmのCu� �成膜することにより、金属膜70を形成した。

 次いで、感光性レジストを塗布し、ベー� ��し、露光し、現像した後、所定の温度に加� ��処理してレジストパターンを形成した。レ� ��スト開口部に、厚さ3000nmのCuを電解メッキ� �より成膜して、外部電極14a,14bを形成した後� ��レジストパターンを除去した。なお、ここ� ��はCuのみを成膜したが、薄膜積層キャパシ� �の実装方法等に応じて金属種は変更可能で� �る。例えば、Au/Cu、Au/Ni、Sn/Cu等が選択可能� �ある。

 次いで、感光性レジストを塗布し、ベー� ��し、露光し、現像した後、所定の温度に加� ��処理してレジストパターンを形成し、この� ��ジストパターンをマスクとして用いて金属� ��70のウェットエッチングを行い、引き出し� �極16a,16bをパターニングした。

 以上に説明したように、各貫通孔21x~27xは、 次の表1に示すように、1~3回目(No.1~No.3)のエッ チングを組み合わせて形成する。
 貫通孔21x~23x、25x~27xが貫通する電極層30及び 誘電体層40の各層数1~6は、各回のエッチング� ��貫通孔を形成する電極層30及び誘電体層40の 各層数1,2,4を○で示すように組み合わせるこ� ��によって、実現することができる。

 例えば、電極層及び誘電体層の各1層分を 貫通する貫通孔25xは、電極層及び誘電体層の 各1層に貫通孔25eを形成する1回目のエッチン� ��で形成する。電極層及び誘電体層の各2層分 を貫通する貫通孔23xは、電極層及び誘電体層 の各2層に貫通孔23gを形成する2回目のエッチ� ��グで形成する。電極層及び誘電体層の各3層 分を貫通する貫通孔26xは、電極層及び誘電体 層の各1層に貫通孔26eを形成する1回目のエッ� ��ングと、電極層及び誘電体層の各2層分に貫 通孔26gを形成する2回目のエッチングとを組� �合わせて形成する。電極層及び誘電体層の� �4層分を貫通する貫通孔22xは、電極層及び誘� ��体層の各4層に貫通孔22hを形成する3回目の� �ッチングで形成する。電極層及び誘電体層� �各5層分を貫通する貫通孔27xは、電極層及び� ��電体層の各1層に貫通孔27eを形成する1回目� �エッチングと、電極層及び誘電体層の各4層� ��に貫通孔27hを形成する3回目のエッチングと を組み合わせて形成する。電極層及び誘電体 層の各6層分を貫通する貫通孔21xは、電極層� �び誘電体層の各2層に貫通孔21gを形成する2回 目のエッチングと、電極層及び誘電体層の各 4層分に貫通孔21hを形成する3回目のエッチン� ��とを組み合わせて形成する。

 表1から分かるように、集合X{1,2,4}から選� ��した1つの要素の値又は2つ以上の要素の値� �和によって、1~6の全ての自然数を表すこと� �できる。集合X{1,2,4}は、値の小さい要素から 並んでいる。

 一般に、n層の電極層と(n-1)層の誘電体層と� ��交互に積層されたキャパシタ部について、� ��れぞれ電極層及び誘電体層の1~(n-1)層分を貫 通する(n-1)通りの貫通孔は、例えば次の表2に 示すように「貫通孔の層数」と各回(i)のエッ チングで貫通孔を形成する電極層及び誘電体 層の層数(a _i )とを○で示すように組み合わせることによ� �て、電極層及び誘電体層を貫通する層数が� �なる貫通孔ごとに、各1回のエッチングで形� ��することができる。この場合には、エッチ� ��グを合計(n-1)回行う必要がある。

 少なくとも1回のエッチングで電極層及び 誘電体層をそれぞれ複数層分貫通する貫通孔 を形成すれば、(n-1)回よりも少ないエッチン� ��回数で、(n-1)通りの貫通孔を形成すること� �可能となる。

 そのためには、合計k回のエッチングを行い 、第i回目のエッチングにおいて電極層及び� �電体層の各a _i 層分に貫通孔を形成する場合、a _i (i=1,2・・k)のうち少なくとも1つを2以上とし� �集合X{a ₁ ,a ₂ ,・・・,a _k }から選んだ1つの要素a _p の値又は2つ以上の要素a _q の値の和σa _q によって、1から(n-1)までの全ての自然数を表 すことができるように、集合Xを決めればよ� �。

 集合Xは、複数通りを選択することができ る。エッチングの回数が増えると、マスクパ ターンの種類が増え、工程の繰り返しが増え るので、効率よく製造するためには、「エッ チングの合計回数kが最小値」であることが� �ましい。

 より一般的には、エッチングの合計回数kの 最小値k _min は、n≦2 ^k -1を満たすkの最小値である。

 各回のエッチングで形成する貫通孔を適宜� ��組み合わせ、貫通孔を連通させるようにし� ��もよい。この場合、積層方向から見たとき� ��、先のエッチングで形成された貫通孔の内� ��に、その後のエッチングで貫通孔が形成さ� ��る。これは、貫通孔を形成する際にマスク� ��パターニングする必要があり、貫通孔が連� ��するようにエッチングを繰り返す場合には� ��スクの位置ずれを考慮し、先のエッチング� ��マスクの貫通孔部分の内側に、後のエッチ� ��グのマスクの貫通孔部分が配置されるよう� ��する必要があるためである。したがって、� ��にエッチングで形成する貫通孔の断面積は� ��後のエッチングで形成される貫通孔の断面� ��より大きい。先のエッチングで貫通孔が形� ��される電極層及び誘電体層の層数が少ない� ��ど、エッチングによって電極層が除去され� ��面積の合計が少なくなり、電極層が除去さ� ��ることによる電極層間の容量低下を小さく� ��ることができる。そのためには、a ₁ ≦a ₂ ≦・・・a _k-1 ≦a _k であることが、好ましい。

 積層方向から見たときに、先のエッチン� ��で形成された貫通孔の内側に、その後のエ� ��チングで貫通孔が形成される場合、エッチ� ��グの組み合わせが増えると、先のエッチン� ��で形成された貫通孔を大きくする必要があ� ��。エッチングの組み合わせ回数が少ないほ� ��、エッチングによって電極層が除去される� ��積の合計が少なくなり、電極層が除去され� ��ことによる電極層間の容量低下を少なくす� ��ことができる。電極除去による容量低下を� ��小限に抑えるためには、連通する貫通孔を� ��成するためエッチングを組み合わせできる� ��数を最小の数とすればよい。例えば、「エ� ��チングの組み合わせは2回以下」とする。

 これらを考慮した好ましい集合X{a ₁ ,a ₂ ,・・・,a _k }は、例えばn=4では、k=2、X{1,2}である。n=5で� �、k=3、X{1,2,2}である。n=6では、k=3、X{1,2,3}で� ��る。n=7では、k=3、X{1,2,4}である。これらの� �は、「エッチングの合計回数kが最小値」で� ��り、「エッチングの組み合わせは2回以下と する」こともできる。「a ₁ ≦a ₂ ≦・・・a _k-1 ≦a _k 」とすることもできる。

 n=8について、「エッチングの合計回数kが最 小値」となるのは、k=3、X{1,2,4}である。この� ��合、「エッチングの組み合わせは2回以下」 とすることはできない。例えば次の表3に示� �ように「貫通孔の層数」と各回(i)のエッチ� �グで貫通孔を形成する電極層及び誘電体層� �層数(a _i )とを○で示すように組み合わせる。

 n=8について、「エッチングの合計回数kが最 小値」でなければ、「エッチングの組み合わ せは2回以下」とすることができる集合を選� �できる。例えば、k=4、X{1,2,3,4}であり、次の� ��4に示すように「貫通孔の層数」と各回(i)の エッチングで貫通孔を形成する電極層及び誘 電体層の層数(a _i )とを○で示すように組み合わせる。「貫通� �の層数」が5については、○で示す組み合わ� ��(i=2,3)以外に、×で示す組み合わせ(i=1,4)も可 能である。

 以上に説明したようにエッチングを組み合� ��せると、電極層及び誘電体層の1層分ずつの 貫通孔を毎回加工する場合に比べ、フォトリ ソグラフィ工程及びエッチング工程の回数を 著しく少なくすることが可能であり、製造コ ストを低減することができる。また、k回の� �ッチングで、最大(2 ^k -1)組のキャパシタ要素を含む薄膜積層キャパ シタを形成することができる。

 なお、本発明は、上記した実施の形態に� ��定されるものではなく、種々変更を加えて� ��施することが可能である。