Solche Mikroprozessoranordnungen werden in sicherheitskriti- schen Anwendungen eingesetzt, beispielsweise in einer Chip- karte. Die Anordnung ist auf einem einzigen Halbleiterchip integriert, sogenannter Mikrocontroller. Über den Bus wird sämtlicher Datenverkehr abgewickelt. Der Bus übermittelt bei- spielsweise Daten, Adressen, Programmbefehle, Steuerbefehle etc. Die abzuarbeitenden Programme sind in einem nichtflüch- tigen Speicher (ROM) gespeichert, Daten können ebenfalls im nichtflüchtigen Speicher oder temporär in einem flüchtigen Speicher (RAM) gespeichert werden. Wegen der langen Zugriffs- zeit auf diese Speicher werden die zu verarbeitenden Daten in schnelleren Cache-Speichern zwischengepuffert.

Sämtliche Speicher sowie die Busse auf dem Mikroprozessor oder Mikrocontroller sind leicht zu identifizierende regelmä- ßige Strukturen auf dem Chip. Sie stellen daher bevorzugte Angriffspunkte dar, wenn versucht wird, chipinterne Schaltun- gen oder Betriebsabläufe abzugreifen, um sicherheitsrelevante Daten und Funktionen auszuspähen. Etwaige Angriffe können durch Probing erfolgen, bei dem durch Aufsetzen von Nadeln auf interessierende Strukturen die Signalverläufe abgegriffen werden.

Im Speicher abgelegte Daten sind daher bei herkömmlichen Mi- kroprozessoren oder-controllern mit einer aufwendigen Ver- schlüsselung chiffriert. Das Auslesen erfordert entsprechen- den Rechenaufwand. Die anschließende Übertragung der Daten und Einspeisung in die verschiedenen Funktionseinheiten des

Mikroprozessors erfolgt in der Regel unverschlüsselt. Bei ei- nem Nadelangriff auf den Bus könnten daher jegliche Daten im Klartext abgefragt werden. Eine vergleichsweise aufwendige Ver-und Entschlüsselung auch des Datenverkehrs von und zur zentralen Verarbeitungseinheit (CPU), einer Peripherieeinheit oder einer arithmetisch-logischen Einheit (ALU) oder des Cache-Speichers empfiehlt sich nicht, da die Zugriffsge- schwindigkeit auf diese Einheiten dadurch wesentlich verrin- gert würde.

Die Aufgabe der Erfindung besteht darin, eine Mikroprozes- soranordnung anzugeben, die gegenüber einem Ausspähen von in- ternen Abläufen höhere Sicherheit aufweist.

Gelöst wird diese Aufgabe durch eine Mikroprozessoranordnung, die umfaßt : eine zentrale Verarbeitungseinheit ; eine weitere Einheit ; eine Speichereinheit ; einen Bus, über den die zen- trale Verarbeitungseinheit, die weitere Einheit und der Spei- cher miteinander zum Austausch von Daten verbunden sind ; je eine den Einheiten zugeordnete erste Verschlüsselungseinheit, die zwischen den Bus und der zugeordneten Einheit geschaltet ist und ein Mittel zur Bereitstellung eines Schlüssels und ein logisches Verknüpfungselement umfaßt, das zwischen den Bus und die zugeordnete Einheit geschaltet ist, wobei der Schlüssel für die Einheiten gleich ist und veränderbar ist ; eine der Speichereinheit zugeordnete zweite Verschlüsselungs- einheit, die ein Mittel zur Bereitstellung eines weiteren Schlüssels umfaßt sowie ein logisches Verknüpfungselement, das zwischen das Mittel zur Bereitstellung des Schlüssels der zugeordneten ersten Verschlüsselungseinheit und das logische Verknüpfungselement der zugeordneten ersten Verschlüsselungs- einheit geschaltet ist.

Bei der Mikroprozessoranordnung gemäß der Erfindung ist bei jeder an den Bus angeschlossenen Funktionseinheit eine Ver- schlüsselungseinrichtung vorgesehen, die relativ einfach auf-

gebaut ist. Sie umfaßt ein Mittel zur Bereitstellung eines Schlüssels, beispielsweise ein Register, sowie ein Verknüp- fungselement, beispielsweise ein Exklusiv-ODER-Gatter. Die Verschlüsselungseinrichtung ist in der Lage, sowohl eine Ver- schlüsselung des von der Funktionseinheit auf den Bus ausge- gebenen Datums durchzuführen als auch eine Entschlüsselung eines zu empfangenden Datums. Die Verschlüsselungseinrichtung ist einfach aufgebaut und führt daher bei der Datenübertra- gung zu keiner nennenswerten Verzögerung.

Zweckmäßigerweise wird der Schlüssel, welcher im Register ab- gelegt ist, von Zeit zu Zeit verändert. Die Aktualisierung des Schlüssels erfolgt vorzugsweise mit jedem Betriebstakt.

Damit ein von einer Funktionseinheit auf den Bus ausgegebener und verschlüsselter Datenwert von einer anderen Funktionsein- heit bei wechselndem Schlüssel wieder entschlüsselt werden kann, müssen die Schlüsselregister jeder Funktionseinheit bei zusammengehörenden Lese-und Schreibvorgängen den gleichen Schlüssel beinhalten. Der Schlüssel wird zweckmäßigerweise hierzu von einem Schlüsselgenerator erzeugt, der taktsynchron an alle Schlüsselregister den gleichen Schlüssel weiterlei- tet. Vorzugsweise wird der Schlüssel zufallsgesteuert er- zeugt. Trotz der einfachen, kaum Verzögerungszeit beanspru- chenden Ver-und Entschlüsselung wird durch die zufällige Be- reitstellung verschiedener Schlüsselworte ausreichend Sicher- heit vor einem Abgriff und Ausspähen des Datenverkehrs gebo- ten.

Um in einem an den Bus angeschlossenen Speicher, beispiels- weise einem Cache-Speicher, einem Puffer-Speicher oder einem Translation Lookaside Buffer zu verhindern, daß die Informa- tion im Klartext dort abgespeichert ist, ist eine zusätzliche Ver-bzw. Entschlüsselung erforderlich. Hierzu ist eine wei- tere Verschlüsselungseinheit vorgesehen, die wiederum ein Mittel zur Bereitstellung des Schlüssels, beispielsweise ein weiteres Schlüsselregister,-sowie ein logisches Verknüpfungs- element, beispielsweise ein Exklusiv-ODER-Gatter umfaßt. We-

sentlich ist, daß das logische Verknüpfungselement der weite- ren Verschlüsselungseinheit zwischen das logische Verknüp- fungselement der ersten Verschlüsselungseinheit und deren Schlüsselregister angeordnet ist. Dies hat den Vorteil, daß sämtliche Busabschnitte, insbesondere diejenigen zwischen dem logischen Verknüpfungselement der ersten Verschlüsselungsein- heit, welches zwischen Bus und Speicher angeordnet ist, und dem Speicher, nur verschlüsselte Daten führen.

Das Schlüsselregister der zweiten Verschlüsselungseinheit wird von einem weiteren Schlüsselgenerator gespeist. Zweckmä- ßigerweise wird auch dieser Schlüssel von Zeit zu Zeit verän- dert. Dabei ist zu gewährleisten, daß im Speicher verschlüs- selt zwischengespeicherte Daten mit dem gleichen Schlüssel wieder ausgelesen werden. Der Schlüssel für das genannte Schlüsselregister wird daher nur dann aktualisiert, wenn der Speicher keine gültige Information mehr enthält. Dies ist beispielsweise dann der Fall, wenn der Speicher vollständig entleert ist oder wenn der Speicher neu initialisiert wird.

Dies erfolgt beispielsweise dann, wenn die Mikroprozes- soranordnung eine Anwendung beendet hat und eine neue Anwen- dung beginnt. Bei einem solchen Applikationswechsel ist es aus Sicherheitsgründen nicht mehr erforderlich, den Speiche- rinhalt zu ändern, da durch den Schlüsselwechsel der im Spei- cher noch enthaltene Dateninhalt ohnehin von einer neuen An- wendung nicht mehr verwertbar ist.

In Ausgestaltung der Erfindung umfassen die Verschlüsselungs- einheiten nur Exklusiv-ODER-Gatter und zugehörige Schlüssel- register bei jeder an den Bus angeschlossenen Funktionsein- heit. Der schaltungstechnische Aufwand ist relativ gering.

Die Schlüsselgeneratoren sind jeweils nur in einfacher Aus- führung vorzusehen. Der zusätzliche Rechenaufwand ist gemes- sen an der gewonnenen Sicherheit vor einem Ausspähen des Da- tenverkehrs relativ gering.

Nachfolgend wird die Erfindung anhand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert.

Die in der Zeichnung dargestellte Figur zeigt ein Block- schaltbild eines Mikrocontrollers für Sicherheitsanwendungen gemäß der Erfindung. Der Mikrocontroller umfaßt eine Anzahl von Komponenten : eine zentrale Verarbeitungseinheit (CPU) 1, die die Steuerung des Datenverkehrs abwickelt ; einen Speicher 2, der Daten und abzuarbeitende Programme dauerhaft spei- chert ; eine Peripherieeinheit 3, die Datenverkehr zu externen außerhalb des Mikrocontrollers angeordneten Schaltungen aus- führt ; einen Pufferspeicher 5, der Daten zwischenspeichert.

Fett gezeichnete Verbindungen umfassen mehrere Leitungen.

Der nichtflüchtige Speicher 2 umfaßt eine Entschlüsselungs- einrichtung 21, die eine sehr gute Verschlüsselung mit rela- tiv langer Schlüssellänge ausführt. Die Entschlüsselung benö- tigt jedoch relativ lange Rechenzeit und ist schaltungstech- nisch entsprechend aufwendig. Aus dem Speicher 2 auszulesende Daten werden daher im Speicher 5 zwischengepuffert, der we- sentlich schneller zugriffsbereit ist. Der Speicher 5 ist ein sogenannter Cache-Speicher. Die genannten Funktionseinheiten sind untereinander über einen Bus 6 miteinander verbunden, der eine Vielzahl von Daten-und Steuerungsleitungen umfaßt.

Zwischen dem Bus 6 und jeder der Funktionseinheiten ist eine Verschlüsselungseinheit angeordnet, zum Beispiel die Einhei- ten 12,32 und 52. Die Verschlüsselungseinheit verschlüsselt den von der Funktionseinheit auf den Bus 6 ausgegebenen Da- tenverkehr und entschlüsselt den empfangenen Datenverkehr.

Die Verschlüsselungseinheiten der Funktionseinheiten 1, 2 und 3 sind identisch ausgeführt. Beispielsweise die der CPU 1 zu- geordnete Verschlüsselungseinheit 12 umfaßt ein Schlüsselre- gister 10, in dem ein Schlüsselwort gespeichert ist. Ein Ex- klusiv-ODER-Gatter 11 ist in den Datenpfad zwischen CPU 1 und Bus 6 geschaltet. Außerdem wird dem Gatter 11 auch der

Schlüssel Kl aus dem Schlüsselregister 10 zugeführt. Durch Verknüpfung des vom Bus 6 empfangenen Datenwerts mit dem Schlüsselwort Kl wird das vom Bus 6 verschlüsselt empfangene Datum T1 in Klartext T umgewandelt. Die Leitung vom Exklusiv- ODER-Gatter zur CPU 1 ist im allgemeinen nicht ohne weiteres abhörbar, da die CPU 1 eine unregelmäßige Struktur aufweist.

Wenn die CPU 1 einen Datenwert T auf den Bus 6 ausgibt, wird dieser Klartextdatenwert im Exklusiv-ODER-Gatter 11 mit einem vom Schlüsselregister 10 bereitgestellten Schlüssel verknüpft und als Datenwert T1 am Bus zur Verfügung gestellt. Eine wei- tere Einheit, beispielsweise eine Peripheriereinheit 3, emp- fängt das verschlüsselte Datum Tl und entschlüsselt es auf komplementäre Weise.

Der für die Verschlüsselung in der Einheit 12 verwendete Schlüssel Kl wird taktweise verändert. Der Schlüssel wird von einem Schlüsselgenerator 61 bereitgestellt, der das Schlüs- selwort zufällig erzeugt. Mit jedem von einem Taktgenerator 62 bereitgestellten Takt ändert sich das Schlüsselwort Kl.

Wesentlich ist, daß ein Schlüssel Kl, der zur Verschlüsselung eines vor der CPU 1 ausgegebenen Datenwerts verwendet wird, ebenfalls an den anderen Verschlüsselungseinheiten zum Ent- schlüsseln desselben Datenwerts bereitsteht. Hierzu sind alle den jeweiligen Funktionseinheiten zugeordneten Schlüsselregi- ster an den Zufallsgenerator 61 und Taktgenerator 62 parallel angeschlossen. Dadurch wird beispielsweise ein von der CPU 1 abgegebener Datenwert T als Datenwert Tl verschlüsselt auf den Bus ausgegeben und mit dem gleichen Schlüssel Kl an der Peripherieeinheit 3 entschlüsselt und dort als gleiches Datum T im Klartext zur Verfügung gestellt. Durch die zufallsge- steuerte Aktualisierung des Schlüssels ist eine hohe Sicher- heit vor einem Entschlüsselungsversuch des über den Bus über- tragenen Datums erreicht.

Dem Cache-Speicher 5 ist eine den Verschlüsselungseinrichtun- gen 12 und 32 entsprechende Verschlüsselungseinrichtung 52 vorgeschaltet. Die Verschlüsselungseinrichtung 52 umfaßt ein

Schlüsselregister 50, welches in gleicher Weise mit dem Takt- generator 62 und dem Zufallsgenerator 61 verbunden ist sowie ein Exklusiv-ODER-Gatter 51, welches in den Datenpfads zwi- schen Bus 6 und Cache-Speicher 5 geschaltet ist. Ohne weitere Maßnahmen würde der zwischen Gatter 51 und Cache-Speicher 5 laufende Datenverkehr im Klartext vorliegen, außerdem wären die Daten im Cache-Speicher 5 im Klartext gespeichert.

Um die im Cache-Speicher 5 abgelegten Daten zusätzlich zu verschlüsseln ist eine weitere Verschlüsselungseinheit 53 vorgesehen, die mit der Verschlüsselungseinheit 52 kombiniert ist, um die von der Verschlüsselungseinrichtung 52 mittels des Schlüssels Kl entschlüsselten Daten wieder zu verschlüs- seln. Die weitere Verschlüsselungseinrichtung 53 umfaßt ein Schlüsselregister 54 sowie ein Exklusiv-ODER-Gatter 55. Das Exklusiv-ODER-Gatter 55 ist zwischen das Schlüsselregister 50 und das Exklusiv-ODER-Gatter 51 geschaltet. Durch das Exklu- siv-ODER-Gatter 55 werden die Schlüssel der Register 50 und 54 miteinander verknüpft. Dies bewirkt, daß der vom Exklusiv- ODER-Gatter 51 an den Cache-Speicher 5 abgegebene Datenstrom T2 verschlüsselt ist.

In entsprechender Weise werden die aus dem Cache-Speicher 5 ausgelesenen Daten T2 wieder mit dem im Schlüsselregister 54 abgelegten Schlüsselwort K2 entschlüsselt und mit dem im Schlüsselregister 50 abgelegten aktuellen veränderbaren Schlüssel Kl zur Ausgabe auf den Datenbus 6 verschlüsselt.

Solange im Cache-Speicher 5 gültige Daten gespeichert sind, die zur weiteren Verarbeitung wieder an den Bus auszulesen sind, muß das vom Schlüsselregister 54 bereitgestellte Schlüsselwort K2 unverändert gleich bleiben. Das Schlüssel- wort K2 wird von einem weiteren Schlüsselgenerator 63 er- zeugt. Zweckmäßigerweise wird der Schlüssel K2 geändert, wenn sich im Cache-Speicher 5 keine gültigen Daten mehr befinden.

Die Aktualisierung des Schlüssels erfolgt wiederum nach einem Zufallsmuster, so daß ausreichend Sicherheit vor einer De-

chiffrierung der im Speicher gespeicherten und über den Busabschnitt zwischen Gatter 51 und Speicher 5 übertragenen Daten gewährleistet ist.

Es empfehlt sich, den Schlüssel K2 dann zu ändern, wenn der Cache-Speicher 5 nach einem Cache-Flush entleert wird. Eine solche Operation wird beispielsweise bei einem Wechsel der von der Mikroprozessoranordnung abgearbeiteten Anwendung durchgeführt. Bei einem Cache-Flush werden sämtliche Daten- werte des Cache-Speichers auf einen vorgegebenen Wert zurück- gesetzt. Prinzipiell ist es auch möglich, auf ein Rücksetzen des Speicherinhalts zu verzichten, da bei einer Schlüsselän- derung ohnehin der Speicherinhalt nicht mehr entschlüsselbar ist.

Durch die Erfindung wird erreicht, daß sämtlicher über den Bus 6 laufender Datenverkehr und außerdem die im Pufferspei- cher zwischengespeicherten Daten stets verschlüsselt sind und nicht im Klartext vorliegen. Durch die Verwendung von Exklu- siv-ODER-Gattern können symmetrische Ver-und Entschlüsse- lungsverfahren verwendet werden, die geringen Schaltungs-und Rechenaufwand erfordern. Die Schlüsselbreite orientiert sich an der Anzahl der Leitungen des Busses. Es können alle Lei- tungen oder nur ein Teil der Leitungen verschlüsselt werden.

Das Schlüsselregister ist dann entsprechend kleiner. Für jede Leitung wird ein Bit eines Schlüsselwortes verwendet. Bei Busleitungen können sowohl die Datenleitungen als auch die Status-und Steuerleitungen des Busses verschlüsselt weden.

Prinzipiell ist es auch möglich, einzelne sicherheitsrelevan- te Signalleitungen in Mikroprozessoranordnungen oder sonsti- gen Schaltungen unter entsprechender Anwendung der oben be- schriebenen Maßnahmen zu verschlüsseln. Als Zufallsquelle für die Schlüsselgeneratoren 61 und 63 eignet sich insbesondere eine physikalische Quelle. Bei weniger Sicherheitsbedürfnis kann der Schlüssel auch durch einen Pseudo-Zufallsgenerator erzeugt werden. Die Schlüsselgeneratoren können als linear rückgekoppelte Schieberegister (LFSR) realisiert werden. Die

Aktualisierung des Schlüssels kann bei jedem Taktzyklus des Buses 6 durch den Taktgenerator 62 aktualisiert werden oder erst nach einem Ablauf einer bestimmten Anzahl von Taktzy- klen. Durch geeignete Wahl der Parameter wird ein gewünschtes Maß an Sicherheit eingestellt.