技术领域

本发明涉及无线通信应用中的射频无线收发机 技术领域， 尤其涉及 一种多标准性能可重构式 I/Q正交载波发生器， 该发生器基于分数分频 结构， 能够产生 0.1~5GHz 连续覆盖的 I/Q 载波输出以及 5~10GHz、 1.5~3GHz连续覆盖的差分信号输出。 背景技术

频率综合器是无线收发机的重要组成部分， 它为收发机提供本地振 荡信号， 它的性能好坏直接决定着收发系统的性能水平 ， 而其功耗也往 往占据收发机整体功耗的很大比重。 近年来， 随着无线通信技术的不断 进歩， 越来越多的收发机向多模多标准发展， 出现了许多宽带多频段满 足多种通信标准的单一终端收发机芯片。 作为收发机的关键组成， 此类 收发系统中频率综合器需要提供的本振信号频 率范围非常宽， 而不同通 信标准下又要求锁定时间、 相位噪声性能等有所不同， 如果用多个频率 综合器来分别实现， 则往往会使系统复杂化， 成本也将难以控制。 为了 降低成本， 提高集成度， 就希望有单个频率综合器可以满足各种通信标 准下对本振信号的需求；同时，如果频率综合 器的性能（包括锁定时间、 功耗水平、 相位噪声等） 能够实现重构， 将使其应用变得更加灵活。 发明内容

有鉴于此， 本发明的主要目的在于提供一种多标准性能可 重构式 I/Q 正交载波发生器， 使其能够满足收发机对 5GHz以下频段各种标准的本 振的需求。 该多标准性能可重构式 I/Q正交载波发生器中多路压控振荡 器需至少覆盖 5~10GHz， 这样经过除二分频链路才有可能产生 0.1~5 GHz的正交 I/Q信号输出。

为达到上述目的，本发明提供了一种多标准性 能可重构式 I/Q正交载 波发生器， 该 I/Q正交载波发生器包括： 鉴频鉴相器， 用于对输入的参 考信号和可编程多模分频器的输出信号的频率 和相位进行比较； 可编程 电荷泵， 受鉴频鉴相器输出信号控制， 产生充、 放电电流， 进而对环路 滤波器进行充、 放电， 改变其输出电压； 环路滤波器， 用于将可编程电 荷泵的充、 放电电流转化为控制多路控振荡器的模拟电压 ； 多路压控振 荡器， 受所述模拟电压的控制产生所需的锁相环锁定 频率范围； 第一多 路选择器， 用于将多路压控振荡器的输出信号进行通道选 取， 以决定由 哪一个压控振荡器提供振荡频率； 除二预分频器， 用于将来自第一多路 选择器的输出信号进行除二预分频， 以降低可编程多模分频器的最高工 作频率； 可编程多模分频器， 用于控制锁相环主环路的分频比， 最终决 定锁相环的锁定频率； 主环路输出缓冲器， 用于将锁相环主环路信号进 行输出； 五级除二分频链路， 用于产生 0.1~5 GHz的 I/Q信号， 并分两 路分别输出到接收机和发射机； 第二多路选择器和第三多路选择器， 用 于对五级除二分频链路的输出信号进行通道选 取； 到接收机输出缓冲器 和到发射机输出缓冲器， 用于将所述两路信号分别输出到接收机和发射 机； 输入缓冲器， 用于接收外部输入信号进入五级除二分频链路 。

从上述技术方案可以看出， 本发明具有以下有益效果： 1 ) 本发明提 供的多标准性能可重构式 I/Q正交载波发生器， 采用标准 CMOS工艺， 单片集成实现，满足实际应用的低成本要求， 同一芯片提供了覆盖 0.1~5 GHz内所有频段的 I/Q本地振荡信号。 同时， 本发明采用多路压控振荡 器、 可编程电荷泵、 环路滤波器、 第一多路选择器、 第二多路选择器、 第三多路选择器等模块， 使得该载波发生器的功耗水平、 锁相环锁定时 间、 环路带宽以及相位噪声性能等能够实现重构。 2) 本发明提供的多 标准性能可重构式 I/Q正交载波发生器， 由于采用了可编程电荷泵， 其 充放电电流可进行编程配置， 因而可以实现对环路带宽的自动调节。 3 ) 本发明提供的多标准性能可重构式 I/Q正交载波发生器， 由于在锁相环 中采用了多路压控振荡器，压控振荡器的整体 调谐范围覆盖了 5~10 GHz 及 1.5~3GHz，且组成该多路压控振荡器的各独立压� ��振荡器的特性各不 相同， 其特性不相同之处会包括： 频率覆盖范围不同、 功耗水平不同、 相位噪声性能不同、 组成结构不同。 4 ) 本发明提供的多标准性能可重 构式 I/Q正交载波发生器， 所采用的第一多路选择器为针对不同工作频 段所设计的缓冲器并行组合构成， 从而不仅有针对性地增强了带负载能 力而且降低了在不同频段应用时锁相环环路的 功耗水平。 5 ) 本发明提 供的多标准性能可重构式 I/Q正交载波发生器， 采用可编程多模分频器 来完成大范围地分频比控制， 从而实现锁相环主环路在 5~10 GHz 及 1.5~3GHz的频率锁定，同时也能够满足不同的参� ��频率配置（10~50MHz) 要求。 6 )本发明提供的多标准性能可重构式 I/Q正交载波发生器， 利用 主环路输出缓冲器来输出锁相环主环路本振， 需要注意的是， 主环路输 出信号只是差分信号，而非 I/Q信号。主环路输出的本振信号为 5~10 GHz 及 1.5~3GHz， 可为其它芯片提供信号源输出。 7 ) 本发明提供的多标准 性能可重构式 I/Q正交载波发生器，采用五级除二分频链路来 产生 0.1~5 GHz的 I/Q信号， 并最终输出到接收机和发射机。 除二分频能够保证输 出的 I/Q信号具有良好的匹配性， 五级除二分频器的级联使得输出频率 最低能够达到 0.1GHz以下。 8 ) 本发明提供的多标准性能可重构式 I/Q 正交载波发生器， 利用第二多路选择器和第三多路选择器来实现 对五级 除二分频链路输出信号通路的选取， 最终将输出信号分别提供给到接收 机输出缓冲器和到发射机输出缓冲器。 附图说明

图 1为本发明提供的一种多标准性能可重构式 I/Q正交载波发生器 系统框图；

图 2为本发明提供的多标准性能可重构式 I/Q正交载波发生器系统 中可编程电荷泵的一个实例电路框图；

图 3为本发明提供的多标准性能可重构式 I/Q正交载波发生器系统 中环路滤波器的一个实例电路图；

图 4为本发明提供的多标准性能可重构式 I/Q正交载波发生器系统 中多路压控振荡器中一个压控振荡器的实例电 路图；

图 5为本发明提供的多标准性能可重构式 I/Q正交载波发生器系统 中多路压控振荡器中可实现频率预置功能从而 实现环路快速锁定的混 合信号压控振荡器的一个实例电路图。 具体实施方式

为使本发明的目的、 技术方案和优点更加清楚明白， 以下结合具体 实施例， 并参照附图， 对本发明进一歩详细说明。

本发明提出一种多标准性能可重构式 I/Q正交载波发生器， 它是一 种频率综合器。 由于在 5GHz以下的频率范围内， 集中了非常多的无线 通信标准， 如无线广域网 2G~3G， 无线广域网 4G、 城域网， 无线局域 网， 无线体域网， 医疗通信， 数字广播数字电视等等， 因而本发明将该 正交载波发生器的频率输出范围设计在 5GHz以下。 同时， 主环路提供 了输出端口，可以提供 5~10GHz的差分信号输出；而分频输出部分则提 供了外部信号输入到除二分频链路的端口，为 芯片之间实现 MIMO提供 了平台。

图 1为本发明提供的多标准性能可重构式 I/Q正交载波发生器的系 统框图， 该载波发生器包括： 鉴频鉴相器 101， 可编程电荷泵 102， 环 路滤波器 103， 多路压控振荡器 104， 第一多路选择器 105， 除二预分频 器 106， 可编程多模分频器 107， 主环路输出缓冲器 108， 五级除二分频 链路 109， 第二多路选择器 110， 到接收机输出缓冲器 111， 第三多路选 择器 112， 到发射机输出缓冲器 113， 输入缓冲器 114， 非易失性存储器 115， 数字处理器 116。

鉴频鉴相器 101用于对输入的参考信号和可编程多模分频器 107的 输出信号的频率和相位进行比较。 鉴频鉴相器 101根据两个信号的频率 差及相位差产生相应的脉冲电压信号， 以此来驱动电荷泵对环路滤波器 进行充、放电。鉴频鉴相器 101的一个输入端与外部参考信号 F _ef 连接， 另外一个输入端与可编程多模分频器 107 的输出信号 F _div 连接， 输出端 与可编程电荷泵 102的输入端连接。 鉴频鉴相器 101的输出电压脉冲控 制可编程电荷泵 102的充、 放电。

可编程电荷泵 102受鉴频鉴相器 101输出信号控制， 产生充、 放电 电流， 从而改变环路滤波器输出的控制电压。 可编程电荷泵 102的输入 端与鉴频鉴相器 101的输出端连接， 输出端与环路滤波器 103的输入端 连接， 同时， 其工作状态受数字处理器 116的输出 C[3:0]控制。 可编程 电荷泵 102优选为充、 放电电流可配置电荷泵， 本发明中， 它由 4位数 字信号进行控制， 电流大小可从单位电流 I调节至 151， 从而可利用数字 处理器 116对锁相环的环路带宽进行调节。

环路滤波器 103采用低通滤波器实现， 用于将可编程电荷泵 102的 充、 放电电流转化为控制多路压控振荡器 104的模拟电压。 该环路滤波 器 103的输入端与可编程电荷泵 102的输出端连接， 输出端与多路压控 振荡器 104的输入端连接。

多路压控振荡器 104， 用于产生所需 5~10GHz及 1.5~3GHz的振荡 信号， 其振荡频率由数字信号 A[2:0]、 B[6:0]、 P[5:0]及环路滤波器 103 的输出电压共同决定。 其中， A[2:0]用于压控振荡器的选取， 它有 3位 控制位， 每一位分别控制相应的压控振荡器的使能端， 当需要选取其中 一个压控振荡器进行工作时， 对应的控制位配置为高电平， 其它所有的 控制位则配置为低电平； B[6:0]用于子频带的选取， 它有 7位控制位， 每一位分别控制压控振荡器中电容阵列的位开 关， 通过打开、 关断开关 来改变电容阵列整体电容值大小， 从而改变压控振荡器的振荡频率； P[5:0]用于包含频率预置模块的混合信号压控振 荡器的预置信号的设置， 当 A[2:0]选取该混合信号压控振荡器进行工作时， 预置模块根据 P[5:0] 的配置与来自环路滤波器的输出电压共同产生 控制电压作用到压控振 荡器核心上， 从而产生所需的振荡频率。 多路压控振荡器 104的输入端 与环路滤波器 103的输出端连接， 输出端与第一多路选择器 105的输入 端连接， 同时， 其工作状态受数字处理器 116的输出 A[2:0]、 B[6:0]、 P [5:0]的控制。 多路压控振荡器 104包含了三个相互独立的压控振荡器， 其中， 由 A[2]控制的压控振荡器覆盖 5~10GHz频率范围， 具有非常好 的相位噪声性能； 由 A[l ]控制的压控振荡器覆盖 1.5~3GHz频率范围， 具有非常低的功耗； 由 A[0]控制的压控振荡器具有频率预置功能， 从而 能够实现快速锁定， 大大缩短锁定时间。 根据实际应用需求 （如功耗要 求、 频段要求、 锁定时间要求、 相位噪声要求等）， 数字处理器 116 选 取某一个压控振荡器进行工作， 构成锁相环主环路， 配合五级除二分频 链路 109可以实现宽频段的频率配置。

第一多路选择器 105， 用于将多路压控振荡器 104的输出信号进行 通道选取， 以决定具体由哪一个压控振荡器提供振荡频率 。 该多路选择 器 105的输入端与多路压控振荡器 104的输出端连接， 输出端分别与除 二预分频器 106、 五级除二分频链路 109及主环路输出缓冲器 108的输 出端连接； 同时， 其工作状态受数字处理器 116的输出 MUX1 [2:0]的控 制。 第一多路选择器 105由针对不同工作频段所设计的缓冲器并行组 合 构成， 每一个缓冲器受 MUX1 [2:0]的控制， 可单独打开或者关闭， 关闭 后该缓冲器不消耗功耗。

除二预分频器 106， 用于将来自第一多路选择器 105的输出信号进 行除二预分频， 以降低可编程多模分频器 107的最高工作频率， 节省功 耗。 该除二预分频器 106的输入端与多路选择器 105的输出端连接， 输 出端与可编程多模分频器 107的输出端连接。

可编程多模分频器 107用来控制锁相环反馈到鉴频鉴相器 101的信 号 F _dlv 的分频比， 最终决定锁相环的锁定频率。 由于参考信号 F _ref 的频 率是一定的， F _dlv 的频率最终也将与 F _ref —致， 改变可编程多模分频器 107 的配置将改变其分频比， 从而最终改变了压控振荡器的振荡频率， 实现了对锁定频率的控制。 该可编程多模分频器 107的输入端与除二预 分频器 106的输出端连接， 输出端与鉴频鉴相器 101的输入端连接， 同 时， 其工作状态受数字处理器 116 的输出 M[11 :0]的控制。 本发明中， 可编程多模分频器 107 由 12位数字信号来控制其分频比大小， 它由 8 级 2/3分频单元以及 4个分频比扩展逻辑单元组成，分频比范围为 16~511， 以满足宽带锁相环的工作要求。

主环路输出缓冲器 108用于将锁相环主环路信号进行输出。 该主环 路输出缓冲器 108的输入端与多路选择器 105的输出端连接， 输出端为 片外提供锁相环主环路本振信号输出。

五级除二分频链路 109用来产生 0.1~5 GHz的 I/Q信号， 并分两路 分别输出到接收机和发射机。 该五级除二分频链路 109的输入端与第一 多路选择器 105、 外部信号输入缓冲器 114的输出端连接， 输出端分别 与第二多路选择器 110和第三多路选择器 112的输出端连接； 同时， 其 工作状态受数字处理器 116的输出 N[4:0]的控制。五级除二分频链路 109 由 5 个除二分频器级联构成， 每一级的除二分频器均采用电流模逻辑 (CML) , 可产生 I/Q 形式的输出信号。 它由 5 位数字信号来控制前 Ν _χ (1 < Ν _Χ < 5)级除二分频器的开启， 以实现最低除 2、 最高除 32的分 频输出。

第二多路选择器 110和第三多路选择器 112， 用于对五级除二分频 链路 109的输出信号进行通道选取。 第二多路选择器 110的输入端与五 级除二分频链路 109输出端连接， 输出端与到接收机输出缓冲器 111连 接， 同时， 其工作状态受数字处理器 116的输出 MUX2[4:0]的控制。 第 三多路选择器 112的输入端与五级除二分频链路 109的输出端连接， 输 出端与到发射机输出缓冲器 113连接， 同时， 其工作状态受数字处理器 116的输出 MUX3[4:0]的控制。 第二多路选择器 110及第三多路选择器 112均由 5个针对不同工作频段所设计的缓冲器构成， 它们分别连接在 五级除二分频链路 109每一级除二分频器的输出端， 各由和 5位数字信 号控制其中某个缓冲器的打开与关断。 当五级除二分频链路 109 的前 Ν _χ (1 < Ν _χ < 5)级除二分频器开启时， 意味频率综合器需要选取第 ^级 除二分频器的分频结果进行输出， 因而第二多路选择器 110或第三多路 选择器 112中与该级除二分频器相连的缓冲器将打开， 而其它缓冲器将 全部关闭， 从而实现了所需频率的选取。 到接收机输出缓冲器 111和到发射机输出缓冲器 113用于将两路信 号分别输出到接收机和发射机。 到接收机输出缓冲器 111的输入端与多 路选择器二 110 的输出端连接， 输出端为片外的接收机提供本振信号。 到发射机输出缓冲器 113的输入端与多路选择器三 112的输出端连接， 输出端为片外的发射机提供本振信号。

输入缓冲器 114用于接收外部输入信号进入五级除二分频链 路 109。 该输入缓冲器 114的输入端连接外部信号输入， 输出端与五级除二分频 链路 109的输入端连接。

主环路输出缓冲器 108、 到接收机输出缓冲器 110、 到发射机输出 缓冲器 112实现对输出信号缓冲， 增强其带负载能力， 使片内信号与片 外进行隔离。

非易失性存储器 115， 其输入端与数字处理器 116的输出连接， 输出 端与数字处理器 116的输入连接， READ和 WRITE分别控制该非易失 性存储器 115的读出和写入过程。

数字处理器 116，其输入端接收外部输入的编程配置数据以 及来自非 易失性存储器 115所读取的数据， 输出端与可编程电荷泵 102、 多路压 控振荡器 104、 第一多路选择器 105、 可编程多模分频器 107、 N级除二 分频链路 109、 第二多路选择器 110、 到接收机输出缓冲器 111、 第三多 路选择器 112、 到发射机输出缓冲器 113及输入缓冲器 114连接。 数字 处理器 116控制整个多标准性能可重构式 I/Q正交载波发生器的数字配 置， 其内部还包含了∑ Δ调制器模块， 频率采样模块， 频率比较模块， 线性插值计算模块。

基于图 1所述的多标准性能可重构式 I/Q正交载波发生器的系统框 图， 图 2给出了本发明提供的可编程电荷泵 102的一个实例电路框图。 该电荷泵为电流可编程的全差分电荷泵， 由可编程参考电流模块 201和 电荷泵核心模块 202两部分组成。 其输入信号 UP和 DN由鉴频鉴相器 101提供， 输出信号 OUTP和 OUTN则提供给环路滤波器 103。 可编程 参考电流模块 201由 4比特数字信号 C[3:0]控制， 实现输出参考电流大 小从单位电流 I调节至 151。 电荷泵核心模块 202受输入信号 UP和 DN 的控制， 当 UP为高时， 输出信号 OUTP和 OUTN对环路滤波器 103进 行充电， 使其输出电压上升； 当 DN为高时， 输出信号 OUTP和 OUTN 对环路滤波器 103进行放电， 使其输出电压下降。 充、 放电的电流大小 则等于可编程参考电流 201所提供的参考电流的大小， 通过调整充、 放 电电流的大小可以实现对锁相环环路带宽的调 整。 的源端电荷分别通过 的管子释放， 消除了电荷共享效应， 而且有效的减小电流源关断时间。 电流复制支路中的分别和其对应的开关。

基于图 1所述的多标准性能可重构式 I/Q正交载波发生器的系统框 图， 图 3给出了本发明提供的环路滤波器 103的一个实例电路图。 该环 路滤波器为差分输入差分输出三阶低通滤波器 ， 通过调整器件参数可实 现对环路带宽等环路特性的调节。 输入端 CPOUT— P和 CPOUT— N分别 由可编程电荷泵 102的输出 OUTP和 OUTN提供， 而输出端 VC— P和 VC_N则提供给多路压控振荡器 104作为控制电压。 该环路滤波器 103 由电阻 Rp ₂ , R _P3 ,RN2, R _N3 和电容 C _P1 , C _P2 , C _P3 , C _N1 , C _N2 , C _N3 组成。 其中， Cpi, C _P2 , R _P3 的一端都与 CPOUT— P连接， 而 C _P1 的另一端与 GND (地） 连接， C _P2 的另一端与 R _P2 的一端连接， R _P3 的另一端则与 VC— P连接； Rp ₂ 的一端与 C _P2 连接，另一端则与 GND连接; C _P3 的一端与 VC— P连接， 另一端则与 GND连接。 C _N1 , C _N2 , R _N3 的一端都与 CPOUT— N连接， 而 C _N1 的另一端与 GND连接， C _N2 的另一端与 R _N2 的一端连接， R _N3 的另一 端则与 VC— N连接； R _N2 的一端与 C _N2 连接，另一端则与 GND连接； C _N3 的一端与 VC— N连接， 另一端则与 GND连接。 基于图 1所述的多标准 性能可重构式 I/Q正交载波发生器的系统框图， 图 4给出了本发明提供 的多路压控振荡器 104中一个压控振荡器的实例电路图。 该压控振荡器 采用了 NM0S、 PMOS上下互补交叉耦合结构。它由 PM0S交叉耦合对管 M _pl , M _p2 ， NM0S交叉耦合对管 M _nl , Mn2， 开关 K， 电感 L， 以及 7比特 电容阵列 401， 射频 M0S变容管模块 402共同构成。 其中， M _pl ， M _p2 的源极连接在一起，并与开关 K的一端连接，而 K的另一端则与电源电 压 VDD连接。 K由来自数字处理器 116的输出 A[2]控制，当其为高时， K闭合； 当其为低时， Κ断开， 该压控振荡器将不工作。 Μ _ρ1 的漏极与 Μ _η1 的漏极、 M 的栅极、 Μ _ρ2 的栅极连接， 而其栅极则与 Μ _ρ2 的漏极、 M 的漏极、 Μ _η1 的栅极连接。 M _nl ， M 的源极连接在一起， 并与 GND (地） 相连。 电感 L的一端连接到 Μ _ρ ^漏极， 另一端连接到 Μ _ρ2 的漏 极。 振荡信号的输出端 OUT— Ρ连接到 Μ _ρ ι的漏极， OUT— N则连接到 M _p2 的漏极，且两者连接到第一多路选择器 105的输入端。 7比特电容阵 列 401的一端连接到 M _pl 的漏极， 另一端连接到 M _p2 的漏极， 它由来自 数字处理器 116的输出 B[6:0]控制， B[6:0]的每一位分别控制 7比特电容 阵列 401中的一个电容的打开与关断。当 B[6:0]中的某一位从低变高时， 对应的电容打开， 电容阵列的整体电容值增加， 压控振荡器的振荡频率 减小； 当 B[6:0]中的某一位从高变低时， 对应的电容关断， 电容阵列的 整体电容值减小， 压控振荡器的振荡频率增大， 从而形成了对压控振荡 器振荡频率的粗调谐。 射频 MOS变容管模块 402的一端连接到 M _pl 的 漏极，另一端连接到 M _p2 的漏极，它的电容值大小受来自环路滤波 器 103 的输出 VC— P和 VC— N的控制， VC— P和 VC— N的变化使得 MOS变容 管模块 402的电容值发生改变， 从而调节了压控振荡器的振荡频率， 形 成了对压控振荡器振荡频率的精调谐。 由于尾电流源管子以及给其提供 偏置的偏置电路是一个很大的噪声源，它们管 子的 1/f噪声将会以混频的 形式恶化压控振荡器的相位噪声， 所以选择无尾电流形式； 同时这也使 得信号的振荡幅度有所增加， 有利于优化相位噪声性能。 该压控振荡器 采用 7比特电容阵列将整个频带分为 128个子频带， 降低了压控振荡器 的增益， 拓展了压控振荡器的调谐范围； 此外， 变容管采用累积型 MOS 变容管， 控制电压采用差分形式输入， 从而扩展了每个子频带的频率覆 盖范围。 该压控振荡器振荡频率范围覆盖 5~10GHz， 其特点是振荡频率 高， 调谐范围大， 相位噪声性能好。

基于图 1所述的多标准性能可重构式 I/Q正交载波发生器的系统框 图， 图 5给出了本发明提供的多路压控振荡器 104中可实现频率预置功 能从而实现环路快速锁定的混合信号压控振荡 器的一个实例电路图。 该 混合信号压控振荡器由预置模块 501和压控振荡器核心 502组成。 预置 模块 501的输入端与环路滤波器 103的输出端 VC— P和 VC— N连接， 输 出端则与严控振荡器核心 502的输入端连接； 同时， 它受来自数字处理 器 116的输出信号 P[5:0]的控制。 压控振荡器核心 502的输入端与预置 模块 501的输出端连接，输出端 OUT— P和 OUT— N则与第一多路选择器 105的输入端连接； 同时， 它受来自数字处理器 116的输出信号 A[0]和 B[6:0]的控制。 压控振荡器核心 502的结构与图 4所示压控振荡器的结 构相同， 当 A[0]为高时， 该压控振荡器核心开启工作， 当 A[0]为低时， 该压控振荡器核心停止工作。 B[6:0]控制该压控振荡器核心中 7 比特电 容阵列的工作状态。 来自数字处理器 116的控制信号 P[5:0]和 B[6:0]共 同决定了该压控振荡器的输出频率。 当所述的多标准性能可重构式 I/Q 正交载波发生器选择多路压控振荡器 104中该混合信号压控振荡器进行 工作时， 系统存在两种工作模式， 分别为工作模式 1和工作模式 2。 在 工作模式 1 时， 预置模块将来自环路滤波器 103的控制电压输入断开， 并将预置模块的输入偏置为内部产生的固定电 平， 通过调节数字处理器 116的输出 P[5:0]和 B[6:0]， 依次记录输出频率， 并将其写入非易失性存 储器 115中。 这样， 对应于每一种 P[5:0]和 B[6:0]的数字组合， 压控振 荡器都有一个固定的频率输出。 这是一个频率采样过程， 我们事实上获 取了 P[5:0]、 B[6:0]与输出频率的映射关系，该映射关系被存 储在非易失 性存储器 115中， 以避免重复校准所增加的工作量以及功耗损失 。 在工 作模式 2时， 预置模块的输入连接到来自环路滤波器 103的控制电压输 出。 数字处理器 116提取非易失性存储器中所存储的映射关系， 通过频 率比较模块和线性插值计算模块来获取所需频 率的数字配置 P[5:0]和 B[6:0] ,设置好 P[5:0]和 B[6:0]后将混合信号压控振荡器的输出频率预置 到与所需频率非常接近的地方， 而后依靠环路调节达到最终锁定。 当主 环路频率需要进行跳变时， 数字处理器 116调整 P[5:0]、 B[6:0]以及可编 程多模分频器 107 的控制信号 M[11 :0]， 从而在非常短的时间内将混合 信号压控振荡器的输出频率预置到另一个频点 ， 由于控制电压变化非常 小， 因而将在很短的时间内实现环路重新锁定。 该混合信号压控振荡器 的特点是环路锁定时间能被大大地减小， 但是由于预置模块的存在， 功 耗有所增加， 相位噪声性能也会有所下降。

以上所述的具体实施例， 对本发明的目的、 技术方案和有益效果进 行了进一歩详细说明， 应理解的是， 以上所述仅为本发明的具体实施例 而已， 并不用于限制本发明， 凡在本发明的精神和原则之内， 所做的任 何修改、 等同替换、 改进等， 均应包含在本发明的保护范围之内。