以下、本発明の好ましい実施の形態を、� ��面を参照して詳しく説明する。なお、全て� ��図を通じて同一または相当部分には同一の� ��号を付しその説明は省略する場合がある。

 (第1の実施の形態)

上述のように、酸素不足型のTa酸化物を使っ� ��バイポーラ動作する抵抗変化型の不揮発性� ��憶素子では、上下のどちらかの電極近傍で� ��み抵抗変化が起こりやすいような動作が望� ��しい。もし、抵抗変化現象が電極材料によ� ��て変化するならば、抵抗が変化しやすい電� ��材料と抵抗が変化しにくい電極材料とで酸� ��不足型のTa酸化物を挟んだような構造を作� �ば良い。本実施の形態では、この点を検証� �た結果について説明する。
なお、この検証結果を説明する前に、酸素不 足型のTa酸化物層の形成方法や、酸素含有率� ��好適な範囲を説明する。その後、抵抗変化� ��起こりやすさが電極材料に依存するかどう� ��の確認を行うため、W、Ta、チッ化Ta(以下、T aN)からなる電極でTaOx層を挟んだ構造を形成� �、電気パルスによる抵抗変化現象の様子を� �べた結果について述べる。そして最後に、� �作しやすい電極材料と動作しにくい電極材� �で酸素不足型のTa酸化物を挟み込んだ構造の 抵抗変化素子の抵抗変化の測定結果について 述べる。

 [スパッタリング時の酸素流量比とTa酸化物� ��の酸素含有率との関係]

 まず、本実施の形態における酸素不足型のT a酸化物層の作製条件及び酸素含有率の解析� �果について述べる。酸素不足型のTa酸化物層 は、Taターゲットを(アルゴン)ArとO ₂ ガス雰囲気中でスパッタリングする、いわゆ る、反応性スパッタリングで作製した。本実 施の形態での具体的な酸素不足型のTa酸化物� ��作製方法は次の通りである。

まずスパッタリング装置内に基板を設置し、 スパッタリング装置内を7×10 ^-4 Pa程度まで真空引きする。Taをターゲットと� �て、パワーを250W、アルゴンガスと酸素ガス� ��をあわせた全ガス圧力を3.3Pa、基板の設定� �度を30℃にし、スパッタリングを行った。こ こでは、Arガスに対するO ₂ ガスの流量比を0.8%から6.7%まで変化させた。� ��ずは、組成を調べる事が目的であるため、� ��板としては、Si層上にSiO ₂ を200nm堆積したものを用い、Ta酸化物層の膜� �は約100nmになるようにスパッタリング時間を 調整した。このようにして作製したTa酸化物� ��の組成をラザフォード後方散乱法(RBS法)、� �びオージェ電子分光法(AES法)によって解析し た結果を図4に示す。この図から、酸素分圧� �を0.8%から6.7%に変化させた場合、Ta酸化物層� ��の酸素含有率は約35at%(TaO _0.66 )から約70at%(TaO _2.3 )へと変化していることが分かる。以上の結� �より、Ta酸化物層中の酸素含有率を酸素流量 比によって制御可能である事と、Taの化学量� ��的な酸化物であるTa ₂ O ₅ (TaO _2.5 )の酸素含有率71.4at%よりも酸素が不足してい� ��、酸素不足型のTa酸化物が形成されている� �が明らかとなった。

 なお、本実施の形態では、Ta酸化物層の解� �にラザフォード後方散乱法(RBS)及びオージェ 電子分光法(AES)を利用したが、蛍光X線分析法 (XPS)や電子線マイクロアナリシス法(EPMA)等の� ��器分析手法も利用可能である。

 [酸素不足型のTa酸化物層の組成と抵抗変化� ��性]
 以上のように作製した酸素不足型のTa酸化� �のうち、どの程度の酸素含有率を有する酸� �不足型のTa酸化物が抵抗変化を示すのかを調 べた。ここで酸素不足型のTa酸化物層を挟む� ��極の材料として用いたのは、上下の電極と� ��にPtである。上下にPtを用いた場合は、上述 のように、バイポーラ型の抵抗変化型の不揮 発性素子としては不適当である。しかしなが ら、Ptは後述するように、抵抗変化を非常に� ��しやすい電極材料であり、ある酸素含有率� ��有する酸素不足型のTa酸化物が抵抗変化を� �すか否かの判定を行うには最も好適な材料� �ある。

以上のような理由から、図5のような不揮発� �記憶素子を形成した。すなわち、単結晶シ� �コン基板501上に、厚さ200nmの酸化物層502を熱 酸化法により形成し、下部電極層503としての 厚さ100nmのPt薄膜を、スパッタリング法によ� �酸化物層502上に形成した。その後、Taをター ゲットとして、反応性スパッタリングによっ て酸素不足型のTa酸化物層504を形成した。本� ��施の形態で検討した範囲では、上記の分析� ��料と同様に、酸素ガスの流量比を、0.8%から 6.7%まで変化させて不揮発性記憶素子を作製� �た。酸素不足型のTa酸化物層504の膜厚は30nm� �した。
その後、酸素不足型のTa酸化物層504の上に、� ��部電極層505としての厚さ150nmのPt薄膜をスパ ッタ法により堆積した。
最後にフォトリソグラフィー工程とドライエ ッチング工程とによって、素子領域506を形成 した。なお、素子領域506は、直径が3μmの円� �の島状である。

 以上のように作製した不揮発性記憶素子の� ��抗変化現象を測定した。その結果、図4のα� ��(酸素流量比約1.7%、酸素含有率約45at%)からβ 点(酸素流量比約5%、酸素含有率約65at%)のTa酸� ��膜を使った不揮発性記憶素子では、高抵抗� ��が低抵抗値の5倍以上と良好であった。

図6(a)と図6(b)とは、それぞれ、α点およびβ点 の酸素含有率を有するTa酸化物層を使った不� ��発性記憶素子についてのパルス印加回数に� ��する抵抗変化特性を測定した結果である。� ��6(a)および図6(b)によれば、α点及びβ点のα� �およびβ点の酸素含有率を有するTa酸化物層� ��使った素子では、共に、高抵抗値が低抵抗� ��の5倍以上と良好であることが判る。従って 、酸素含有率が45~65at%の組成範囲、即ち抵抗� ��化層をTaO _x と表記した場合におけるxの範囲が0.8≦x≦1.9� ��範囲がより適切な抵抗変化層の範囲である� ��言える(酸素含有率=45at%がx=0.8に、酸素含有� ��=65at%がx=1.9にそれぞれ対応)。なお、RBS法に� ��る組成分析では、酸素含有量の分析値は±5a t%程度の精度である。従って、前記xの組成範 囲もこの精度に起因する測定誤差を含んでお り、実際には、酸素含有率が40~70at%の組成範� ��までこの適切な組成範囲である可能性があ� ��。この組成範囲以外でも抵抗変化現象は確� ��され又は推認されるが、この組成範囲内に� ��べると抵抗率が小さくなり又は大きくなる� ��とから高抵抗値が低抵抗値の5倍未満になる と考えられ、記憶素子として動作の安定性に やや欠けると考えられる。

 [W、Ta、TaNを上下の電極材料に用いた抵抗変 化素子の抵抗変化]
 次に、抵抗変化の起こりやすさが、電極材� ��に依存するかどうかの確認を行うため、Pt� �外の材料として、W、Ta、TaNから成る下部電� �503と上部電極505で酸素不足型のTa酸化物層504 を挟んだ構造の素子を作製し、電気パルスに よる抵抗変化の様子を調べた結果について説 明する。なおここでも抵抗変化の起こりやす さだけを評価する目的で実験を行ったので、 上下の電極材料は同一とした。また、使用し た酸素不足型のTa酸化物の酸素含有率は、好� ��な酸素含有率の範囲のほぼ中間の58at%(TaO _1.38 )とした。素子の形成方法は上記とほぼ同じ� �あり、W、Ta、TaNのいずれもスパッタリング� �によって堆積した。

 ここで、素子の名称と電極材料の関係を、� ��の抵抗変化現象の検討に使用した素子と以� ��に述べる素子とを全てまとめて表2に示した 。

まず、下部電極503と上部電極505のいずれもW� �らなる薄膜により形成した不揮発性記憶素� �(以下、素子Cと表す)の抵抗変化特性につい� �述べる。

 図7は、このようにして作製した素子Cの電� �パルスによる抵抗変化の測定結果である。� �7(a)は、上部電極505の近傍での抵抗を起こさ� ��る(上電極モード)事を目的に、下部電極503� �基準にして上部電極505にそれぞれ+7Vと、-5V� �の電気パルスを交互に印加した時の抵抗値� �変化を示す。この図から分かるように、パ� �ス数が30回程度まででは、弱いながらも、抵 抗変化が観測されており、+7Vの電気パルスを 印加した時に高抵抗化し、-5Vの電気パルスを 印加した時に低抵抗化している。しかしなが ら、パルス数が30回を超えると、抵抗変化が� ��とんど観測されなくなっている。逆に下部� ��極503の近傍での抵抗を起こさせる(下電極モ ード)事を目的に、上部電極505にそれぞれ+5V� �、-7Vとの電気パルスを交互に印加した時の� �抗値の変化を図7(b)示す。この図から分かる� ��うに、この場合はほとんど抵抗値の変化は� ��測されておらず、抵抗値は30ω程度で一定の 値になっている。

 ここで図1の上下の電極をPtで形成した素� ��Aの結果と図7の結果を比較すると、Wを電極� ��使用した時、明らかに抵抗変化が起こりに� ��くなっているのが分かる。素子Aの測定結果 である図1(a)では、低抵抗状態の抵抗値は150ω 、高抵抗状態の抵抗値は約1000ωと、比率にし て7倍程度の変化をしているのに対し、Wを電� ��材料に使用した素子Cの測定結果である図7(a )では、大きく抵抗変化している範囲でも、� �々、50ωと100ωとの間で抵抗変化が起こって� �るだけであり、比率としては、2倍程度の変� ��をしているだけである。印加している電圧� ��、図1(a)の測定時は、+2.0Vと-1.5Vであるのに� �し、図7(a)では、+7Vと-5Vと非常に高い電圧を� ��加しているのも関わらず、ほとんど抵抗変� ��が見られていない。

 以上のように、Wを電極に使用した場合、 電極にPtを使用した場合に比べて、明らかに� ��抗変化が起こりにくい事がわかる。

 以上の結果は、酸素不足型のTa酸化物を抵� �変化層に用いた抵抗変化素子の動作は、使� �する電極の材料に非常に強く依存する事を� �味している。すなわち、少なくとも、Ptを電 極に用いた場合は抵抗変化が起こりやすく、 Wを電極に用いた場合、抵抗変化は起こりに� �いのは明らかである。

 また、詳しくは説明しないが、TaやTaNを上� �の電極に用いた抵抗変化素子も作製し、抵� �変化特性の測定を行った。図8は下部電極503� ��上部電極505のいずれにも、Taを用いた素子D� ��抵抗変化特性である。図8(a)は、上部電極505 にそれぞれ+7Vと-5Vとの電気パルスを加えた場 合で、図8(b)は上部電極505に+5Vと-7Vの電気パ� �スを加えた場合の測定結果である。いずれ� �場合も、ほとんど抵抗変化は起こっていな� �。また、図9は下部電極503と上部電極505のい� ��れにも、TaNを用いた素子Eの抵抗変化特性で ある。図9(a)は、上部電極505に+7Vと-5Vの電気� �ルスを加えた場合で、図9(b)は上部電極505に+ 5Vと-7Vの電気パルスを加えた場合の測定結果� ��ある。この場合も、ほとんど変化していな� ��と言って良い程度の抵抗変化しか起こって� ��ない。

 以上のように、W以外にも抵抗変化が起こり にくい材料は存在する。

 [WとPtを電極に用いた抵抗変化素子の抵抗変 化]
 次に抵抗変化を起こしやすい材料であるPt� �、抵抗変化を起こしにくい材料でかつ、プ� �セス安定性の高い材料であるWで酸素不足型� ��Ta酸化物を挟み込んだ形の抵抗変化素子で� �る素子Fの抵抗変化特性について述べる。

 用意した素子は、下部電極503としてW薄膜 を用い、上部電極505としてPt薄膜を用いて作� ��した。W薄膜とPt薄膜は、それぞれ、Wターゲ ットとPtターゲットをArガス中でスパッタリ� �グする事で堆積した。

 以上のようにして作製した素子Fの電気パ ルスによる抵抗変化の様子を図10に示す。図1 0(a)は、上部電極505の近傍での抵抗を起こさ� �る(上部電極モード)事を目的に、下部電極503 を基準にして上部電極505にそれぞれ+2.5Vと、- 1.5Vとの電気パルスを交互に印加した時の抵� �値の変化である。この場合、抵抗値は、+2.5V の電気パルスを印加した時には約600ωとなり� ��-1.5Vの電気パルスを印加した時に60ωとなっ� ��安定して変化している。

 一方で、下部電極503の近傍での抵抗を起こ� ��せる(下部電極モード)事を目的に、下部電� �503を基準にして上部電極505にそれぞれ+1.5Vと 、-2.5Vとの電気パルスを交互に印加した時の� ��抗値の変化を図10(b)に示す。この場合は、� �抗変化は、60ωと100ωの間で抵抗変化が起こ� �ているだけであり、上部電極モードに比較� �て、無視できる程度の抵抗変化しか起こっ� �いない。

以上の図10(a)(b)の結果から、素子Fは、片側の 電極近傍だけで抵抗変化を起こすバイポーラ 動作する抵抗変化型の不揮発性記憶素子の理 想的な動作を示している。


また、図3で見られたような上部電極モード� �下部電極モードの混ざりあいのような現象� �みられなかった。例えば、図11は、図10を測� ��した素子Fとは別の素子(同一基板上の異な� �素子)に1000回程度電気パルスを加えた結果を 示しているが、抵抗変化現象が非常に安定し て発生しているのが見て取れる。

 以上の事から、抵抗変化現象を起こしやす� ��電極と、抵抗変化現象を起こしにくい電極� ��抵抗変化膜を挟んだ構造を形成する事で、� ��図した片側の電極側で抵抗変化させること� ��できるため安定動作し、望ましいバイポー� ��動作を示す抵抗変化型の不揮発性記憶素子� ��作製可能である事が分かった。また、印加� ��圧と抵抗値の関係は、抵抗変化を起こしや� ��い電極に正の電圧の電気パルスを印加した� ��に、抵抗値が高くなり、負の電圧の電気パ� ��スを印加した時に抵抗値が低くなるような� ��作を示す。

 (第2の実施の形態)
 本実施の形態では、電極材料を様々に変化� ��せた時の抵抗変化の起こりやすさを評価し� ��。本実施の形態では、下部電極503をWに固定 し、上部電極505をPt以外の材料に変化させた� ��合の抵抗変化の様子について述べる。ここ� ��下部電極503をWに固定したのは、Wが比較的� �化されにくく、安定した材料であり、加工� �比較的容易である事による。

 なお、試料の作製方法は、第1の実施の形態 で説明した方法と同様であり、下部電極503、 上部電極505は全てスパッタリング法によって 形成した。また、抵抗変化材料である酸素不 足型のTa酸化物もTa金属をO ₂ とAr中でスパッタリングして作製した。電極� ��変化させた時の抵抗変化の特性を調べるた� ��、酸素不足型のTa酸化物の組成は全て同じ� �設定した。すなわち、酸素含有率を約58at%の 酸素不足型のTa酸化物(TaO _x と表現した時、xは1.38)に固定した。

 また、本実施の形態では、下部電極503を� ��作しにくいWとしたので、下部電極モード(� �部電極に対し、下部電極に高い電圧を加え� �時に高抵抗化するようなモード)の結果は省� ��し、上部電極モード(下部電極に対し、上部 電極に高い電圧を加えた時に高抵抗化するよ うなモード)の結果のみを示す。上部電極モ� �ドで抵抗変化させた時の電気パルスの電圧� �、試料によって若干の違いはあるが、下部� �極を電圧の基準として、高抵抗化させる時� �電圧は+1.8~+2.0Vとし、低抵抗化させる時の電� ��は-1.3~-1.6Vとした。

 図12乃至図19に測定結果をまとめる。まず、 図12の上部電極にIrを用いた素子G、図13の上� �電極にAgを用いた素子H、図14の上部電極にCu� ��用いた素子Iの結果を見ると、比較的安定し て、大きな幅で抵抗変化が生じているのが分 かる。次に、図15の上部電極にNiを用いた素� �Jでは、若干の抵抗変化が見られたがその変� ��幅が小さい。

次に、図16の上部電極にTaを用いた素子K、図1 7の上部電極にTiを用いた素子L、図18の上部電 極にAlを用いた素子Mでは、全く抵抗変化現象 は観測されなかった。、また、図19の上部電� ��にTaNを用いた素子Nでは、ごく微弱な抵抗変 化現象しか観測されなかった。これらの材料 は、本質的に抵抗変化が生じにくい性質を持 っていると考えられる。

 以上の結果から分かる事は、酸素不足型のT a酸化物を用いた不揮発性記憶素子では、抵� �変化現象が生じやすい(動作しやすい)材料と 、生じにくい(動作しにくい)材料が存在する� ��言う事である。本実施の形態の範囲で言え� ��、動作しやすい電極はPt、Ir、Ag、Cuであり� �動作しにくい電極材料はW、Ni、Ta、Ti、Al、Ta Nである。これらの材料の組み合わせで酸素� �足型のTa酸化物を挟んだ構造の抵抗変化素子 を形成すれば、モードの混ざり合いのない安 定した抵抗変化が得られる。但し、図7(a)、� �10(b)、図15、図19を参照すると、W、Ni、TaN電� �では、微弱ながらも抵抗変化は観測されて� �る。それ故にこれらの材料を一つの電極に� �い、例えば、本実施の形態に係る実験で全� �抵抗変化が観測されなかった電極材料であ� �Ta、Ti、Alをもう一つの電極に用いた場合、� �弱ながらも安定した抵抗変化が期待できる� �

 次に、抵抗変化自体の起こるメカニズム� ��、抵抗変化の起こりやすさの材料依存性に� ��いて若干の考察を行う。図20は、第1の実施� ��形態と第2の実施の形態との結果をまとめた ものである。横軸に電極材料、縦軸に標準電 極電位を取ってプロットしてある。図中の○ は抵抗変化が起こりやすかった事を意味し、 △は変化の割合が小さいものの抵抗変化が起 こった事を意味し、×は抵抗変化が起こらな� ��った事を意味する。この図を見ると、抵抗� ��化膜の構成元素であるTaよりも標準電極電� �が高い材料では抵抗変化が起こっており、� �い材料では抵抗変化が起こらない事が分か� �。そして、標準電極電位の差が大きいほど� �抗変化が起こりやすく、差が小さくなるに� �れて、抵抗変化が起こりにくくなっている� �が分かる。一般に標準電極電位は、酸化の� �れ易さの一つの指標であり、この値が大き� �れば酸化されにくく、小さければ酸化され� �すい事を意味する。この事から酸化のされ� �すさが抵抗変化現象のメカニズムに大きな� �割を果たしているのではないかと推測され� �。

 以上の結果をもとに、抵抗変化のメカニ� ��ムを考える。まず。抵抗変化が起こり易い� ��料(標準電極電位が大きく酸化されにくい材 料)によって上部電極が構成されている場合� �ついて、図21を使って説明する。図21(a)のよ� ��に、下部電極1401と、酸素不足型のTa酸化物� ��1402と、Taよりも酸化されにくい材料によっ� ��構成されている上部電極1403からなる抵抗変 化素子に、下部電極1401に対して高い電圧を� �部電極1403に印加した場合、酸素不足型のTa� �化物中の酸素原子がイオンとなって、電界� �よって移動し、上部電極1403の界面近傍に集� ��る。しかし、上部電極1403を構成する金属は Taに比べて酸化されにくいので、酸素イオン1 404は酸素不足型のTa酸化物1402と上部電極1403� �界面に滞留した状態になり、界面付近でTaと 結合し、酸素濃度の高い酸素不足型のTa酸化� ��を形成する。この事によって素子は高抵抗� ��する。次に、図21(b)のように、下部電極1401� ��高い電圧を印加した場合、酸素原子は再び� ��素イオン1401となって、酸素不足型のTa酸化� ��1402の内部に戻ってゆく。これにより、低抵 抗化が起っていると考えられる。

 次に、Taよりも酸化されやすい材料によ� �て上部電極が構成されている場合について� �明したのが図22である。図22(a)のように下部� ��極1501と、酸素不足型のTa酸化物層1502と、Ta� ��りも酸化され易い材料によって構成されて� ��る上部電極1503からなる抵抗変化素子に、下 部電極1501に対して高い電圧を上部電極1503に� ��加した場合、酸素不足型のTa酸化物中の酸� �原子がイオン1504となって電界によって移動� ��、上部電極1503の界面近傍に集まる。この場 合、上部電極1503はTaよりも酸化されやすいの で、酸素イオン1504は上部電極1503の内部に吸� ��とられて、上部電極1503を構成している材料 と結合を起こす。この場合、図21とは異なり� ��酸素不足型のTa酸化物1502と上部電極1503の界 面に高抵抗層が形成されず、さらに上部電極 1503を構成する元素の数に対して酸素イオン15 04の数は少ないために、抵抗値はほとんど上� ��しない。逆に、図22(b)のように、下部電極15 01に高い電圧を印加した場合、上部電極1503に 吸い取られた酸素1505は、上部電極1503を構成� ��る材料との結合がより安定であるため、酸� ��不足型のTa酸化物1502の中には戻りにくく、� ��抗値は大きくは変化しないと考えられる。

 もし、図21及び22において、上部電極を構成 する材料の酸化のされやすさがTaと同程度の� ��合、上記の2つの例の中間的な変化が生じ、 微弱な抵抗変化が生じると考えられる。

 以上の結果から分かるように、酸素不足型� ��Ta酸化物を抵抗変化膜に使用した不揮発性� �憶素子では、上部電極と下部電極とを互い� �異なる標準電極電位を有する材料で構成す� �ば良い。これにより、片側の電極近傍で優� �に抵抗変化が起こって、理想的なバイポー� �型の抵抗変化を実現できる。さらに、抵抗� �化モードの混ざり合いも起こらず、安定し� �抵抗変化動作が可能となる。より好適には� �一方の電極材料には、Taの標準電極電位より も大きく、かつ差の大きな材料を用い、他方 の電極材料には、Taの標準電極電位よりも大� ��く差の小さな材料を用いれば良い。さらに� ��り好適には、一方の電極材料には、Taの標� �電極電位よりも大きな材料を用い、他方の� �極材料には、Taの標準電極電位よりも小さな 材料を用いればよい。また、上記のメカニズ ムからも明らかなように、抵抗変化を起こし やすい電極に正の電圧の電気パルスを印加し た時に、抵抗値が高くなり、負の電圧の電気 パルスを印加した時に抵抗値が低くなるよう に動作する。

 さらに、上部電極及び下部電極の双方をま� ��は下部電極のみを構成する材料の酸化のさ� ��やすさがTaと同程度であって微弱な抵抗変� �が生じる場合には、上部電極モードによる� �抗変化の大きさが下部電極モードによる抵� �変化の大きさより大きくなるよう不揮発性� �憶素子を構成すればよい。すなわち、この� �うな場合には、第1電極を基準にして第2電極 に正の電圧を印加した時の抵抗値をR1と表現� ��、第1電極を基準にして第2電極に負の電圧� �印加した時の抵抗値をR2と表現した時に、R1� ��R2とがR1>R2を満足するように可逆的に抵抗 値が変化する上部電極モード(第1の状態)と、 第1電極を基準にして第2電極に負の電圧を印� ��した時の抵抗値をR3と表現し、第1電極を基� ��にして第2電極に正の電圧を印加した時の抵 抗値をR4と表現した時に、R3とR4とがR3≧R4を� �足するように可逆的に抵抗値が変化する下� �電極モード(第2の状態)とが存在することに� �る。そこで、R1のR2に対する比率であるR1/R2� �、R3のR4に対する比率であるR3/R4とが、R1/R2> ;R3/R4となるように、上部電極及び下部電極の 材料を選択すればよい。

(第3の実施の形態)

 本実施の形態では、フォーミング工程が不� ��でバイポーラ動作する、理想的な抵抗変化� ��の不揮発性記憶素子の実現という観点から� ��酸素不足型のTa酸化物層の最適な構造につ� �て述べる。

[不揮発性記憶素子の製造方法]

  ここでは、フォーミング工程が必要なく� �作する不揮発性記憶素子の実現を図るため� �図23のような構造の不揮発性記憶素子を制御 して作製した。以下、図23を参照しながら不� ��発性素子の製造工程について説明する。

 まず、図23に示したように、単結晶シリコ� �である基板1701上に、厚さ200nmの酸化物層1702� ��熱酸化法により形成する。そして、下部電� ��層1703として、厚さ100nmのTaN薄膜を、スパッ� ��リング法により酸化物層1702上に形成する。 その後、下部電極層1703上に、第1の酸素不足� ��のTa酸化物層1704を、Taターゲットを用いた� �応性スパッタリング法で形成する。

本実施の形態で作製した素子の酸素不足型の Ta酸化物層は第1及び第2の実施の形態で使用� �たものとは異なるスパッタリング装置で作� �したため、スパッタリングの条件が異なっ� �いる。すなわち、スパッタリング装置内に� �板を設置した後、スパッタリング装置内を8� �10 ^-6 Pa程度まで真空引きする。そして、Taをター� �ットとして、パワーを1.6kW、アルゴンガスを 34sccm、酸素ガスを21sccm流して、スパッタリン グ装置内の圧力を0.17Paに保ち、20秒間スパッ� ��リングを行う。これにより、酸素含有率が� ��61at%(TaO _1.6 )の酸素不足型のTa酸化物層が30nm堆積される� �
次に、基板を酸素プラズマ発生装置へと導入 し、基板を250℃に昇温した状態で酸素プラズ マに曝して酸化処理を行った。この処理によ り、酸素不足型のTa酸化物層1704よりも酸素含 有率の高いTa酸化物層1705が形成される。ここ で、酸素不足型のTa酸化物層1704とTa酸化物層1 705を区別するために、酸素不足型のTa酸化物� ��1704を第1の酸素不足型の酸化物層と呼ぶ。� �た、Ta酸化物層1705は、便宜上、しばらく、� �2のTa酸化物層と表現する(第2のTa酸化物層の� ��析結果は後述)。また、下記では、第1の酸� �不足型のTa酸化物層と第2のTa酸化物層とをま とめて、抵抗変化層1706と表す。
その後、第2のTa酸化物層1705上に、上部電極� �1707としての厚さ150nmのPt薄膜をスパッタリン グ法により形成する。
最後に、フォトレジスト工程とドライエッチ ング工程とによって素子領域1708を形成する� �ここで素子領域の1708は、一辺が0.5μmの四角� ��形状とした。
以上の工程によって、第1の酸素不足型Ta酸化 物層1704と第2のTa酸化物層1705を、TaNから成る� ��部電極1703とPtから成る上部電極1707で挟んだ 構造の不揮発性記憶素子を形成した。以下、 この素子を素子Oと呼ぶ。
また、比較のために、第1の酸素不足型のTa酸 化物層の表面を酸素プラズマによって酸化し ていない図5のような構造の素子も作製した� �つまり、第1の酸素不足型Ta酸化物層504を、� �ッ化Taから成る下部電極503とPtから成る上部� ��極505で挟んだ構造の不揮発性記憶素子を形� ��した。以下、この素子を素子Pと呼ぶ。
なお、表3に、素子O及びPの酸素プラズマ処理 時間と、下記に説明する素子の初期抵抗をま とめた。

[素子O及びPの抵抗変化特性]

 次に、本実施の形態において実際に作製し� ��素子O及びPに対して電気的パルスを印加し� �、抵抗変化を起こさせた時の特性について� �明する。

 図24は、本実施の形態に係る不揮発性記憶� �子が備える抵抗変化層の抵抗値と印加した� �気的パルスとの関係を示す図であり、(a)及� �(b)はそれぞれ素子O及びPの測定結果を示して いる。

まず、素子O及びPの初期抵抗を測定した結果� ��ついて検討する。ここでは、各素子におけ� ��下部電極層と上部電極層との間に、閾値電� ��(抵抗変化が起こらない程度の小さな電圧で 、典型的には1V程度)よりも低い50mVの微弱な� �圧を印加し、流れる電流を測定して各素子� �初期抵抗を求めた。すると、素子Oは1060ωで� ��素子Pは192ωとなっており、第1の酸素不足型 のTa酸化物層を酸化処理した素子Oの方が高く なっていた(表3及び図18参照)。この抵抗が高� ��なった原因は、酸素濃度が高く、抵抗が高� ��第2のTa酸化物層が存在している事を示唆し� ��いる。

  次に素子OとPの抵抗変化特性について述べ る。なお、本実施の形態では、第2のTa酸化物 層を形成した上部電極側で動作させる事を試 みた場合について述べる。つまり、上部電極 に正の電圧を有する電気パルスを印加した時 に抵抗が高くなるようなモードで動作させた 場合の結果について述べる。

まず、酸素プラズマによって酸化処理を行っ て第2のTa酸化物層を形成した素子Oの結果に� �いて述べる。図24(a)の結果を見れば分かるよ うに、製造直後の不揮発性記憶素子に負電圧 -1.5Vを加えると、初期が約1060ωであった抵抗� ��が、一旦、約500ωに低下し、正電圧1.8Vを加� ��ると抵抗値は10000ω程度に増加している。そ れ以後は、それぞれ負電圧-1.5Vと正電圧1.8Vと の電気的パルスを交互に加える事で抵抗値は 約100ωと約10000ωの間を往復し、良好に抵抗変 化が起こっている。すなわち、フォーミング 工程なしに 、上部電極側で抵抗変化が起こ� ��ている。

しかしながら、図24(b)に示した、第1の酸素不 足型のTa酸化物層を酸化していない素子Pは上 記とはかなり異なる結果が得られている。す なわち、素子Pは、作製した直後の状態では� �負電圧-1.5Vと正電圧1.8Vを印加しても全く抵� �変化を示さなかった。そこで、印加電圧を� �電圧2.7Vに固定して電気パルスを加えつづけ� ��と、抵抗値は、徐々に増加し、図中でパル� ��数11回目の点では、抵抗値は100000ωまで増加 した。その後、-1.5Vの電圧のパルスを加える� ��抵抗値は、200ω程度に低下し、以後、+1.8Vと -1.5Vの電圧の電気パルスを加える事で抵抗変� ��が増加と現象を繰り返した。つまり、素子P では、作製した直後の状態では動作せず、抵 抗変化を起こさせるにはフォーミング工程(� �加電圧を+2.7Vのパルスを加えつづけた最初の 工程)が必要であると言える。

以上の結果から、フォーミング工程なしに不 揮発性記憶素子を動作させるには、第2のTa酸 化物層が必要であるという事が示唆される。

第2のTa酸化物層の果している役割についてで あるが、抵抗変化現象のメカニズム自体が明 らかになっていない現状では、明確には分か らない。但し、本実施の形態の抵抗変化型の 不揮発性素子の抵抗変化が、第2の実施の形� �で説明したように電極とTa酸化物層の界面の 酸素原子の移動によって起こっているとすれ ば、次のような可能性が考えられる。すなわ ち、第2のTa酸化物層は界面近傍に電圧を有効 に印加する役割を果しているという可能性で ある。つまり、抵抗変化現象は、上部電極170 7と抵抗変化層1706の界面付近に電界によって� ��素原子が集まったり、拡散したりして発現� ��ていると考える。具体的には、上部電極1707 に正の電圧を印加すれば負に帯電している酸 素原子が上部電極1707側に集まり、高抵抗層� �形成して、高抵抗化する。逆に負の電圧を� �加すれば、酸素原子がTa酸化物層内に拡散し て抵抗が下がる。ここでもし、界面に高抵抗 層である第2のTa酸化物層1705が存在すれば、� �の部分に大きな電圧がかかって、酸素が高� �抗層1705に注入され、ますます酸素含有率が� ��くなって、絶縁物として知られている化学� ��論的組成を有するTa ₂ O ₅ に近づく。その結果、素子自体の抵抗が上昇 し、高抵抗化状態となる。つまり、第2のTa酸 化物層は、抵抗変化が起こる際のトリガーの 役割を果していると考えられる。

しかし、界面に高抵抗層である第2のTa酸化物 層1705が存在しなければ、電圧は、抵抗変化� �1706に均等にかかり、界面近傍に絶縁物に近� ��高抵抗層は形成されにくい。その結果、抵� ��変化現象は起こりにくくなる。しかし、第2 のTa酸化物層1705が存在しない場合でも、定常 的に動作させる電圧よりも高い電圧を加えた り、数多くの電気的パルスを加える、いわゆ る、フォーミング工程によって、第2のTa酸化 物層1705に類似した層を一旦作ってやれば、� �の後は安定した抵抗変化が起こると考えら� �る。

本実施の形態で得られた結果と、上記の実施 の形態1及び2を総合して考えると、第2のTa酸� ��物層と、最適な電極材料を組み合わせて、� ��揮発性記憶素子を構成すれば、フォーミン� ��工程無しにバイポーラ動作し、かつ、変化� ��ードの混ざり合いのない安定した動作をす� ��不揮発性記憶素子が実現できる。すなわち� ��図23で、下部電極1703に動作しにくい電極材� ��(例えば、Ta、Ti、Al等)を用い、上部電極1707� ��動作しやすい電極材料(例えば、Pt、Ir、Ag、 Cu等)を用いたような構造を作製すれば良い。 すると、フォーミング工程なしに、上部電極 に正の電圧を有する電気的パルスを印加した 場合に、抵抗値が高くなるような動作を安定 して示す不揮発性記憶素子が実現できる。

逆に、図17のような素子において、下部電極1 703に動作しやすい電極材料を用い、上部電極 1707に動作しにくい電極材料を用いたような� �造を作っても、フォーミング工程になしに� �抗変化させる事はできない。つまり、フォ� �ミング工程なしに不揮発性記憶素子を動作� �せるには、第2のTa酸化物層を形成した側に� �作しやすい電極材料を設置する必要がある� �

[Ta酸化物層の分析]

 本実施の形態で作製した抵抗変化層1706の分 析を行うため、下記のような、分析用の試料 を別途用意した。つまり、単結晶シリコン基 板上に厚さ200nmの酸化物層が形成された素子� ��ターンのない基板上に、素子Oの第1の酸素� �足型のTa酸化物層と同様の酸素含有率が約61a t%(TaO _1.6 )のTa酸化物層を30nm堆積し、その後、基板温� �を250℃にした状態で酸素プラズマ酸化した� �料を用意した。この試料は、素子Oの抵抗変� ��層1706に相当するので、以下、試料O’と呼� �。なお、試料O’は、素子Oとは異なり、分析 の障害となる上部電極層は形成していない。

 このようにして作成した試料O’を、極薄膜 の分析に適したX線反射率法(メーカ名:Rigaku、 ソフトウエア名:X線反射率データ処理ソフト� ��エア)と呼ばれる方法で分析した。この方法 は、X線を試料の表面に対して浅い角度で入� �させ、反射されたX線の強度を測定する方法� ��ある。そして、このスペクトルに対して適� ��な構造モデルを仮定してフィッティングを� ��い、分析用試料における抵抗変化層の膜厚� ��よび屈折率を評価する。このとき、フィッ� ��ィングのパラメータとしては、酸素不足型� ��Ta酸化物の積層構造、各層の膜厚及びδ(=1-� �折率)である。

 図25にその測定結果を示す。この図にお� �る横軸はX線の入射角度を、縦軸はX線の反射 率をそれぞれ示している。図25は、実際に分� ��用試料のX線反射率を測定した際に得られた パターン(破線)と、基板上に2層の酸素不足型 のTa酸化物層が存在していることを仮定して� ��ィッティングを行った結果(実線)とを示し� �いる。この図を見ると、実測の反射率パタ� �ンとフィッティングによって得られた反射� �パターンとは、非常に良い一致を示してい� �。なお、ここには図示していないが、基板� �に単層の酸素不足型のTa酸化物層が存在して いることを仮定してフィッティングを行った 場合、測定データを良好に再現する事は出来 なかった。

 この2層の積層構造を仮定してフィッティ ングしたときの解析結果を表4に示す。

 
 この表から、基板側に存在する第1の酸素不 足型のTa酸化物層の膜厚は26.6nmで、δは28.5×10 ^-6 であり、表面側に存在する第2のTa酸化物層の 膜厚は8.1nmで、δは22.2×10-6であるという値が� ��られた。これらのδの値から正確な組成を� �出するのは難しいが、金属Taのδは39×10 ^-6 、Ta ₂ O ₅ のδは22×10 ^-6 である事等から、およその推測はできる。す なわち、第1の酸素不足型のTa酸化物層をTaO _x と表した時、xは1.54と計算でき、当初の設定� ��り、非化学量論的な組成を有するTaの酸化� �になっていると考えられる。また、第2のTa� �化物層をTaO _y と表した時、yは2.47と計算できた。この値は� ��化学量論的組成を有するTaの酸化物であるTa ₂ O ₅ (TaO _2.5 )に非常に近い値となっているが、若干の酸� �が欠損した状態になっている。

 以上の結果は、最初に説明したように、分� ��用に用意した試料の測定結果であるが、実� ��に作製した素子Oでも、ほぼ同様の構造が出 来ていると考えられる。すなわち、第1の酸� �不足型のTa酸化物層1704と第2のTa酸化物層1705� ��の2層構造が電極で挟まれた構造になってい ると考えられる。

  ここで、第2のTa酸化物層について若干の� �察を行う。上述のように、第2の酸素不足型� ��Ta酸化物層は化学両論量論的組成を有するTa ₂ O ₅ に近い組成を有していた。しかしながら、以 下に述べる簡単な考察から、この第2のTa酸化 物層は絶縁体とはかなりかけ離れた電気的特 性を有している。

一般に、化学量論的組成を有するTa ₂ O ₅ は絶縁体と考えられている。絶縁体の一般的 な定義に従うと、抵抗率が10 ⁸ ωcm以上の材料とされている(出展:「集積回路 のための半導体工学」 工業調査会(1992年) � �佐美晶、兼房慎ニ、前川隆雄、友景肇、井� �森男)。もし、本実施の形態の第2のTa酸化物� ��が絶縁体であって抵抗率が10 ⁸ ωcmと仮定した場合、0.5μm×0.5μm(本実施の形� �での素子領域1708の面積)の円形で8nmの膜厚(� �2のTa酸化物層のおよその膜厚)を有している� ��すれば、抵抗値は4×10 ⁹ ω程度となるはずである(「抵抗値=抵抗率×膜 厚/面積」で計算)。さらに、もし、第2のTa酸� ��物層の膜厚が1nmとしても、抵抗値は5×10 ⁸ ωとなる。一方で、素子Oの初期抵抗は、表3� �参照して、1000ω程度であり、絶縁体を仮定� �た場合に比べて、少なくとも6~7桁程度は低� �なっている。この計算の結果からも本実施� �形態で形成した第2のTa酸化物層は、絶縁体� �はなく、導電性の酸化物層である事が分か� �。組成が絶縁体のTa ₂ O ₅ に近いにも関わらず、抵抗が低いのは、おそ らく、酸素が欠損して欠陥が膜中に形成され 、この欠陥を介して電流が流れているためで あると考えられる。 
以上の事より、第2のTa酸化物層は、以下では 、導電性の第2の酸素不足型のTa酸化物層、も しくは、単に、第2の酸素不足型のTa酸化物層 と呼ぶ。

なお、本実施の形態では、下部電極にTaNを用 い、上部電極にPtを用いた結果について説明� ��たが、これに限定されるものではない。す� ��わち、実施の形態2で述べた動作しやすい電 極と動作しにくい電極の組み合わせで不揮発 性記憶素子を構成すれば良い。具体的には、 図23で、下部電極1703に動作しにくい電極材料 (例えば、Ta、Ti、Al等)を用い、上部電極1707に 動作しやすい電極材料(例えば、Pt、Ir、Ag、Cu 、Au等)を用いたような構造を作製すれば良い 。すると、フォーミング工程なしに、上部電 極1707に正の電圧を有する電気的パルスを印� �した場合に、抵抗値が高くなるような動作� �安定して示す不揮発性記憶素子が実現でき� �のである。

また、不揮発性記憶素子の構造は、図23のよ� ��な構造に限定されない。つまり、酸素濃度� ��高く抵抗の高い第2の酸素不足型のTa酸化物� ��と接するように動作しやすい電極材料が接� ��るように設置すれば良い。従って、図26(a)� �示すように、第2の酸素不足型のTa酸化物層17 05Aは、下部電極1703Aの上に堆積されていても� ��い。この場合、下部電極1703Aに動作し易い� �極を用い、上部電極1707Aに動作しにくい電極 を用いれば、フォーミング工程なしで、下部 電極に正の電圧を印加した時に高抵抗化する ような抵抗変化を安定して示す不揮発性記憶 素子が実現できる。

 なお、図26(a)の場合、第2の酸素不足型のTa� �化物層1705Aを酸化によって形成することは困 難であり、スパッタリングまたは化学気相堆 積法を使って堆積して形成する必要がある。 例えばスパッタリング法の場合、まず、堆積 時の酸素ガス流量比が高い条件でスパッタリ ングを行って高酸素含有率で高抵抗な第2のTa 酸化物層1705Aを形成するその後、酸素ガス流� ��比を低くして第一のTa酸化物層1704Aを堆積す れば良い。

  さらに、図26(b)に示すように第1の酸素不� �型のTa酸化物層1704Bが単層ではなく、2層以上 の組成の異なるTa酸化物層によって形成され� ��いても良い。また、組成が連続的に変化し� ��いるようなTa酸化物層によって形成されて� �ても良い。但しこの場合、第2の酸素不足型� ��Ta酸化物層1705Bの酸素含有率が第1の酸素不� �型のTa酸化物層1704Bを構成する各層の酸素含� ��率よりも高くなっている必要がある。図26(b )は便宜上、第2の酸素不足型のTa酸化物層1705B と上部電極を接しているように表現したが、 図26(a)のように下部電極側に設けても良い。

 (第4の実施の形態)
 第3の実施の形態では、第2の酸素不足型のTa 酸化物層を8nm程度形成した不揮発性記憶素子 の抵抗変化及び構造について説明した。本実 施の形態では、さらに薄い第2の酸素不足型� �Ta酸化物層を形成した場合の結果について述 べる。

 なお、本実施の形態で説明する内容は、第2 の酸素不足型のTa酸化物層が不揮発性記憶素� ��の抵抗変化動作に与える影響のみを調べる� ��めに行った実験の結果であり、作製した素� ��の電極は上下ともにPtで構成されている。� �た、本実施の形態の不揮発性記憶素子は、� �2の実施の形態の不揮発性記憶素子とは、素� ��を構成する材料は異なるものの素子を構成� ��る要素は同じであるので、図23を利用して� �以下の製造方法を説明する。

[不揮発性記憶素子の製造方法]

 本実施の形態で作製した不揮発性記憶素子� ��第2の酸素不足型のTa酸化物層は、第1の酸素 不足型のTa酸化物層を堆積したスパッタリン� ��装置内で形成した。以下、具体的な手順に� ��いて説明する。

素子の作製の手順は第1から第3の実施の形態� ��類似しており、まず、基板1701、酸化物層170 2及び、Ptからなる下部電極層1703の積層構造� �形成した。その後、下部電極層1703上に、第1 の酸素不足型のTa酸化物層1704を、Taターゲッ� ��をアルゴンガスと酸素ガス中でスパッタリ� ��グするいわゆる反応性スパッタリングで形� ��した。このときの成膜条件は、第1及び第2� �実施の形態と同じく、スパッタ時のパワー� �250W、ArガスとO ₂ ガスとをあわせた全ガス圧力は3.3Pa、酸素ガ� ��の流量比は3.4%、基板の設定温度は30℃、成� ��時間は7分とした。これにより、酸素含有率 が約58at%、すなわち、TaO _1.4 と表すことができる第1の酸素不足型のTa酸化 物層1704が30nm堆積された。

 その後、ガス圧力の条件およびパワー等の� ��パッタリングの条件はそのままにして、Ta� �ーゲットとそれに対向して設置されている� �板1701との間にシャッターを挿入し、その状� ��を所定時間保持した。これにより、第1の酸 素不足型のTa酸化物層1704の最表面が酸素プラ ズマによって酸化された。その結果、第1の� �素不足型のTa酸化物層1704の表面に、当該第1� ��酸素不足型のTa酸化物層1704よりも酸素含有� ��の高い第2の酸素不足型のTa酸化物層1705が形 成された(第2の酸素不足型のTa酸化物層1705の� ��析結果については後述する)。

 その後、第2のTa酸化物層1705上に、Ptから成� ��上部電極層1707を形成しフォトレジスト工程 とドライエッチング工程によって、素子領域 1708を形成した。なお、素子領域170は、本実� �の形態では、直径が3μmの円形の島状である� ��

 本実施の形態においては、上記の酸素プラ� ��マによる酸化処理時間(酸素プラズマ暴露時 間)を変化させることにより、素子Q及びRを作 製した。また、比較例として、酸素プラズマ に曝していない素子Sも作製した。つまり、� �子Rは、第1の酸素不足型のTa酸化物を堆積し� ��直後、上部電極を堆積して作製した。作製� ��た素子と酸素プラズマ暴露時間との関係を� ��5にまとめて示す。

  
 以下では、このようにして作製された素子Q 、R、Sの特性等について説明する。

[素子Q,R,Sの抵抗変化特性]

まず、素子Q乃至Sの初期抵抗を測定し、その� ��果を表5に示した。なお、ここでも、素子の 下部電極層と上部電極層との間に、閾値電圧 よりも低い50mVの微弱な電圧を印加し、流れ� �電流を測定して初期の抵抗を求めた。

表5を参照すると、素子Q(酸素プラズマ暴露時 間0.5分)では650ω、素子R(同1分)では1890ωとな� �ていた。一方で、素子S(同0分)は11ωで非常に 低い値であった。この結果は、第1の酸素不� �型のTa酸化物層を酸素プラズマに曝す事で第 2の酸素不足型のTa酸化物層が形成され、これ により初期抵抗が増加したと解釈できる。

 次に、素子Q及びRに対して電気的パルスを� �加して、抵抗変化を起こさせたときの特性� �ついて説明する。

 図27は、本実施の形態に係る不揮発性記� �素子が備える抵抗変化層の抵抗値と印加し� �電気的パルスとの関係を示す図であり、図27 (a)乃至(c)はそれぞれ素子Q乃至Sおける測定結� ��を示している。なお、ここで、抵抗変化を� ��こさせるために、下部電極層1703と上部電極 層1707との間に、パルス幅が100nsecで、それぞ� ��負電圧-2.0V及び正電圧3.0Vの2種類の電気的パ ルスを交互に繰り返し印加した。

 まず、酸素プラズマを0.5分照射して得ら� ��た素子Qの抵抗変化特性を示す図27(a)を見る� ��、測定直後の初期状態の試料に負電圧-2.0V� �電気的パルスを加えると、抵抗値が650ωから 約50ωに低下しているのが分かる。その後、� �電圧3.0Vの電気的パルスで抵抗値が5000ωに増� ��しており、その後、50ωと5000ωの間で、非常 に安定した可逆的抵抗変化が起こっているこ とを確認することができる。つまり、フォー ミング工程なしで、いきなり安定した抵抗変 化が観測されている。

 また、図27(b)から分かるように、酸素プラ� �マを1分間照射して得られた素子Rでも測定し た範囲内で安定的に可逆的抵抗変化が起こっ ており、初期抵抗が1890ωであった素子に、-2V の電気的パルスを加えると抵抗値が約200ωに� ��少し、次に+3Vの電気的パルスを加えると抵� ��値が2000ωに増加している。この場合も、フ� ��ーミング工程が必要なく安定に抵抗変化が� ��こっている。

しかしながら、素子Sの抵抗変化特性を示す� �27(c)を見ると、-2.0V及び3.0Vの2種類の電気的� �ルスを加えても、抵抗変化が起こっていな� �事が分かる。素子Rは、酸素プラズマ暴露時� ��が0分、すなわち、第1の酸素不足型のTa酸化 物層1704を堆積直後に第2電極1707を堆積して作 製しており、第2の酸素不足型のTa酸化物層170 5が存在しないか、したとしても非常に薄い� �態であると考えられる。これらの結果から� �フォーミング工程なしに、抵抗変化を生じ� �せるには、第2の酸素不足型のTa酸化物層1705� ��存在が必要であると考えられる。

 このように、第2の酸素不足型のTa酸化物層1 705が存在している素子Q及びRにおいては、可� ��的な抵抗変化を確認することができる。以� ��では、素子Q及びRに相当するTa酸化物層を分 析した結果について述べる。

 [Ta酸化物層の分析]
 素子Q及びRにおける抵抗変化層1706の構造を� ��析するため、上記の第3の実施の形態と同じ く、分析用の試料を作製し分析を行った。

すなわち、単結晶シリコン基板上に厚さ200nm� ��酸化物層が形成された基板上に、素子Q及び Rと全く同じ条件で、第1の酸素不足型の酸化� ��を堆積して、それに続く酸素プラズマの照� ��処理まで行った試料をそれぞれ用意した。� ��れらの試料を、それぞれ試料Q’及び試料R� �と表記する。それぞれ試料の酸素プラズマ� �露時間と、後述の分析結果をまとめた結果� �表6に示す。なお、試料Q’及びR’の上には� �上部電極層1707に相当するPtは堆積されてい� �いため、抵抗変化層が露出された状態とな� �ている。

表6を参照すると、試料Q’の第1の酸素不足型 のTa酸化物の膜厚は、28.6nmであり、TaO _x と表した時にxは1.43であった。第2の酸素不足 型のTa酸化物層の膜厚は非常に薄く1.1nm程度� �、TaO _y と表した時にyは2.45であった。また、試料R’ の第1の酸素不足型のTa酸化物の膜厚は、28.7nm でTaO _x と表した時にxは1.43であり、第2の酸素不足型 のTa酸化物層の膜厚は試料Q’とほぼ同等の1.2 nm程度で、TaO _y と表した時にyは2.07であった。

  上記のいずれの場合も、第1の酸素不足型� ��Ta酸化物層は、ほぼ当初の狙いどおりの組� �(x=1.4)である。第2の酸素不足型のTa酸化物層� ��、化学量論的組成(Ta2O5)よりも酸素が不足し た値となっており、膜厚は、非常に薄く1nm程 度であった。

 素子Q及びRと試料Q’及びR’とでは、全く 同一の条件でスパッタリングし、酸素プラズ マ照射処理を行っているので、素子Q及びRに� ��いても、試料Q’及びR’と同様に、第1の酸� ��不足型のTa酸化物層1704と上部電極1707との間 には第2の酸素不足型のTa酸化物層1705が存在� �ていると考えられる。したがって、素子Qで� ��、試料Q’と同様の膜厚が1.1nmの第2の酸素不 足型の酸化物層1705が形成されており、素子Q� ��は、試料Q’と同様の膜厚が1.2nmの第2の酸素 不足型の酸化物層1705が形成されていると考� �られる。

 上述したように、素子Q及びRでは、フォー� �ング工程なしで安定した抵抗変化現象が認� �られる。しかしながら、酸素含有率が高い� �2の酸素不足型のTa酸化物層が存在しない素� �Sでは、少なくともフォーミング工程なしで� ��抵抗変化現象が観測されない。すなわち、� ��ォーミング工程なしに抵抗変化を発現させ� ��には、第2の酸素不足型のTa酸化物の存在が� ��可欠であると考えられる。そして、この第2 の酸素不足型のTa酸化物は、本実施の形態範� ��では、TaO _y と表現した時に、yが2.1程度であれば良く、� �厚も1nm程度であれば良い事になる。

  従って、上記の実施の形態3の結果と合わ� ��て考えると、第2の酸素不足型のTa酸化物層� ��、少なくとも1nm以上8nm以下の膜厚であれば� ��フォーミングレスで動作可能である。また� ��酸素含有率は、本実施の形態から、yが2.1以 上であれば良い。但し、yが2.5になれば、化� �量論的組成Taの酸化物、すなわち、絶縁体の Ta ₂ O ₅ になってしまい、好ましくない。従って、y� �、2.5を超えない値をとる必要がある。

  なお、上記の第3及び第4の実施の形態で は、第2の酸素不足型のTa酸化物層1705の形成� �酸素プラズマによる酸化法を用いたが、こ� �に限定されない。すなわち、酸素不足型のTa 酸化物が形成できれば、これ以外の酸素ガス による酸化や、スパッタリングや化学気相堆 積法を用いて形成しても良い。

 また、上記の第3及び第4の実施の形態では� �Ta酸化物層の解析にX線反射率法を用いたが� �これに限定されるものではない。これ以外� �方法として、ラザフォード後方散乱法(RBS)、 オージェ電子分光法(AES)、蛍光X線分析法(XPS)� ��電子線マイクロアナリシス法(EPMA)等の機器� ��析手法も利用可能である。

  なお、上記の第1乃至第4の実施の形態では 、不揮発性記憶素子の下部電極層503もしくは 1703の膜厚を100nm、酸素不足型のTa酸化物層の� ��厚504もしくは抵抗変化層1706の膜厚を約30nm� �上部電極層505もしくは1707を150nmとしたが、� �れは、本実施の形態で用いた素子加工プロ� �スの容易さから決定した値であり、これら� �各膜厚に限定されるものではない。

 また、上記の第1乃至第4の実施の形態では� �下部電極層503もしくは1703、酸素不足型のTa� �化物層の膜厚504もしくは抵抗変化層1706、上� ��電極層505もしくは1707のいずれもスパッタリ ング法により形成したが、これに限定される ものではなく、化学気相堆積等の方法を用い て形成しても良い。

 (第5の実施の形態)

 上述した第1から第4の実施の形態に係る不� �発性記憶素子は、種々の形態の不揮発性半� �体装置へ適用することが可能である。第5の� ��施の形態に係る半導体装置は、第1から第4� �実施の形態に係る不揮発性記憶素子を備え� �不揮発性半導体装置であって、ワード線と� �ット線との交点(立体交差点)にアクティブ層 を介在させた、いわゆるクロスポイント型の ものである。

 [第5の実施の形態に係る半導体装置の構成]
 図28は、本発明の第5の実施の形態に係る不� ��発性半導体装置の構成を示すブロック図で� ��る。また、図29は、図28におけるA部の構成(4 ビット分の構成)を示す斜視図である。

 図28に示すように、本実施の形態に係る� �揮発性半導体装置200は、半導体基板上に、� �モリ本体部201を備えており、このメモリ本� �部201は、メモリアレイ202と、行選択回路/ド� ��イバ203と、列選択回路/ドライバ204と、情報 の書き込みを行うための書き込み回路205と、 選択ビット線に流れる電流量を検出し、デー タ「1」または「0」と判定するセンスアンプ2 06と、端子DQを介して入出力データの入出力� �理を行うデータ入出力回路207とを具備して� �る。また、不揮発性半導体装置200は、外部� �ら入力されるアドレス信号を受け取るアド� �ス入力回路208と、外部から入力されるコン� �ロール信号に基づいて、メモリ本体部201の� �作を制御する制御回路209とをさらに備えて� �る。

 メモリアレイ202は、図28および図29に示す ように、半導体基板の上に互いに平行に形成 された複数のワード線WL0,WL1,WL2,…と、これら の複数のワード線WL0,WL1,WL2,…の上方にその半 導体基板の主面に平行な面内において互いに 平行に、しかも複数のワード線WL0,WL1,WL2,…に 立体交差するように形成された複数のビット 線BL0,BL1,BL2,…とを備えている。

 また、これらの複数のワード線WL0,WL1,WL2,� ��と複数のビット線BL0,BL1,BL2,…との立体交差� ��に対応してマトリクス状に設けられた複数� ��メモリセルM111,M112,M113,M121,M122,M123,M131,M132,M13 3,…(以下、「メモリセルM111,M112,…」と表す)� ��設けられている。

 ここで、メモリセルM111,M112,…は、第1の� �施の形態に係る不揮発性記憶素子に相当し� �例えば、酸素不足型のTa酸化物を含む抵抗変 化層を有している。ただし、本実施の形態に おいて、これらのメモリセルM111,M112,…は、� �述するように、電流抑制素子を備えている� �

 なお、図28におけるメモリセルM111,M112,…� ��、図29において符号210で示されている。

 アドレス入力回路208は、外部回路(図示せ ず)からアドレス信号を受け取り、このアド� �ス信号に基づいて行アドレス信号を行選択� �路/ドライバ203へ出力するとともに、列アド� ��ス信号を列選択回路/ドライバ204へ出力する 。ここで、アドレス信号は、複数のメモリセ ルM111,M112,…のうちの選択される特定のメモ� �セルのアドレスを示す信号である。また、� �アドレス信号は、アドレス信号に示された� �ドレスのうちの行のアドレスを示す信号で� �り、列アドレス信号は、アドレス信号に示� �れたアドレスのうちの列のアドレスを示す� �号である。

 制御回路209は、情報の書き込みサイクル� ��おいては、データ入出力回路207に入力され� ��入力データDinに応じて、書き込み用電圧の� ��加を指示する書き込み信号を書き込み回路2 05へ出力する。他方、情報の読み出しサイク� ��において、制御回路209は、読み出し用電圧� ��印加を指示する読み出し信号を列選択回路/ ドライバ204へ出力する。

 行選択回路/ドライバ203は、アドレス入力 回路208から出力された行アドレス信号を受け 取り、この行アドレス信号に応じて、複数の ワード線WL0,WL1,WL2,…のうちの何れかを選択し 、その選択されたワード線に対して、所定の 電圧を印加する。

 また、列選択回路/ドライバ204は、アドレ ス入力回路208から出力された列アドレス信号 を受け取り、この列アドレス信号に応じて、 複数のビット線BL0,BL1,BL2,…のうちの何れかを 選択し、その選択されたビット線に対して、 書き込み用電圧または読み出し用電圧を印加 する。

 書き込み回路205は、制御回路209から出力� ��れた書き込み信号を受け取った場合、行選� ��回路/ドライバ203に対して選択されたワード 線に対する電圧の印加を指示する信号を出力 するとともに、列選択回路/ドライバ204に対� �て選択されたビット線に対して書き込み用� �圧の印加を指示する信号を出力する。

 また、センスアンプ206は、情報の読み出� ��サイクルにおいて、読み出し対象となる選� ��ビット線に流れる電流量を検出し、データ� ��1」または「0」と判定する。その結果得ら� �た出力データDOは、データ入出力回路207を介 して、外部回路へ出力される。

 [第5の実施の形態に係る不揮発性半導体装� �が備える不揮発性記憶素子の構成]
 図30は、本発明の第5の実施の形態に係る不� ��発性半導体装置が備える不揮発性記憶素子� ��構成を示す断面図である。なお、図30では� �図29のB部における構成が示されている。

 図30に示すように、本実施の形態に係る� �揮発性半導体装置が備える不揮発性記憶素� �210は、銅配線である下部配線212(図29におけ� �ワード線WL1に相当する)と同じく上部配線211( 図29におけるビット線BL1に相当する)との間に 介在しており、下部電極217と、電流抑制素子 216と、内部電極215と、抵抗変化層214と、上部 電極213とがこの順に積層されて構成されてい る。

 ここで、内部電極215、抵抗変化層214、お� ��び上部電極213は、図5に示した実施の形態1� �係る不揮発性記憶素子500における下部電極� �503、抵抗変化層504、および上部電極層505、� �しくは、図23に示した実施の形態2乃至4に係� ��不揮発性記憶素子1700における下部電極層170 3、抵抗変化層1706、および上部電極層1707にそ れぞれ相当する。したがって、抵抗変化層214 は、第1から第4の実施の形態と同様にして形� ��される。

 ここで、抵抗変化層214に接するように形� ��された上部電極213と内部電極215を異なる材� ��によって構成される事で、安定的に動作す� ��不揮発性記憶素子を構成できる。例えば、� ��部電極213をPtで、内部電極215をWで形成すれ� ��、上部電極213の近傍でのみ動作する不揮発� ��記憶素子となる。

 電流抑制素子216は、内部電極215を介して� ��抵抗変化層214と直列接続されている。この� ��流抑制素子216は、MIM(Metal-Insulator-Metal;金属-� ��縁体-金属の意味)ダイオード又はMSM(Metal-Semi conductor-Metal;金属-半導体-金属の意味)ダイオ� �ドに代表される素子であり、電圧に対して� �線形な電流特性を示すものである。また、� �の電流抑制素子216は、電圧に対して双方向� �の電流特性を有しており、所定の閾値電圧Vf (一方の電極を基準にして例えば+1V以上また� �-1V以下)で導通するように構成されている。

 [第5の実施の形態に係る不揮発性半導体装� �が備える不揮発性記憶素子の変形例の構成]
 本実施の形態に係る不揮発性半導体装置が� ��える不揮発性記憶素子の構成は、図30に示� �たものに限られるわけではなく、以下に示� �ような構成であってもよい。

 図31(a)から(g)は、本発明の第5の実施の形� ��に係る不揮発性半導体装置が備える不揮発� ��記憶素子の変形例の構成を示す断面図であ� ��。

 図31(a)には、図30に示す構成と異なり、内 部電極を備えず、抵抗変化層214が電流抑制素 子216の上に形成されている構成が示されてい る。ここで、電流抑制素子216の抵抗変化層214 と接する部分が、上部電極213と異なる材料に よって形成されていれば良い。

 図31(b)は、図30に示す構成と異なり、下部 電極、内部電極、および上部電極を備えず、 抵抗変化層214が電流抑制素子216の上に形成さ れている構成が示されている。ここでも、電 流抑制素子216の抵抗変化層214と接する部分が 、上部配線213と異なる材料によって形成され ていれば良い。

 また、図31(c)には、図30に示す構成と異な り、下部電極を備えていない構成が示されて いる。他方、図示はしないが、上部電極を備 えていない構成も考えられる。

 図31(d)には、図30に示す構成と異なり、内 部電極および電流抑制素子を備えていない構 成が示されている。ここでも、下部電極217と 上部電極213が異なる材料によって形成されて いれば良い。

 図31(e)には、さらに上部電極および下部� �極を備えていない構成が示されている。こ� �場合は、下部配線212と上部配線211が異なる� �料により形成されていれば良い。

 また、図31(f)には、図30に示す構成と異な り、内部電極を備えず、その代わりにオーミ ック抵抗層218を備える構成が示されており、 図31(g)には、内部電極の代わりに第2の抵抗変 化層219を備える構成が示されている。こらの 場合も、抵抗層218や抵抗変化層219を下部電極 ととらえれば、これらと上部電極213が異なる 材料により構成されていれば良い。

 なお、以上に示した変形例において、上� ��電極を備えていない場合は上部配線211が不� ��発性記憶素子の上部電極として機能し、ま� ��、下部電極を備えていない場合は下部配線2 12が不揮発性記憶素子の下部電極として機能� ��ることになる。

 また、メモリセルの数が比較的少ない場� ��、選択されないメモリセルへの回り込み電� ��が少なくなる。このような場合、上述した� ��うな電流抑制素子を備えない構成とするこ� ��が考えられる。

 以上のように、本実施の形態に係る不揮� ��性半導体装置が備える不揮発性記憶素子に� ��いては、種々の構成が考えられる。

 [多層化構造の不揮発性半導体装置の構成例 ]
 図28および図30に示した本実施の形態に係る 不揮発性半導体装置におけるメモリアレイを 、3次元に積み重ねることによって、多層化� �造の不揮発性半導体装置を実現することが� �きる。

 図32は、本発明の多層化構造の不揮発性� �導体装置が備えるメモリアレイの構成を示� �斜視図である。図32に示すように、この不揮 発性半導体装置は、図示しない半導体基板の 上に互いに平行に形成された複数の下部配線 212と、これらの複数の下部配線212の上方にそ の半導体基板の主面に平行な面内において互 いに平行に、しかも複数の下部配線212に立体 交差するように形成された複数の上部配線211 と、これらの複数の下部配線212と複数の上部 配線211との立体交差点に対応してマトリクス 状に設けられた複数のメモリセル210とを備え るメモリアレイが、複数積層されてなる多層 化メモリアレイを備えている。

 なお、図32に示す例では、配線層が5層で� ��り、その立体交差点に配される不揮発性記� ��素子が4層の構成となっているが、必要に応 じてこれらの層数を増減してもよいことは勿 論である。

 このように構成された多層化メモリアレ� ��を設けることによって、超大容量不揮発性� ��モリを実現することが可能となる。

 [不揮発性半導体装置の動作例]
 次に、情報を書き込む場合の書き込みサイ� ��ルおよび情報を読み出す場合の読み出しサ� ��クルにおける第5の実施の形態に係る不揮発 性半導体装置の動作例について、図33に示す� ��イミングチャートを参照しながら説明する� ��

 図33は、本発明の第5の実施の形態に係る� ��揮発性半導体装置の動作例を示すタイミン� ��チャートである。なお、ここでは、抵抗変� ��層が高抵抗状態の場合を情報「1」に、低抵 抗状態の場合を情報「0」にそれぞれ割り当� �たときの動作例を示す。また、説明の便宜� �、メモリセルM111およびM122について情報の書 き込みおよび読み出しをする場合のみについ て示す。

 図33におけるVPは、抵抗変化素子と電流抑 制素子とで構成されたメモリセルの抵抗変化 に必要なパルス電圧を示している。ここでは 、VP/2<閾値電圧Vfの関係が成り立つことが� �ましい。なぜなら、非選択のメモリセルに� �り込んで流れる漏れ電流を抑えることがで� �るからである。その結果、情報を書き込む� �要のないメモリセルへ供給される余分な電� �を抑制することができ、低消費電流化をよ� �一層図ることができる。また、非選択のメ� �リセルへの意図しない浅い書き込み(一般に� ��ィスターブと称される)が抑制されるなどの 利点もある。

 また、図33において、1回の書き込みサイ� ��ルに要する時間である書き込みサイクル時� ��をtWで、1回の読み出しサイクルに要する時� ��である読み出しサイクル時間をtRでそれぞ� �示している。

 メモリセルM111に対する書き込みサイクル において、ワード線WL0にはパルス幅tPのパル� ��電圧VPが印加され、そのタイミングに応じ� �、ビット線BL0には同じく0Vの電圧が印加され る。これにより、メモリセルM111に情報「1」� ��書き込む場合の書き込み用電圧が印加され� ��その結果、メモリセルM111の抵抗変化層が高 抵抗化する。すなわち、メモリセルM111に情� �「1」が書き込まれたことになる。

 次に、メモリセルM122に対する書き込みサ イクルにおいて、ワード線WL1にはパルス幅tP� ��0Vの電圧が印加され、そのタイミングに応� �て、ビット線BL1には同じくパルス電圧VPが印 加される。これにより、M122に情報「0」を書� ��込む場合の書き込み用電圧が印加され、そ� ��結果、メモリセルM122の抵抗変化層が低抵抗 化する。すなわち、メモリセルM122に情報「0� ��が書き込まれたことになる。

 メモリセルM111に対する読み出しサイクル においては、書き込み時のパルスよりも振幅 が小さいパルス電圧であって、0Vよりも大き� ��VP/2よりも小さい値の電圧が、ワード線WL0に 印加される。また、このタイミングに応じて 、書き込み時のパルスよりも振幅が小さいパ ルス電圧であって、VP/2よりも大きくVPよりも 小さい値の電圧が、ビット線BL0に印加される 。これにより、高抵抗化されたメモリセルM11 1の抵抗変化層214の抵抗値に対応した電流が� �力され、その出力電流値を検出することに� �り、情報「1」が読み出される。

 次に、メモリセルM122に対する読み出しサ イクルにおいて、先のメモリセルM111に対す� �読み出しサイクルと同様の電圧がワード線WL 1およびビット線BL1に印加される。これによ� �、低抵抗化されたメモリセルM122の抵抗変化� ��214の抵抗値に対応した電流が出力され、そ� ��出力電流値を検出することにより、情報「0 」が読み出される。

 (第6の実施の形態)
 第6の実施の形態に係る不揮発性半導体装置 は、第1から第4の実施の形態に係る不揮発性� ��憶素子を備える不揮発性半導体装置であっ� ��、1トランジスタ/1不揮発性記憶部のもので� ��る。

 [第6の実施の形態に係る不揮発性半導体装� �の構成]
 図34は、本発明の第6の実施の形態に係る不� ��発性半導体装置の構成を示すブロック図で� ��る。また、図35は、図34におけるC部の構成(2 ビット分の構成)を示す断面図である。

 図34に示すように、本実施の形態に係る� �揮発性半導体装置300は、半導体基板上に、� �モリ本体部301を備えており、このメモリ本� �部301は、メモリアレイ302と、行選択回路/ド� ��イバ303と、列選択回路304と、情報の書き込� ��を行うための書き込み回路305と、選択ビッ� ��線に流れる電流量を検出し、データ「1」ま たは「0」と判定するセンスアンプ306と、端� �DQを介して入出力データの入出力処理を行う データ入出力回路307とを具備している。また 、不揮発性半導体装置300は、セルプレート電 源(VCP電源)308と、外部から入力されるアドレ� ��信号を受け取るアドレス入力回路309と、外� ��から入力されるコントロール信号に基づい� ��、メモリ本体部301の動作を制御する制御回� ��310とをさらに備えている。

 メモリアレイ302は、半導体基板の上に形� ��された、互いに交差するように配列された� ��数のワード線WL0,WL1,WL2,…およびビット線BL0, BL1,BL2,…と、これらのワード線WL0,WL1,WL2,…お� ��びビット線BL0,BL1,BL2,…の交点に対応してそ� ��ぞれ設けられた複数のトランジスタT11,T12,T1 3,T21,T22,T23,T31,T32,T33,…(以下、「トランジスタ T11,T12,…」と表す)と、トランジスタT11,T12,…� ��1対1に設けられた複数のメモリセルM211,M212,M 213,M221,M222,M223,M231,M232,M233(以下、「メモリセ� �M211,M212,…」と表す)とを備えている。

 また、メモリアレイ302は、ワード線WL0,WL1 ,WL2,…に平行して配列されている複数のプレ� ��ト線PL0,PL1,PL2,…を備えている。

 図34に示すように、ワード線WL0,WL1の上方� ��ビット線BL0が配され、そのワード線WL0,WL1と ビット線BL0との間に、プレート線PL0,PL1が配� �れている。

 ここで、メモリセルM211,M212,…は、第1か� �第4の実施の形態に係る不揮発性記憶素子に� ��当し、抵抗変化層を有している。より具体� ��には、図35における不揮発性記憶素子313が� �図34におけるメモリセルM211,M212,…に相当し� �この不揮発性記憶素子313は、上部電極314、� �抗変化層315、および下部電極316から構成さ� �ている。ここで、上部電極314を構成する材� �と下部電極316を構成する材料が異なってい� �ば、上記の第1から第4の実施の形態で説明し たように安定した抵抗変化が得られる。

 なお、図35における317はプラグ層を、318� �金属配線層を、319はソース/ドレイン領域を� ��れぞれ示している。

 図34に示すように、トランジスタT11,T12,T13 ,…のドレインはビット線BL0に、トランジス� �T21,T22,T23,…のドレインはビット線BL1に、ト� �ンジスタT31,T32,T33,…のドレインはビット線BL 2に、それぞれ接続されている。

 また、トランジスタT11,T21,T31,…のゲート� ��ワード線WL0に、トランジスタT12,T22,T32,…の� ��ートはワード線WL1に、トランジスタT13,T23,T3 3,…のゲートはワード線WL2に、それぞれ接続� ��れている。

 さらに、トランジスタT11,T12,…のソース� �それぞれ、メモリセルM211,M212,…と接続され� ��いる。

 また、メモリセルM211,M221,M231,…はプレー� ��線PL0に、メモリセルM212,M222,M232,…はプレー� ��線PL1に、メモリセルM213,M223,M233,…はプレー� ��線PL2に、それぞれ接続されている。

 アドレス入力回路309は、外部回路(図示せ ず)からアドレス信号を受け取り、このアド� �ス信号に基づいて行アドレス信号を行選択� �路/ドライバ303へ出力するとともに、列アド� ��ス信号を列選択回路304へ出力する。ここで� ��アドレス信号は、複数のメモリセルM211,M212, …のうちの選択される特定のメモリセルのア ドレスを示す信号である。また、行アドレス 信号は、アドレス信号に示されたアドレスの うちの行のアドレスを示す信号であり、列ア ドレス信号は、アドレス信号に示されたアド レスのうちの列のアドレスを示す信号である 。

 制御回路310は、情報の書き込みサイクル� ��おいては、データ入出力回路307に入力され� ��入力データDinに応じて、書き込み用電圧の� ��加を指示する書き込み信号を書き込み回路3 05へ出力する。他方、情報の読み出しサイク� ��において、制御回路310は、読み出し用電圧� ��印加を指示する読み出し信号を列選択回路3 04へ出力する。

 行選択回路/ドライバ303は、アドレス入力 回路309から出力された行アドレス信号を受け 取り、この行アドレス信号に応じて、複数の ワード線WL0,WL1,WL2,…のうちの何れかを選択し 、その選択されたワード線に対して、所定の 電圧を印加する。

 また、列選択回路304は、アドレス入力回� ��309から出力された列アドレス信号を受け取� ��、この列アドレス信号に応じて、複数のビ� ��ト線BL0,BL1,BL2,…のうちの何れかを選択し、� ��の選択されたビット線に対して、書き込み� ��電圧または読み出し用電圧を印加する。

 書き込み回路305は、制御回路310から出力� ��れた書き込み信号を受け取った場合、列選� ��回路304に対して選択されたビット線に対し� ��書き込み用電圧の印加を指示する信号を出� ��する。

 また、センスアンプ306は、情報の読み出� ��サイクルにおいて、読み出し対象となる選� ��ビット線に流れる電流量を検出し、データ� ��1」または「0」と判定する。その結果得ら� �た出力データDOは、データ入出力回路307を介 して、外部回路へ出力される。

 なお、1トランジスタ/1不揮発性記憶部の� ��成である第6の実施の形態の場合、第5の実� �の形態のクロスポイント型の構成と比べて� �憶容量は小さくなる。しかしながら、MIMダ� �オード等のような電流抑制素子が不要であ� �ため、CMOSプロセスに容易に組み合わせるこ� ��ができ、また、動作の制御も容易であると� ��う利点がある。

 [不揮発性半導体装置の動作例]
 次に、情報を書き込む場合の書き込みサイ� ��ルおよび情報を読み出す場合の読み出しサ� ��クルにおける第6の実施の形態に係る不揮発 性半導体装置の動作例について、図36に示す� ��イミングチャートを参照しながら説明する� ��

 図36は、本発明の第6の実施の形態に係る� ��揮発性半導体装置の動作例を示すタイミン� ��チャートである。なお、ここでは、抵抗変� ��層が高抵抗状態の場合を情報「1」に、低抵 抗状態の場合を情報「0」にそれぞれ割り当� �たときの動作例を示す。また、説明の便宜� �、メモリセルM211およびM222について情報の書 き込みおよび読み出しをする場合のみについ て示す。

 図36において、VPは、抵抗変化素子の抵抗 変化に必要なパルス電圧を示しており、VTは� ��ランジスタの閾値電圧を示している。また� ��プレート線には、常時電圧VPが印加され、� �ット線も、非選択の場合は電圧VPにプリチャ ージされている。

 メモリセルM211に対する書き込みサイクル において、ワード線WL0にはパルス幅tPのパル� ��電圧2VP+トランジスタの閾値電圧VTよりも大� ��い電圧が印加され、トランジスタT11がON状� �となる。そして、そのタイミングに応じて� �ビット線BL0にはパルス電圧2VPが印加される� �これにより、メモリセルM211に情報「1」を書 き込む場合の書き込み用電圧が印加され、そ の結果、メモリセルM211の抵抗変化層が高抵� �化する。すなわち、メモリセルM211に情報「1 」が書き込まれたことになる。

 次に、メモリセルM222に対する書き込みサ イクルにおいて、ワード線WL1にはパルス幅tP� ��パルス電圧2VP+トランジスタの閾値電圧VTよ� ��も大きい電圧が印加され、トランジスタT22� ��ON状態となる。そのタイミングに応じて、� �ット線BL1には0Vの電圧が印加される。これに より、メモリセルM222に情報「0」を書き込む� ��合の書き込み用電圧が印加され、その結果� ��メモリセルM222の抵抗変化層が低抵抗化する 。すなわち、メモリセルM222に情報「0」が書� ��込まれたことになる。

 メモリセルM211に対する読み出しサイクル においては、トランジスタT11をON状態にする� ��めに所定の電圧がワード線WL0に印加され、� ��のタイミングに応じて、書き込みの際のパ� ��ス幅よりも振幅が小さいパルス電圧が、ビ� ��ト線BL0に印加される。これにより、高抵抗� ��されたメモリセルM211の抵抗変化層の抵抗値 に対応した電流が出力され、その出力電流値 を検出することにより、情報「1」が読み出� �れる。

 次に、メモリセルM222に対する読み出しサ イクルにおいて、先のメモリセルM211に対す� �読み出しサイクルと同様の電圧がワード線WL 1およびビット線BL1に印加される。これによ� �、低抵抗化されたメモリセルM222の抵抗変化� ��の抵抗値に対応した電流が出力され、その� ��力電流値を検出することにより、情報「0」 が読み出される。

 (第7の実施の形態)
 第7の実施の形態に係る不揮発性半導体装置 は、プログラム機能を有する第1から第4の実� ��の形態に係る不揮発性記憶素子を備える不� ��発性半導体装置であって、所定の演算を実� ��する論理回路を備えるものである。

 [不揮発性半導体装置の構成]
 図37は、本発明の第7の実施の形態に係る不� ��発性半導体装置の構成を示すブロック図で� ��る。

 図37に示すように、本実施の形態に係る� �揮発性半導体装置400は、半導体基板401上に� �CPU402と、外部回路との間でデータの入出力� �理を行う入出力回路403と、所定の演算を実� �する論理回路404と、アナログ信号を処理す� �アナログ回路405と、自己診断を行うためのBI ST(Built In Self Test)回路406と、SRAM407と、これ� ��BIST回路406およびSRAM407と接続され、特定の� �ドレス情報を格納するための救済アドレス� �納レジスタ408とを備えている。

 図38は、本発明の第7の実施の形態に係る� ��揮発性半導体装置が備える救済アドレス格� ��レジスタの構成を示すブロック図である。� ��た、図39は、同じく救済アドレス格納レジ� �タの構成を示す断面図である。

 図38および図39に示すように、救済アドレ ス格納レジスタ408は、第1から第4の実施の形� ��に係る不揮発性記憶素子に相当する不揮発� ��記憶素子409と、その不揮発性記憶素子409に� ��して特定のアドレス情報を書き込むための� ��き込み回路410と、不揮発性記憶素子409に書� ��込まれているアドレス情報を読み出すため� ��読み出し回路411と、ラッチ回路412とを備え� ��いる。

 不揮発性記憶素子409は、書込み回路側410� ��の切替え部と読出し回路411側への切替え部� ��接続されており、抵抗変化層421を、上部電� ��422と下部電極423とで挟むようにして構成さ� ��ている。ここで、この不揮発性記憶素子409� ��、第1から第4の実施の形態に係る不揮発性� �憶素子に相当する。

 なお、図39において、424はプラグ層を、42 5は金属配線層を、426はソース/ドレイン層を� ��れぞれ示している。

 本実施の形態では、2層配線で、第1配線� �第2配線との間に不揮発性記憶素子を設ける� ��成を示しているが、例えば、3層以上の多層 配線とした上で、任意の配線間へ不揮発性記 憶素子を配置したり、または、必要に応じて 複数の配線間に配置したりするようにしても よい。

 [不揮発性半導体装置の動作例]
 次に、上述したように構成される本実施の� ��態に係る不揮発性半導体装置の動作例につ� ��て説明する。

 以下、救済アドレス格納レジスタ408に対� ��てアドレス情報の書き込みを行う場合につ� ��て説明する。BIST回路406は、診断指示信号TST を受け取った場合、SRAM407のメモリブロック� �検査を実行する。

 なお、このメモリブロックの検査は、LSI� ��製造過程における検査の際、およびLSIが実� ��のシステムに搭載された場合における各種� ��診断実行の際などに行われる。

 メモリブロックの検査の結果、不良ビッ� ��が検出された場合、BIST回路406は、書き込み データ指示信号WDを救済アドレス格納レジス� ��408へ出力する。この書き込みデータ指示信� ��WDを受け取った救済アドレス格納レジスタ40 8は、対応する不良ビットのアドレス情報を� �済アドレス格納レジスタに格納する。

 このアドレス情報の格納は、そのアドレ� ��情報に応じて、該当するレジスタが備える� ��抗変化層の抵抗状態を高抵抗化または低抵� ��化することによって行われる。抵抗変化層� ��高抵抗化または低抵抗化は、第1の実施の形 態の場合と同様にして実現される。

 このようにして、救済アドレス格納レジ� ��タ408に対するアドレス情報の書き込みが行� ��れる。そして、SRAM407がアクセスされる場合 、それと同時に救済アドレス格納レジスタ408 に書き込まれているアドレス情報が読み出さ れる。このアドレス情報の読み出しは、第1� �実施の形態の場合と同様、抵抗変化層の抵� �状態に応じた出力電流値を検出することに� �り行われる。

 このようにして救済アドレス格納レジス� ��408から読み出されたアドレス情報と、アク� ��ス先のアドレス情報とが一致する場合、SRAM 407内に設けられている予備の冗長メモリセル にアクセスし、情報の読み取りまたは書き込 みが行われる。

 以上のようにして自己診断を行うことに� ��って、製造工程の検査において外部の高価� ��LSIテスタを用いる必要がなくなる。また、a t Speedテストが可能になるという利点もある� ��さらには、検査をする際のみではなく、経� ��変化した場合にも不良ビットの救済が可能� ��なるため、長期間に亘って高品質を保つこ� ��できるという利点もある。

 本実施の形態に係る不揮発性半導体装置は� ��製造工程における1回のみの情報の書き込む 場合と、製品出荷後に繰り返し情報を書き換 える場合との何れにも対応することができる 。

 上記説明から、当業者にとっては、本発明� ��多くの改良や他の実施形態が明らかである� ��従って、上記説明は、例示としてのみ解釈� ��れるべきであり、本発明を実行する最良の� ��様を当業者に教示する目的で提供されたも� ��である。本発明の精神を逸脱することなく� ��その構造及び/又は機能の詳細を実質的に変 更できる。