Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements

Es wird ein optoelektronisches Bauelement angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines

optoelektronischen Bauelements angegeben. Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 108 545.3, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.

Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Bauelement mit einer besonders einfachen Geometrie der elektrischen Verbindungen anzugeben. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Bauelements anzugeben. Diese Aufgaben werden durch die Gegenstände und Verfahren der unabhängigen Patentansprüche gelöst. Vorteilhafte

Ausgestaltungen und Weiterbildungen sind Gegenstand der abhängigen Patentansprüche. Gemäß zumindest einer Ausführungsform umfasst das

optoelektronische Bauelement einen Halbleiterchip, der in eine Mehrzahl von in lateraler Richtung nebeneinander

angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte, englisch Pixel, untergliedert ist. Der Halbleiterchip kann also insbesondere ein pixelierter und/oder segmentierter

Halbleiterchip sein. Über eine Strahlungsaustrittsfläche des Halbleiterchips, die beispielsweise eine parallel zur

lateralen Richtung verlaufende Hauptseite des Halbleiterchips bildet, kann im Betrieb Strahlung aus dem Halbleiterchip emittiert werden, wobei jeder Bildpunkt ein Teil der

Strahlungsaustrittsfläche darstellt. Die

Strahlungsaustrittsfläche bildet zum Beispiel ein Display. Der Halbleiterchip kann zum Beispiel zumindest 50 oder 100 oder 200 oder 1000 solcher Bildpunkte umfassen. Die lateralen Abmessungen eines Bildpunkts, parallel zur

Strahlungsaustrittsfläche, betragen dabei beispielsweise zwischen einschließlich 30 ym und 300 ym. Die

Strahlungsaustrittsfläche des Halbleiterchips hat

beispielsweise eine Fläche zwischen einschließlich 1 mm^ und 50 mrn^ . Es ist aber auch möglich, dass der Halbleiterchip ein hochauflösendes Display, zum Beispiel für Füll HD

Anwendungen, bildet. In diesem Fall können die Bildpunkte auch lateraler Abmessungen zwischen einschließlich 2 ym und 5 ym aufweisen.

Unter einem Halbleiterchip wird insbesondere ein

funktionelles Halbleiterplättchen mit integrierten

elektronischen Kontakten und/oder Schaltungen verstanden. Bevorzugt ist ein Halbleiterchip ein eigenes und separat handhabbares Modul, das auf einen Träger aufgesteckt oder aufgelötet oder aufgeklebt werden kann und auf diese Weise elektrisch kontaktiert wird.

Gemäß zumindest einer Ausführungsform weist das

optoelektronische Bauelement ein metallisches

Verbindungselement mit einer Oberseite und einer Unterseite auf. Die Oberseite und die Unterseite bilden beispielsweise gegenüberliegende, im Wesentlichen parallel zueinander verlaufende Hauptseiten des Verbindungselements. Gemäß zumindest einer Ausführungsform ist der Halbleiterchip in einem Auflagebereich in direktem Kontakt mit der Oberseite des Verbindungselements und ist über diesen Auflagebereich mechanisch stabil mit dem Verbindungselement verbunden.

Bevorzugt ist dabei eine der Strahlungsaustrittsfläche gegenüberliegende Montageseite des Halbleiterchips in

direktem Kontakt mit der Oberseite des Verbindungselements.

Der Auflagebereich ist dabei der Bereich, insbesondere ausschließlich der Bereich, in dem festes Material des

Halbleiterchips in direktem Kontakt mit festem Material des Verbindungselements steht. „Festes Material" ist bevorzugt nicht gasförmiges Material. Der Halbleiterchip kann durch das Aufliegen in dem Auflagebereich mechanisch durch das

Verbindungselement gestützt sein. Das Verbindungselement kann dabei selbsttragend sein oder benötigt zur mechanischen

Stabilität den Halbleiterchip oder einen weiteren Träger.

Gemäß zumindest einer Ausführungsform umfasst das

Verbindungselement eine zusammenhängende metallische

Verbindungsschicht, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten, metallischen, ersten Durchkontaktierungen vollständig durchdrungen ist. Die ersten Durchkontaktierungen reichen also zumindest von der

Unterseite bis zur Oberseite. Die ersten Durchkontaktierungen können metallische und elektrisch leitfähige Stifte sein, die durch die Verbindungsschicht gesteckt sind.

„Metallisch" kann hier und im Folgenden bedeuten, dass das entsprechende metallische Element zu zumindest 90 Massen-% oder 99 Massen-% aus Metall besteht. Die Verbindungsschicht ist zusammenhängend aber nicht einfach zusammenhängend ausgebildet, weist also lochartige

Durchbrüche auf. In Draufsicht auf die Oberseite sind die ersten Durchkontaktierungen dann lateral vollständig von der Verbindungsschicht umgeben. Beispielsweise ist in jedem

Durchbruch nur eine erste Durchkontaktierung angeordnet.

Gemäß zumindest einer Ausführungsform schließt die

Verbindungsschicht in Richtung senkrecht zur lateralen

Richtung bündig mit der Oberseite und der Unterseite ab. Das heißt insbesondere, dass die Verbindungsschicht Teil der Oberseite und der Unterseite bildet. Auch können die

Verbindungsschicht und die ersten Durchkontaktierungen an der Oberseite und/oder der Unterseite bündig miteinander

abschließen .

Gemäß zumindest einer Ausführungsform sind die ersten

Durchkontaktierungen durch Isolationsbereiche von der

Verbindungsschicht elektrisch isoliert und beabstandet. Die Isolationsbereiche verhindern dabei, dass es zu einem

direkten mechanischen und elektrischen Kontakt zwischen den ersten Durchkontaktierungen und der Verbindungsschicht kommt.

Gemäß zumindest einer Ausführungsform ist jede der ersten Durchkontaktierungen eindeutig oder eineindeutig einem

Bildpunkt des Halbleiterchips zugeordnet und mit diesem

Bildpunkt elektrisch leitend verbunden. Jede erste

Durchkontaktierung bildet insbesondere einen ersten

elektrischen Kontakt zu dem zugeordneten Bildpunkt. Über die zugeordnete erste Durchkontaktierung kann also der

entsprechende Bildpunkt elektrisch kontaktiert werden.

Gemäß zumindest einer Ausführungsform ist der Halbleiterchip durch das Verbindungselement mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite des

Verbindungselements befindlichen Träger verbunden. Das

Verbindungselement oder die Verbindungsschicht und der Träger sind an der Unterseite in direktem mechanischem und eventuell elektrischem Kontakt. Zwischen Verbindungselement oder

Verbindungsschicht und Träger sind also keine weiteren metallischen oder isolierenden Schichten angeordnet.

In mindestens einer Ausführungsform weist das

optoelektronische Bauelement einen Halbleiterchip auf, der in eine Mehrzahl von in lateraler Richtung nebeneinander

angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte untergliedert ist. Ferner umfasst das optoelektronische

Bauelement ein metallisches Verbindungselement mit einer Oberseite und einer Unterseite, wobei der Halbleiterchip in einem Auflagebereich in direktem Kontakt mit der Oberseite des Verbindungselements ist und mit diesem mechanisch stabil verbunden ist. Das Verbindungselement weist eine

zusammenhängende metallische Verbindungsschicht auf, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten metallischen ersten Durchkontaktierungen

vollständig durchdrungen ist. Die Verbindungsschicht schließt dabei in Richtung senkrecht zur lateralen Richtung bündig mit der Oberseite und der Unterseite ab. Die ersten

Durchkontaktierungen sind durch Isolationsbereiche von der

Verbindungsschicht elektrisch isoliert und beabstandet. Jede erste Durchkontaktierung ist ferner eindeutig einem Bildpunkt zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet einen ersten elektrischen Kontakt zu diesem

Bildpunkt. Der Halbleiterchip ist außerdem durch das

Verbindungselement mechanisch stabil und elektrisch leitend mit einem direkt an der Unterseite des Verbindungselements befindlichen Träger verbunden. Der hier beschriebenen Erfindung liegt unter anderem die Erkenntnis zugrunde, dass in optoelektronischen Bauelementen mit vielen Bildpunkten viele elektrische Anschlüsse zwischen Halbleiterchip und einem den Halbleiterchip kontaktierenden Träger hergestellt werden müssen. Bei der hier beschriebenen Erfindung ist ein Verbindungselement zur elektrischen

Kontaktierung zwischen einem Träger und einem Halbleiterchip angegeben, welches die elektrischen Kontakte gemeinsam herstellt und gleichzeitig die elektrischen Kontakte

hermetisch verkapselt. Die metallische Verbindungschicht kann als elektrische Abschirmung für die innenliegenden

Durchkontaktierungen dienen.

Vorteilhafterweise ist das Verbindungselement metallisch gebildet und liegt großflächig auf dem Halbleiterchip auf.

Auf diese Weise kann das Verbindungselement gleichzeitig als Kühlelement dienen, um die im Betrieb von dem Halbleiterchip erzeugte Wärme effektiv zum Beispiel über den Träger

abzuführen. Auch kann das Verbindungselement eine stützende und stabilisierende Wirkung auf den Halbleiterchip haben, was ein Ablösen eines Aufwachssubstrats im Halbleiterchip

ermöglicht. Ohne das Aufwachssubstrat lassen sich sehr gute Hell-Dunkel-Kontraste zwischen benachbarten Bildpunkten verwirklichen .

Gemäß zumindest einer Ausführungsform ist der Träger ein Aktivmatrixelement. Das Aktivmatrixelement kann

beispielsweise auf Si oder Ge oder GaN oder GaAs basieren. Bevorzugt ist der Träger dabei selbsttragend und bildet beispielsweise für das optoelektronische Bauelement die stabilisierende Komponente. Ferner weist das Aktivmatrixelement eine Mehrzahl von

Schaltern auf. Jeder Schalter kann dabei beispielsweise ein Transistor wie ein Dünnfilmtransistor, insbesondere ein Feldeffekttransistor, sein. Zum Beispiel handelt es sich bei dem Aktivmatrixelement um ein Metall-Oxid-Halbleiter- Bauelement, bekannt als CMOS-Bauelement .

Jeder Schalter kann dann über eine erste Durchkontaktierung eindeutig oder eineindeutig einem Bildpunkt zugeordnet sein und elektrisch leitend mit diesem Bildpunkt verbunden sein. Im Betrieb ist es dann möglich, über die Schalter die

Bildpunkte einzeln und unabhängig elektrisch anzusteuern, also zu kontaktieren oder mit elektrischem Strom zu

versorgen .

Gemäß zumindest einer Ausführungsform beträgt die Fläche des Auflagebereichs mindestens 7/12 oder 3/4 oder 5/6 der Fläche der der Oberseite zugewandten Montageseite des

Halbeiterchips. Die Montageseite erstreckt sich

beispielsweise über die gesamte laterale Ausdehnung des

Halbleiterchips. Über einen solchen Flächenanteil wird dann der Halbleiterchip mechanisch von dem Verbindungselement getragen oder gestützt. Ein solch großflächiger

Auflagebereich, in dem festes Material des Halbleiterchips mit festem Material des Verbindungselements in direktem

Kontakt steht, sorgt insbesondere für eine effektive

Wärmeabfuhr der im Halbleiterchip erzeugten Wärme.

Gemäß zumindest einer Ausführungsform sind die ersten

Durchkontaktierungen mit ersten Kontaktelementen des

Halbleiterchips und/oder mit ersten Kontaktelementen des Aktivmatrixelements in direktem elektrischem und mechanischem Kontakt. Insbesondere sind die ersten Kontaktelemente des Halbleiterchips und die ersten Kontaktelemente des Aktivmatrixelements von den ersten Durchkontaktierungen des Verbindungselements unterschiedliche und unabhängig oder separat gefertigte Elemente. Das heißt, die ersten

Durchkontaktierungen und die ersten Kontaktelemente des

Halbleiterchips und/oder des Aktivmatrixelements können aus unterschiedlichen Materialien bestehen. Am fertigen Bauteil lässt sich dies beispielsweise dadurch nachweisen, dass die ersten Durchkontaktierungen in Richtung senkrecht zur lateralen Richtung nicht einstückig mit den ersten

Kontaktelementen des Halbleiterchips und/oder des

Aktivmatrixelements ausgebildet sind.

Gemäß zumindest einer Ausführungsform sind die ersten

Durchkontaktierungen und/oder die Verbindungsschicht in

Richtung senkrecht zur lateralen Richtung nicht einstückig ausgebildet. Insbesondere weisen die Verbindungsschicht und/oder die ersten Durchkontaktierungen in Richtung

senkrecht zur lateralen Richtung jeweils einen

Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen, metallischen Einzelschichten auf oder bestehen daraus. Es ist hierbei möglich, dass in aneinander

angrenzenden Einzelschichten eine Durchmischung von

Materialien aus zwei aneinander angrenzenden Einzelschichten zumindest in deren Randbereichen erfolgt. So kann

beispielsweise Sn aus einer Einzelschicht mit beispielsweise Au, Ni, Pt, In oder Ti aus einer angrenzenden Einzelschicht durchmischt werden. In diesem Fall liegen nach dem

Durchmischen beispielsweise Sn und In zumindest in dem

Randbereich nicht mehr als reine Elemente vor, sondern sind in einer intermetallischen Verbindung mit anderen Elementen gebunden . Gemäß zumindest einer Ausführungsform weisen die ersten

Durchkontaktierungen und/oder die Verbindungsschicht eine oder mehrere der folgenden Legierungen und/oder einen oder mehrere der folgenden Schichtenaufbauten auf oder bestehen daraus: Au _x Sny, Cr/Ni _x SnyTi _z Au _w , Ti/PtySn _z In _x ,

Ti/Pt _x SnyTi _z Au _w . Die Buchstaben x, y, w und z geben Parameter für Mischungsverhältnisse innerhalb der Legierungen an. Die durch ein „/" getrennten Einzelschichten sind bevorzugt in der angegebenen Reihenfolge übereinandergestapelt und in direktem Kontakt zueinander. Besonders bevorzugt handelt es sich bei der Verbindungsschicht und/oder bei den ersten

Durchkontaktierungen um Lotelemente, die aufgrund eines Lotprozesses aufgeschmolzene und anschließend ausgehärtete Bereiche aufweisen. Beispielsweise liegt der Schmelzpunkt der Verbindungsschicht und/oder der ersten Durchkontaktierungen bei zumindest 450°C.

Gemäß zumindest einer Ausführungsform weisen die ersten

Durchkontaktierungen und/oder die Verbindungsschicht

zumindest zwei in vertikaler Richtung übereinander

angeordnete Einzelschichten auf, zwischen denen eine

Grenzfläche ausgebildet ist. Die zumindest zwei

Einzelschichten sind beispielsweise über ein

Waferbondverfahren miteinander an der Grenzfläche verbunden. An der Grenzfläche ist dann beispielsweise im Vergleich zu den übrigen Bereichen der ersten Durchkontaktierung oder der Verbindungsschicht eine erhöhte Defektdichte vorzufinden. Zum Beispiel sind an der Grenzfläche die Einzelschichten über kovalente und/oder metallische Bindungen miteinander

verbunden. Bevorzugt verläuft die Grenzfläche dabei im

Wesentlichen parallel zur Oberseite oder Unterseite des Verbindungselements . Die Einzelschichten können beispielsweise ein Material wie Gold oder Kupfer oder Silber oder Nickel oder Zinn oder

Indium oder Bismut aufweisen oder daraus bestehen. Nach dem Waferbonden kann die Grenzfläche wellenartige Unebenheiten aufweisen. Insbesondere können sich nach dem Waferbonden Teilbereiche einer der Einzelschichten als einzelne Körner über den Verlauf der Grenzfläche vor dem Waferbonden hinaus erstrecken und in einen Bereich der angrenzenden

Einzelschicht hinein erstrecken.

Gemäß zumindest einer Ausführungsform sind die ersten

Durchkontaktierungen und/oder die Verbindungsschicht porös mit einem Anteil von Poren von zumindest 10 Vol-% oder 20 Vol-% oder 30 Vol-%. Unter Poren werden dabei insbesondere luft- oder gasgefüllte Bläschen oder Einschlüsse innerhalb des metallischen Materials der ersten Durchkontaktierungen und/oder der Verbindungsschicht verstanden. Eine solche poröse Verbindungsschicht oder solche porösen ersten

Durchkontaktierungen können auf das Herstellungsverfahren beziehungsweise die Verbindungstechnik von Halbleiterchip und Träger hinweisen. Zum Beispiel kann als Ausgangsmaterial für die Verbindungsschicht und/oder für die ersten

Durchkontaktierungen ein metallischer Schwamm verwendet werden. Beim Zusammenpressen, zum Beispiel Thermopressen, des metallischen Schwamms kollabiert dieser Schwamm und es bildet sich eine feste Verbindung zu dem Träger und/oder dem

Halbleiterchip. Nach dem Kollabieren des Schwamms weist das kollabierte metallische Material nach wie vor einen erhöhten Prozentsatz an Poren auf.

Gemäß zumindest einer Ausführungsform sind die

Isolationsbereiche mit Gas gefüllte Hohlräume. Jede

Durchkontaktierung ist in lateraler Richtung also von einem Gas wie zum Beispiel Luft vollständig umgeben. Das Gas bewirkt dann die Isolation zwischen Verbindungsschicht und erster Durchkontaktierung . Ein solides oder flüssiges

isolierendes Material ist dann nicht zwischen den ersten Durchkontaktierungen und der Verbindungsschicht angeordnet.

Alternativ zu der obigen Ausführungsform können die

Isolationsbereiche aber auch durch ein isolierendes festes oder flüssiges Material gebildet sein, das dann in direktem mechanischem Kontakt mit den ersten Durchkontaktierungen und der Verbindungsschicht steht. Bei diesem isolierenden

Material kann es sich beispielsweise um ein organisches

Polymer, wie Parylen oder Omocer, Benzocyclobutene, kurz BCB, oder einen Kunststoff oder ein anorganisches Sol-Gel-Material oder ein Siliziumoxid, wie S1O2, oder ein Siliziumnitrid, wie SiN, handeln.

Gemäß zumindest einer Ausführungsform besteht das

Verbindungselement zu zumindest 60 Vol-% oder 75 Vol-% oder 85 Vol-% aus einem Metall. Der restliche Anteil des

Verbindungselements kann beispielsweise durch die

Isolationsbereiche gebildet sein. Das Verbindungselement besteht dann bevorzugt nur aus Metall und den zum Beispiel gasgefüllten Isolationsbereichen .

Gemäß zumindest einer Ausführungsform ist die

Verbindungsschicht elektrisch leitend mit dem Halbleiterchip oder mit jedem Bildpunkt verbunden. Die Verbindungsschicht kann beispielsweise für alle Bildpunkte einen gemeinsamen Gegenkontakt zu den ersten Kontakten bilden. Im Betrieb können über die ersten Kontakte und über den Gegenkontakt Elektronen und Löcher in den Halbleiterchip injiziert werden. Da schon die ersten Kontakte einzeln und unabhängig voneinander angesteuert werden können, reicht auch ein gemeinsamer Gegenkontakt für alle Bildpunkte, um trotzdem eine individuelle Ansteuerung aller Bildpunkte zu

ermöglichen .

Beispielsweise ist die Verbindungsschicht zu einem oder mehreren zweiten Kontaktelementen des Halbleiterchips

elektrisch leitend verbunden. Gemäß zumindest einer Ausführungsform ist die

Verbindungsschicht elektrisch von dem Halbleiterchip isoliert und bildet keinen elektrischen Kontakt zu dem Halbleiterchip. Auf der Montageseite im Bereich der Verbindungsschicht kann der Halbleiterchip dann beispielsweise eine isolierende

Schicht aufweisen, die die Verbindungsschicht von dem

Halbleiterchip elektrisch isoliert. Die isolierende Schicht überdeckt dann in Draufsicht die Verbindungsschicht und in Bereichen der ersten Durchkontaktierungen ist der

Halbleiterchip frei von der isolierenden Schicht.

Gemäß zumindest einer Ausführungsform weist das

Verbindungselement zweite metallische Durchkontaktierungen auf, die durch die Verbindungsschicht geführt sind und einen Gegenkontakt zu den ersten Kontakten bilden. Alle Merkmale, die bisher im Zusammenhang mit den ersten

Durchkontaktierungen genannt wurden oder noch im Folgenden genannt werden, können auch für die zweiten

Durchkontaktierungen realisiert sein und umgekehrt. Zum

Beispiel kann es sich bei den zweiten Durchkontaktierungen ebenfalls um metallische Stifte handeln, die durch die

Verbindungsschicht geführt sind, in Draufsicht lateral vollständig von der Verbindungsschicht umgeben sind und von der Verbindungsschicht durch Isolationsbereiche elektrisch isoliert sind. Die zweiten Durchkontaktierungen können aber auch am Rand des Bauelements angeordnet sein und lateral nicht vollständig von der Verbindungsschicht umgeben sein. Die zweiten Durchkontaktierungen sind bevorzugt von den ersten Durchkontaktierungen elektrisch isoliert.

Insbesondere können die zweiten Durchkontaktierungen

elektrisch miteinander verbunden sein oder untereinander elektrisch voneinander isoliert sein. Im ersten Fall ist es möglich, dass die zweiten Durchkontaktierungen einen

gemeinsamen Gegenkontakt zu den ersten Kontakten bilden.

Gemäß zumindest einer Ausführungsform ist jedem Bildpunkt eine zweite Durchkontaktierung eindeutig oder eineindeutig zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet jeweils einen eigenen Gegenkontakt zum ersten Kontakt des Bildpunktes. Jeder Gegenkontakt ist dann zum Beispiel einzeln und unabhängig ansteuerbar und von den übrigen Gegenkontakten beziehungsweise den übrigen zweiten Durchkontaktierungen elektrisch isoliert. In diesem Fall können die Bildpunkte also nicht nur über die ersten

Durchkontaktierungen, sondern auch über die zweiten

Durchkontaktierungen einzeln und unabhängig voneinander angesteuert werden.

Gemäß zumindest einer Ausführungsform sind die zu einem

Bildpunkt gehörende erste und zweite Durchkontaktierung jeweils in einem gemeinsamen Loch durch die

Verbindungsschicht angeordnet. Insbesondere weist die

Verbindungsschicht also eine Mehrzahl von Löchern auf, wobei durch jedes Loch mindestens eine erste oder genau eine erste Durchkontaktierung und mindestens eine zweite oder genau eine zweite Durchkontaktierung geführt ist. Die in einem Loch angeordneten ersten und zweiten Durchkontaktierungen sind dabei bevorzugt voneinander isoliert, allerdings nicht durch die Verbindungsschicht voneinander getrennt. Gemäß zumindest einer Ausführungsform weist das

Verbindungselement eine Dicke von zumindest 0,5 ym oder 5 ym oder 10 ym auf. Alternativ oder zusätzlich ist die Dicke des Verbindungselements höchstens 50 ym oder 40 ym oder 30 ym. Die Dicke wird dabei zwischen der Oberseite und der

Unterseite gemessen.

Gemäß zumindest einer Ausführungsform weisen die ersten

Durchkontaktierungen jeweils eine laterale Ausdehnung von zumindest 1 ym oder 5 ym oder 10 ym oder 20 ym auf.

Alternativ oder zusätzlich beträgt die laterale Ausdehnung der ersten Durchkontaktierungen jeweils höchstens 80 ym oder 70 ym oder 60 ym.

Gemäß zumindest einer Ausführungsform beträgt der Abstand zwischen der Verbindungsschicht und den ersten

Durchkontaktierungen zumindest 0, 5 ym oder 2 ym oder 5 ym oder 10 ym. Alternativ oder zusätzlich ist der Abstand höchstens 50 ym oder 40 ym oder 30 ym. Dieser Abstand

entspricht der Dicke der Isolationsbereiche.

Gemäß zumindest einer Ausführungsform weisen die ersten

Durchkontaktierungen in Draufsicht auf die Oberseite

elliptische oder runde oder dreieckige oder quadratische oder V-förmige oder rechteckige Querschnittsflächen auf. Allgemein sind Querschnittsflächen in Form regulärer oder irregulärer Polygone denkbar. Die Ecken der Polygone sind dann bevorzugt abgerundet mit Krümmungsradien von zumindest 1 ym oder 3 ym oder 10 ym oder 20 ym. Alternativ oder zusätzlich sind die Krümmungsradien höchstens 100 ym oder 50 ym oder 10 ym.

Gleiches kann auch für die Krümmungsradien der

Isolationsbereiche gelten. Besonders bevorzugt sind die

Querschnittsflächen rund oder elliptisch ausgebildet, so dass gar keine Ecken oder Kanten vorhanden sind, an denen sich Spannungsspitzen aufbauen können.

Gemäß zumindest einer Ausführungsform weist der

Halbleiterchip eine Halbleiterschichtenfolge mit einer im Betrieb zur Strahlungserzeugung oder Strahlungsabsorption vorgesehenen aktiven Schicht auf. Die

Halbleiterschichtenfolge basiert zum Beispiel auf einem III- V-Verbindungs-Halbleitermaterial . Bei dem Halbleitermaterial handelt es sich beispielsweise um ein Nitrid-Verbindungs- Halbleitermaterial, wie Al _n In _] __ _n _ _m Ga _m N, oder um ein Phosphid- Verbindungs-Halbleitermaterial , wie Al _n In _] __ _n _ _m Ga _m P, oder auch um ein Arsenid-Verbindungs-Halbleitermaterial , wie Al _n In _] __ _n _ _m Ga _m As, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und m + n < 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des

Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.

Die aktive Schicht weist beispielsweise wenigstens einen pn- Übergang und/oder eine Quantentopfstruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer

Multiquantentopfstruktur, kurz MQW, auf. Die aktive Schicht ist beispielsweise dazu eingerichtet, im bestimmungsgemäßen Betrieb Strahlung im UV-Bereich und/oder blauen Spektralbereich und/oder sichtbaren Spektralbereich und/oder Infrarotbereich zu erzeugen.

Gemäß zumindest einer Ausführungsform ist der Halbleiterchip frei von einem Aufwachssubstrat für die

Halbleiterschichtenfolge. Frei von einem Aufwachssubstrat bedeutet hier insbesondere, dass durchaus noch Reste eines Aufwachssubstrats auf der Halbleiterschichtenfolge angeordnet sein können, diese aber nicht ausreichen, um alleine den Halbleiterchip zu stabilisieren. Insbesondere können die Reste des Aufwachssubstrats noch eine Auskoppelstruktur auf der Strahlungsaustrittsfläche des Halbleiterchips bilden.

Gemäß zumindest einer Ausführungsform ist der Halbleiterchip mechanisch nicht selbsttragend. Das heißt, ohne zusätzlichen Träger würde der Halbleiterchip brechen oder bis zur

Unbrauchbarkeit verformen. Vorliegend wird der Halbleiterchip zum Beispiel durch das Aktivmatrixelement und/oder das

Verbindungselement stabilisiert und mechanisch getragen.

Weitere Stabilisierungskomponenten sind in dem Bauelement dann nicht vorhanden. Insbesondere ist der Halbleiterchip selbst frei von einem stabilisierenden Substrat.

Gemäß zumindest einer Ausführungsform sind die

Kontaktelemente zur elektrischen Kontaktierung des

Halbleiterchips, insbesondere also die ersten und zweiten Kontaktelemente, auf der Montageseite des Halbleiterchips angeordnet.

Gemäß zumindest einer Ausführungsform verläuft die aktive Schicht des Halbleiterchips entlang der gesamten lateralen Ausdehnung des Halbleiterchips durchgehend und

zusammenhängend. Bevorzugt ist die aktive Schicht aber von Kontaktelementen zur elektrischen Kontaktierung durchbrochen, so dass die aktive Schicht zwar zusammenhängend, aber nicht einfach zusammenhängend verläuft.

Gemäß zumindest einer Ausführungsform umfasst die

Halbleiterschichtenfolge zumindest eine n-leitende oder eine p-leitende Halbleiterschicht, welche entlang der gesamten lateralen Ausdehnung des Halbleiterchips zusammenhängend verläuft. Mit anderen Worten kann die

Halbleiterschichtenfolge eine n-leitende und eine p-leitende Halbleiterschicht umfassen, wobei beispielsweise die n- leitende Halbleiterschicht zusammenhängend ist und die p- leitende Halbleiterschicht durchbrochen sein kann.

Das optoelektronische Bauelement kann beispielsweise in

Fahrzeugen Anwendung finden, zum Beispiel in

Scheinwerfervorrichtungen oder in Innenraumbeleuchtungen. Auch eine Verwendung des Bauelements zur Beleuchtung oder Ausleuchtung von Verkehrswegen ist denkbar.

Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Bauelements angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines wie oben beschriebenen optoelektronischen Bauelements. Das heißt, sämtliche in Verbindung mit dem optoelektronischen Bauelement offenbarten Merkmale sind auch für das Verfahren offenbart und umgekehrt.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt A) , in dem ein Halbleiterchip bereitgestellt wird, der in eine Mehrzahl von in lateraler Richtung nebeneinander angeordnete, einzeln und unabhängig ansteuerbare Bildpunkte untergliedert ist. Außerdem wird in einem Schritt B) ein Träger bereitgestellt. In einem weiteren Verfahrensschritt C) wird eine

strukturierte Metallschicht direkt auf den Halbleiterchip oder direkt auf den Träger aufgebracht. Alternativ kann auch jeweils eine strukturierte Metallschicht direkt auf den

Halbleiterchip und direkt auf den Träger aufgebracht werden. Die strukturierte Metallschicht umfasst eine metallische

Verbindungsschicht, die von einer Mehrzahl von in lateraler Richtung nebeneinander angeordneten, metallischen ersten Durchkontaktierungen vollständig durchdrungen ist. Die ersten Durchkontaktierungen sind durch Isolationsbereiche von der Verbindungsschicht elektrisch isoliert und beabstandet.

Das Aufbringen der strukturierten Metallschicht auf den

Halbleiterchip und/oder den Träger kann beispielsweise mit Hilfe einer strukturierten Maske und/oder einem

Galvanisierungsprozess erfolgen.

Ferner umfasst das Verfahren einen Schritt D) , in dem der Halbleiterchip und der Träger über die eine oder die beiden strukturierten Metallschichten mechanisch und elektrisch verbunden werden, sodass sich ein metallisches

Verbindungselement zwischen dem Träger und dem Halbleiterchip ausbildet. Das Verbindungselement wird dabei aus der einen oder den beiden Metallschichten gebildet. Nach dem Schritt D) ist jede erste Durchkontaktierung

eindeutig oder eineindeutig einem Bildpunkt zugeordnet, mit diesem Bildpunkt elektrisch leitend verbunden und bildet einen ersten elektrischen Kontakt zu dem entsprechenden

Bildpunkt .

Gemäß zumindest einer Ausführungsform werden die Schritte A) bis D) einzeln und unabhängig voneinander als separate

Schritte ausgeführt, bevorzugt in der angegebenen

Reihenfolge .

Gemäß zumindest einer Ausführungsform wird im Schritt C) die strukturierte Metallschicht in Form eines Lotmaterials bereitgestellt, über das der Träger auf den Halbleiterchip aufgelötet wird. Das Lotmaterial kann in Richtung senkrecht zur lateralen Richtung einen Mehrschichtaufbau aus mehreren, übereinanderliegenden, verschiedenen metallischen

Einzelschichten aufweisen oder daraus bestehen.

Beispielsweise weist der Mehrschichtaufbau vor dem Schritt D) eine oder mehrere der folgenden Schichtaufbauten auf:

Au/AuSn, Cr/Ni/Sn/Ti/Au, Ti/Pt/Sn/In, Ti/Pt/Sn/Ti/Au . Gemäß zumindest einer Ausführungsform umfasst der Schritt D) zwei Einzelschritte Dl) und D2), die beispielsweise einzeln und unabhängig voneinander in der angegebenen Reihenfolge durchgeführt werden. Bevorzugt wird im Schritt Dl) der Halbleiterchip zunächst temporär auf dem Träger befestigt. Das temporäre Befestigen kann beispielsweise über ein Reibschweißverfahren oder über ein Thermokompressionsverfahren erfolgen. In Schritt D2) wird der Halbleiterchip dann über ein

Lotverfahren dauerhaft auf dem Träger befestigt. Bei dem Lotverfahren wird zumindest eine der metallischen Schichten innerhalb der strukturierten Metallschicht aufgeschmolzen, wodurch sich eine dauerhafte Verbindung zum Träger und/oder zum Halbleiterchip bildet.

Gemäß zumindest einer Ausführungsform wird der Schritt Dl) bei einer Temperatur durchgeführt, die unterhalb einer

Schmelztemperatur oder Solidustemperatur des Lotmaterials liegt. Auf diese Weise wird verhindert, dass es schon vor dem eigentlichen Lötverfahren des Schritts D2) zu einer

dauerhaften Verbindung zwischen Halbleiterchip und Träger kommt .

Bei dem Aufschmelzen des Lotmaterials kommt es zu einer automatischen SelbstZentrierung und Feinjustage der

aufeinander aufgebrachten Bauteile. Dies liegt an einer natürlichen Tendenz von Flüssigkeiten, Minimalflächen

anzunehmen. Auf diese Weise lassen sich mit verhältnismäßig schnellen Chipsetzverfahren letztlich sehr hohe

Justagegenauigkeiten erreichen. Gemäß zumindest einer Ausführungsform wird im Schritt C) jeweils eine Metallschicht sowohl auf den Träger als auch auf den Halbleiterchip aufgebracht.

Gemäß zumindest einer Ausführungsform werden die

Metallschichten vor dem Schritt D) chemomechanisch

planarisiert , so dass die Rauigkeit der planarisierten

Oberflächen zum Beispiel höchstens 100 nm oder 50 nm oder 20 nm beträgt. Gemäß zumindest einer Ausführungsform werden in dem Schritt D) die planarisierten Oberflächen der strukturierten

Metallschichten direkt aufeinander gelegt und über ein

Waferbondverfahren miteinander verbunden. Waferbonden ist im Allgemeinen auch unter dem Begriff Ansprengen bekannt.

Anschließend kann ein Auslagern bei milden Temperaturen zum Beispiel zwischen einschließlich 300 K und 500 K erfolgen, was zur Ausbildung von metallischen Verbindungen zwischen den beiden strukturierten Metallschichten und zur Ausbildung des Verbindungselements führen kann.

Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, in dem ein Aufwachssubstrat des

Halbleiterchips entfernt wird. Das Entfernen kann vor oder nach dem Schritt D) erfolgen. Im ersteren Fall ist die strukturierte Metallschicht zum Beispiel selbsttragend ausgebildet und kann den vom Aufwachssubstrat befreiten

Halbleiterchip tragen und mechanisch stabilisieren.

Nachfolgend werden ein hier beschriebenes optoelektronisches Bauelement und ein hier beschriebenes Verfahren zur

Herstellung eines optoelektronischen Bauelements unter

Bezugnahme auf Zeichnungen anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.

Es zeigen:

Figuren 1A bis 3B verschiedene Ausführungsbeispiele eines optoelektronischen Bauelements in seitlicher

Querschnittsansicht und in Draufsicht, Figur 4A bis 5B verschiedene Positionen im

Herstellungsverfahren für Ausführungsbeispiele eines optoelektronischen Bauelements. Figur 1A zeigt ein Ausführungsbeispiel eines

optoelektronischen Bauelements 100 in seitlicher

Querschnittsansicht. Das Bauelement 100 umfasst einen

Halbleiterchip 1, der über ein metallisches

Verbindungselement 2 auf einem Träger 3 montiert ist. Dabei ist das Verbindungselement 2 in direktem Kontakt mit dem Halbleiterchip 1 und dem Träger 3.

Der Halbleiterchip 1 weist eine Halbleiterschichtenfolge 11 zwischen einer Montageseite 18 und einer gegenüberliegenden Strahlungsaustrittsfläche 14 auf. Die

Halbleiterschichtenfolge 11 umfasst vorliegend eine erste Schicht 16 und eine zweite Schicht 17. Die erste Schicht 16 ist beispielsweise eine p-leitende Schicht, die zweite

Schicht 17 zum Beispiel eine n-leitende Schicht. Aber auch die entgegengesetzten Dotierungen sind möglich. Zwischen der ersten Schicht 16 und der zweiten Schicht 17 ist eine aktive Schicht 12, beispielsweise in Form eines pn-Übergangs , angeordnet. Vorliegend basiert die Halbleiterschichtenfolge 11 zum Beispiel auf AlInGaN. Die aktive Schicht 12 kann im bestimmungsgemäßen Betrieb elektromagnetische Strahlung im UV-Bereich oder im blauen Spektralbereich emittieren.

Außerdem ist in Figur 1A zu erkennen, dass auf der dem

Verbindungselement 2 abgewandten Strahlungsaustrittsfläche 14 des Halbleiterchips 1 ein Rest eines Aufwachssubstrats 140 vorhanden ist, das eine Strukturierung auf der

Strahlungsaustrittsfläche 14 bildet. Diese Strukturierung kann als optische Auskoppelstruktur zur Effizienzsteigerung dienen. Alternativ kann auch das Aufwachssubstrat 140

vollständig entfernt sein und die zweite Schicht 17 durch einen Ätzprozess strukturiert sein. Auch kann das

Aufwachssubstrat 140 schon vor dem Aufwachsen der

Halbleiterschichtenfolge 11 strukturiert sein, sodass sich diese Strukturierung während des Wachstumprozesses auf die Halbleiterschichtenfolge 11 oder die zweite Schicht 17 überträgt und auch nach dem Ablösen des Aufwachssubstrats 140 in der Halbleiterschichtenfolge 11 oder der zweiten Schicht 17 verbleibt.

Der Halbleiterchip 1 ist in lateraler Richtung in mehrere benachbarte Bildpunkte 10 unterteilt. Jeder Bildpunkt 10 kann dabei einzeln und unabhängig voneinander angesteuert werden, so dass die Strahlungsaustrittsfläche 14 des Halbleiterchips 1 zum Beispiel ein pixeliertes Display bildet. Jeder

Bildpunkt 10 entspricht dabei einem Pixel des Displays.

Ferner ist in Figur 1A zu erkennen, dass der Halbleiterchip 1 eine Verdrahtungsstruktur in Form von Kontaktelementen 13, 15 aufweist. Erste Kontaktelemente 13 kontaktieren die erste Schicht 16, zweite Kontaktelemente 15 dienen zur

Kontaktierung der zweiten Schicht 17. Die zweiten

Kontaktelemente 15 sind dabei durch die erste Schicht 16 und die aktive Schicht 12 geführt und münden in die zweite

Schicht 17. Beide Kontaktelemente 13, 15 können im

unmontierten Zustand des Halbleiterchips 1 von der

Montageseite 18 aus extern elektrisch kontaktiert werden. Die ersten Kontaktelemente 13 sind von den zweiten

Kontaktelementen 15 durch Isolationsschichten elektrisch isoliert. Ferner bestimmen die lateralen Ausdehnungen der ersten Kontaktelemente 13 die lateralen Abmessungen eines Bildpunkts 10.

Vorliegend ist die Montageseite 18 des Halbeleiterchips 1 entlang der gesamten lateralen Ausdehnung aus festem

Halbleitermaterial oder Isolationsmaterial oder Metall gebildet .

Auf die Montageseite 18 des Halbleiterchips 1 ist das metallische Verbindungselement 2 direkt aufgebracht. Das Verbindungselement 2 umfasst dabei eine metallische

Verbindungsschicht 22, die von metallischen ersten

Durchkontaktierungen 23 durchdrungen ist. Eine Oberseite 20 des Verbindungselements 2 ist in direktem Kontakt mit den Halbleiterchips 1, eine der Oberseite 20 gegenüberliegende Unterseite 21 des Verbindungselements 2 ist in direktem

Kontakt mit dem Träger 3. Die Oberseite 20 und die Unterseite 21 werden dabei zumindest teilweise durch die

Verbindungsschicht 22 gebildet.

Die ersten Durchkontaktierungen 23 sind in lateraler Richtung so angeordnet, dass sie mit den ersten Kontaktelementen 13 des Halbleiterchips 1 überlappen und in direktem elektrischem und mechanischem Kontakt zu den ersten Kontaktelementen 13 stehen. Dabei ist jedem ersten Kontaktelement 13 eine erste Durchkontaktierung 23 eineindeutig zugeordnet. Ferner bilden die ersten Kontaktelemente 13 und die ersten

Durchkontaktierungen 23 keine Einheit, vielmehr ist zwischen den ersten Kontaktelementen 13 und den ersten

Durchkontaktierungen 23 eine Grenzfläche ausgebildet.

Insbesondere sind die ersten Kontaktelemente 13 und die ersten Durchkontaktierungen 23 in Richtung senkrecht zur lateralen Richtung nicht einstückig ausgebildet. Die ersten Durchkontaktierungen 23 sind ferner von der

Verbindungsschicht 22 elektrisch durch Isolationsbereiche 24 isoliert und beabstandet. Die Isolationsbereiche 24 können zum Beispiel mit Gas gefüllte Hohlräume sein.

Außerdem ist in Figur 1A zu erkennen, dass die

Verbindungsschicht 22 nicht in direktem elektrischem Kontakt zum Halbleiterchip 1 ist. Vielmehr sind der Halbleiterchip 1 und die Verbindungsschicht 22 durch eine an der Montageseite 18 des Halbleitchips 1 befindliche Isolationsschicht 19 elektrisch voneinander isoliert. Die metallische

Verbindungsschicht 22 bildet in diesem Fall keinen Kontakt für den Halbleiterchip 1, sondern dient lediglich zum

Beispiel als Kühlelement und mechanisch tragendes Element.

Am Rand des Bauelements 100 ist in die Verbindungsschicht 22 außerdem eine zweite metallische Durchkontaktierung 25 eingebracht, die von der Verbindungsschicht 22 ebenfalls durch einen Isolationsbereich 24 getrennt ist. Anders als die ersten Durchkontaktierungen 23 ist die zweite

Durchkontaktierung 25 lateral nicht vollständig von der Verbindungsschicht 22 umgeben. Die zweite Durchkontaktierung 25 ist mit dem zweiten Kontaktelement 15 des Halbleiterchips 1 in direktem mechanischem und elektrischem Kontakt, so dass über die zweite Durchkontaktierung 25 die zweiten

Kontaktelemente 15 beziehungsweise die erste Schicht 16 der Halbleiterschichtenfolge 11 elektrisch kontaktiert werden kann. Die ersten Durchkontaktierungen 24 bilden jeweils einen ersten Kontakt zu den Bildpunkten 10, die zweite

Durchkontaktierung 25 bildet einen entsprechenden gemeinsamen Gegenkontakt für alle Bildpunkte 10. An der Unterseite 21 des Verbindungselements 2 ist der Träger 3 angeordnet, der vorliegend als Aktivmatrixelement mit einer Vielzahl von Schaltern 30 ausgebildet ist. Jeder Schalter 30 ist über ein erstes Kontaktelement 33 des Aktivmatrixelements eineindeutig mit einer ersten Durchkontaktierung 23 verbunden und somit einem Bildpunkt 10 zugeordnet. Die zweite

Durchkontaktierung 25 ist mit einem zweiten Kontaktelement 35 des Aktivmatrixelements 3 elektrisch leitend verbunden. Die Schalter 30 sind beispielsweise Feldeffekttransistoren. Über die Schalter 30 kann jeder der Bildpunkte 10 einzeln und unabhängig voneinander angesteuert werden.

Figur 1B zeigt eine Aufsicht auf das Verbindungselement 2 für einen Schnitt entlang der Ebene ΑΑ ^λ aus der Figur 1A. Zu erkennen ist hier, dass jedem der Bildpunkte 10, angedeutet durch die gestrichelten Rechtecke, eine erste

Durchkontaktierung 23 zugeordnet ist, die ringsum vollständig von dem Isolationsbereich 24 und der Verbindungsschicht 22 umgeben ist. Am Rand des Bauelements 100 sind die zweiten Durchkontaktierungen 25 angeordnet, die ebenfalls lateral von dem Isolationsbereich 24 umgeben sind. Vorliegend sind die ersten Durchkontaktierungen 24 voneinander elektrisch

isoliert, die zweiten Durchkontaktierungen 25 hingegen sind zumindest über die zweiten Kontaktelemente 15 elektrisch miteinander verbunden.

In Figur 1B weisen die ersten Durchkontaktierungen 23 runde oder elliptische Querschnittsflächen auf. Die

Querschnittsflächen der zweiten Durchkontaktierungen 25 sind aus Halbkreisen und Rechtecken zusammengesetzt.

Die zuvor besprochene Figur 1A zeigt eine Schnittansicht durch das Bauelement 100 entlang der gestrichelten Ebene BB ^λ der Figur IB. In dem Ausführungsbeispiel der Figur IC ist eine ähnliche Draufsicht wie in Figur 1B gezeigt. Allerdings sind die zweiten Durchkontaktierungen 25 in Draufsicht mit dreieckigen Querschnittsflächen ausgebildet.

Im Ausführungsbeispiel der Figur 1D weist das Bauelement 100 nur eine einzige zweite Durchkontaktierung 25 auf, die sich entlang einer Seitenfläche des Bauelements 100 erstreckt. In Draufsicht hat die zweite Durchkontaktierung 25

sägezahnartige Ausnehmungen.

Im Ausführungsbeispiel der Figur IE hat die zweite

Durchkontaktierung 25, anders als im Ausführungsbeispiel der Figur 1D, wellenartige Ausnehmungen.

Im Ausführungsbeispiel der Figur 2A ist anders als in der Figur 1A nicht nur eine zweite Durchkontaktierung 25 gezeigt, vielmehr existiert zu jeder ersten Durchkontaktierung 23 eine daneben angeordnete zweite Durchkontaktierung 25. Die erste Durchkontaktierung 23 und die zweite Durchkontaktierung 25 sind in einem gemeinsamen Loch durch die Verbindungsschicht 22 angeordnet. Untereinander sind die erste

Durchkontaktierung 23 und die zweite Durchkontaktierung 25 aber nicht durch die Verbindungsschicht 22, sondern lediglich durch den Isolationsbereich 24 getrennt. An dem Träger 3 ist jeder ersten Durchkontaktierung 23 und jeder zweiten

Durchkontaktierung 25 ein eigener Schalter 30 zugeordnet, so dass sowohl über die ersten Durchkontaktierungen 23 als auch über die zweiten Durchkontaktierungen 25 die Bildpunkte 10 einzeln und unabhängig voneinander bestromt werden können.

In der Draufsicht der Figur 2B ist zu erkennen, dass jedes Loch innerhalb der Verbindungsschicht 22 eine erste Durchkontaktierung 23 und eine zweite Durchkontaktierung 25 aufweist, die untereinander durch den Isolationsbereich 24 getrennt sind. Die Löcher innerhalb der Verbindungsschicht 22 sind vorliegend rund ausgebildet, die ersten

Durchkontaktierungen 23 und die zweiten Durchkontaktierung 25 sind jeweils elliptisch ausgebildet.

Im Ausführungsbeispiel der Figur 3 ist ein optoelektronisches Bauelement 100 gezeigt, bei dem anders als in den

vorhergehenden Ausführungsbeispielen die Verbindungsschicht 22 nicht elektrisch von dem Halbleiterchip 1 isoliert ist, sondern mit diesem elektrisch leitend verbunden ist. Die Verbindungsschicht 22 bildet dabei für alle Bildpunkte 10 einen gemeinsamen Gegenkontakt zu den ersten, durch die ersten Durchkontaktierungen 23 gebildeten Kontakte. Die

Verbindungsschicht 22 ist elektrisch über das zweite

Kontaktelement 35 mit dem Träger 3 kontaktiert. Vorliegend erfolgt die Kontaktierung der zweiten Schicht 17 der

Halbleiterschichtenfolge 1 also über die Verbindungsschicht 22.

In Figur 3B ist wiederum eine Draufsicht auf das

Verbindungselement 2 entlang der Schnittebene ΑΑ ^λ gezeigt. Figur 4A zeigt eine erste Position in einem Verfahren zur Herstellung eines Ausführungsbeispiels eines

optoelektronischen Bauelements 100. Dabei ist ein wie oben beschriebener Träger 3 sowie ein Halbleiterchip 1

bereitgestellt. Der Halbleiterchip 1 unterscheidet sich von dem oben beschriebenen Halbleiterchip 1 lediglich dadurch, dass noch ein den Halbleiterchip 1 stabilisierendes

Aufwachssubstrat 140, auf das die Halbleiterschichtenfolge 11 aufgewachsen ist, in dem Halbleiterchip 1 vorhanden ist. Außerdem ist in Figur 4A gezeigt, wie eine strukturierte Metallschicht auf die Montageseite 18 des Halbleiterchips 1 aufgebracht wird. Die strukturierte Metallschicht ist aus einer Verbindungsschicht 22, ersten Durchkontaktierungen 23 und Isolationsbereichen 24 gebildet.

Die Verbindungsschicht 22 und die ersten Durchkontaktierungen 23 sind aus einem Lotmaterial gebildet, die

Isolationsbereiche 24 sind aus einem Feststoff, wie Glas oder Kunststoff oder Fotolack gebildet, sodass die in Figur 4A gezeigte strukturierte Metallschicht selbsttragend ist. Die strukturierte Metallschicht kann dann auf den Halbleiterchip 1 aufgelötet oder aufgeklebt werden. Das Aufbringen der strukturierten Metallschicht kann aber zum Beispiel auch galvanisch erfolgen. Die Isolationsbereiche 24 können in diesem Fall gasgefüllte Hohlräume sein.

In Figur 4B ist ein weiterer Verfahrensschritt gezeigt, bei dem der Halbleiterchip 1 mit der darauf aufgebrachten

strukturierten Metallschicht mit Hilfe eines GreifWerkzeugs 4 auf den Träger 3 aufgebracht wird, sodass der Träger 3 und die strukturierte Metallschicht in direkten Kontakt gebracht werden . Nach dem Aufbringen des Halbleiterchips 1 auf dem Träger 3 kann, wie in Figur 4C dargestellt, ein Reibschweißverfahren verwendet werden, bei dem die strukturierte Metallschicht temporär mit dem Träger 3 verbunden wird. Wie in Figur 4D dargestellt, wird nach der temporären

Verbindung mittels des Reibschweißverfahrens über ein

Lotverfahren die strukturierte Metallschicht zumindest teilweise aufgeschmolzen, wodurch eine dauerhafte mechanische Verbindung zwischen dem Halbleiterchip 1 und dem Träger 3 in Form eines Verbindungselements 2 hergestellt wird.

In Figur 4E ist außerdem dann ein weiterer Verfahrensschritt gezeigt, bei dem nach dem dauerhaften Verbinden des Trägers 3 und des Halbleiterchips 1 das Aufwachssubstrat 140 zumindest teilweise, zum Beispiel über einen Laserliftoffprozess , von dem Halbleiterchip 1 abgelöst wird, so dass eine

strukturierte Strahlungsaustrittsfläche 14 entsteht.

Im Weiteren werden einige konkrete Ausführungsbeispiele für das Herstellungsverfahren, insbesondere für das im

Zusammenhang mit der Figur 4 dargestellte Verfahren,

angegeben. Die in diesem Zusammenhang angegebenen Zahlenwerte und/oder Parameter müssen dabei zur Durchführung des

Verfahrens nicht exakt eingehalten werden. Vielmehr können diese auch mit Abweichungen von zum Beispiel +/- 20 % gewählt werden. Die Verfahrensschritte A) bis C) finden zum Beispiel im Waferverbund statt. Das heißt, die Halbleiterchips 1 und/oder die Träger 3 können zunächst jeweils Teil eines Wafers mit eine Vielzahl von Halbleiterchips 1 und/oder

Trägern 3 sein. Nach dem Aufbringen der strukturierten

Metallschicht können die Wafer zu einzelnen Halbleiterchips 1 und/oder Trägern 3 vereinzelt werden. Das Verbinden des

Halbleiterchips 1 mit dem zugehörigen Träger 3 im Schritt D) kann als sogenannter Chip-to-Wafer Prozess oder Wafer-to- Wafer Prozess ausgeführt werden.

Im ersten Ausführungsbeispiel handelt es sich bei dem

Halbleiterchip 1 um einen pixelierten Chip auf AlGalnN-Basis , wobei das Aufwachssubstrat 140 auf Saphir basiert. Die lateralen Abmessungen des Halbleiterchips 1 betragen 1,6 mm x 1,7 mm, die Anzahl der Bildpunkte beträgt 256. Sowohl die Verbindungsschicht 22 als auch die ersten

Durchkontaktierungen 23 weisen einen Goldsockel und eine AuSn-Lotschicht mit mindestens 50 at-% Sn auf. Der Träger 3 weist eine Ni/Pd/Au Oberfläche mit einer Dicke der Au-Schicht von circa 20 nm auf.

Beim Aufbringen des Halbleiterchips 1 mit der darauf

angeordneten strukturierten Metallschicht auf den Träger 3 wird ein Ultraschallreibschweißen mit 0,4 W

Ultraschallleistung bei einer Anpresskraft von 1,2 N

verwendet, wodurch der Halbleiterchip 1 temporär auf dem Träger 3 fixiert wird. In diesem Beispiel wird eine Si- Scheibe von 300 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 umfasst. Diese Si-Scheibe wird mit circa 20000 der angegebenen Halbleiterchips 1 bestückt.

Nach dem Reibschweißen wird in einem Vakuumlötofen die AuSn- Schicht bei 305 °C zum Schmelzen gebracht, indem die AuSn- Schicht mit dem Au-Sockel in einer eutektischen Reaktion bei 280 °C flüssig wird. Durch Oberflächenminimierung des flüssigen Lotmaterials kommt es zu einer Feinj ustierung des Halbleiterchips 1 auf dem Träger 3. Das flüssige Lot benetzt dabei die Ni/Pd/Au-Schicht , wobei das Gold in Lösung geht und Zinn aus dem Lotmaterial mit der Palladiumschicht eine intermetallische Verbindung ausbildet. Die SelbstZentrierung beziehungsweise Selbstj ustage durch Minimierung der

Oberfläche des flüssigen Metalls verfeinert die Justage. Ein Abkühlen unter 280 °C fixiert die Halbeiterchips 1 auf der Si-Scheibe .

Die Halbleiterchips 1 liegen anschließend in einem

Auflagebereich direkt auf der Oberseite 20 des

Verbindungselements 2 auf, wobei in dem Auflagebereich ein direkter Kontakt zwischen einem festen Material des

Halbleiterchips 1 und einem festen Material des entstandenen Verbindungselements 2 vorliegt. Nur die Isolationsbereiche 24 bilden in diesem Fall keinen Teil des Auflagebereichs .

Das Verbindungselement 2, insbesondere die Verbindungsschicht 22, dient hier als Kühlplatte für die Halbleiterchips 1. Ein nachfolgender Laserliftoff-Schritt entfernt das

Aufwachssubstrat 140. Ohne das Aufwachssubstrat 140, das eventuell als Lichtverteilplatte wirken könnte, erreicht der pixelierte Halbleiterchip 1 den für praktische Anwendungen nützlichen Kontrast zwischen benachbarten Bildpunkten 10.

Im zweiten Ausführungsbeispiel wird ein pixelierter

Hableiterchip 1 von circa 2 mm x 2,2 mm Fläche und einer Anzahl von 512 einzeln ansteuerbaren Bildpunkten 10

bereitgestellt. Die ersten Durchkontaktierungen 23 und die zweiten Durchkontaktierungen 25 weisen einen Au-Sockel mit einer AuSn-Lotschicht mit mindestens 50 at-% Sn-Anteil auf. Auch die Verbindungsschicht 22 ist mit diesem

Mehrschichtaufbau ausgebildet. Über die ersten

Durchkontaktierungen 23 können die einzelnen Bildpunkte 10 unabhängig voneinander angesteuert werden. Die zweiten

Durchkontaktierungen 25 bilden einen gemeinsamen Gegenkontakt zu den ersten Durchkontaktierungen 23.

Der Träger 3 weist eine Ni/Pd/Au-Oberfläche mit circa 20 nm Au auf. Über Ultraschallreibschweißen mit 4,7 W und einer Anpresskraft 3, 9 N wird der Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird eine Si-Scheibe von 300 mm Durchmesser, die eine Vielzahl der späteren Träger 3 umfasst, mit circa 15000 Halbleiterchips 1 bestückt. Nach dem Reibschweißen wird in einem Vakuumlötofen die AuSn-Schicht bei 305 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Ni/Pd/Au-Schicht , wobei das Au in Lösung geht und Sn aus dem Lot mit der Palladiumschicht eine intermetallische

Verbindung ausbildet. Gleichzeitig reagiert die Schmelze mit dem Au-Sockel, was zur intendierten konstitutionellen

Unterkühlung führt. Die Verbindung erstarrt also schon vor dem Abkühlschritt.

Im dritten Ausführungsbeispiel wird anstatt der Au/AuSn- Schichtenfolge eine Cr/Ni/Sn/Ti/Au-Schichtenfolge für die ersten Durchkontaktierungen 23 und/oder die zweiten

Durchkontaktierungen 25 und/oder die Verbindungsschicht 22 verwendet. Die Ti-Schicht fungiert hier als temporäre

Barriere. Es wird eine asymmetrische Verteilung der

Konstituenten verwendet. Der Träger 3 ist mit einer Ni/Au- Schicht beschichtet, wobei die Au-Schicht circa 200 nm dick ist. Durch Ultraschallreibschweißen mit 1,7 W

Ultraschallleistung und einer Anpresskraft von 8,5 N wird der Halbleiterchip 1 temporär auf dem Träger 3 fixiert. Hierbei wird eine Si-Scheibe von circa 200 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 aufweist. Die Si- Scheibe wird mit circa 9000 Halbleiterchips 1 bestückt. In einem Vakuumlötofen wird die Sn-Schicht bei 260 °C zum

Schmelzen gebracht. Das flüssige Lot benetzt die Au-Schicht, wobei Au in Lösung geht und Zinn aus dem Lot mit den beiden Ni-Schichten eine intermetallische Verbindung ausbildet, was zur intendierten konstitutionellen Unterkühlung führt.

In einem vierten Ausführungsbeispiel wird das Lotmaterial durch ein Ti/Pt/Sn/In-Schichtsystem gebildet. Auch hier wird die asymmetrische Verteilung der Konstituenten verwendet. Der Träger 3 ist mit einer Ti/Pt/Au-Schicht beschichtet, wobei die Au-Schicht eine Dicke von circa 3 ym hat. Bei dem Ultraschallschweißen mit 12 W Ultraschallleistung und einer Anpresskraft von 4,2 N wird der Halbleiterchip 1 auf dem Träger 3 montiert. Vorliegend wird eine Si-Scheibe von 200 mm Durchmesser verwendet, die eine Vielzahl der späteren Träger 3 aufweist. Diese Si-Scheibe wird mit circa 9000

Halbleiterchips 1 bestückt. In einem Vakuumlötofen wird nach dem Ultraschallschweißen die In/Sn-Schicht bei 120 °C zum Schmelzen gebracht. Das flüssige Lot benetzt die Au-Schicht, durch die Oberflächenminimierung des flüssigen Metalls kommt es zu einer Feinzentrierung der Halbleiterchips 1 auf den Trägern 3. Intermetallische Verbindungsbildung führt als isothermes Erstarren zur permanenten Fixierung der

Halbleiterchips 1 auf den Trägern 3. In einem fünften Ausführungsbeispiel wird als Lotmaterial eine Ti/Pt/Sn/Ti/Au-Schichtenfolge verwendet. Die Ti-Schicht fungiert hier als temporäre Barriere. Auch hier wird eine asymmetrische Verteilung der Konstituenten verwendet. Der Träger 3 ist mit einer Ni/Au-Schicht beschichtet, wobei die Au-Schicht zumindest 3 ym dick ist. Über Thermokompression bei 200 °C und einer Anpresskraft von 27 N wird der

Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird eine Si-Scheibe von 200 mm Durchmesser

verwendet, die eine Vielzahl der späteren Träger 3 umfasst. Auf die Si-Scheibe werden mehr als 9000 Halbleiterchips 1 in einem Schritt aufgebracht. Anschließend wird in einem

Vakuumlötofen die Sn-Schicht bei 260 °C zum Schmelzen

gebracht. Das flüssige Lot benetzt die Au-Schicht.

Intermetallische Verbindungsbildung führt als isothermes Erstarren zur permanenten Fixierung der Halbleiterchips 1 auf den Trägern 3. In diesem Fall ist der Isolationsbereich 24 zwischen den ersten Durchkontaktierungen 23 und der

Verbindungsschicht 22 zum Beispiel 6 ym breit. In einem sechsten Ausführungsbeispiel wird ein pixelierter Halbleiterchip 1 von circa 4 mm x 4,2 mm Fläche mit einer Anzahl von 1024 Bildpunkten 10 bereitgestellt. Der

Halbleiterchip 1 weist eine gemeinsame Kathode (zweite

Durchkontaktierungen 25) und individuelle Anoden (erste

Durchkontaktierungen 23) für jeden Bildpunkt 10 auf. Die mechanische und thermische Ankopplung erfolgt über die

Verbindungsschicht 22, die hier anders als in den vorigen Ausführungsbeispielen zunächst auf den Träger 3 aufgebracht wird. Sowohl die gemeinsame Kathode als auch die

individuellen adressierbaren Anoden sind als zweite

Durchkontaktierungen 25 beziehungsweise erste

Durchkontaktierungen 23 in der Verbindungsschicht 22

eingebracht. Die Verbindungsschicht 22 stellt in diesem Fall das Kollektorpotential für den als Aktivmatrixelement

ausgebildeten Träger 3 zur Verfügung.

Die Verbindungsschicht 22 und/oder die ersten

Durchkontaktierungen 23 und/oder die zweiten

Durchkontaktierungen 25 weisen hierbei eine Ti/Ni/Sn/Ti/Au- Schichtenfolge auf. Die zweite Ti-Schicht fungiert als temporäre Barriere. Auch hier wird eine asymmetrische

Verteilung der Konstituenten verwendet. Die Halbleiterchips 1 werden mit einer Ni/Au-Schicht beschichtet, wobei die Au- Schicht eine Dicke von circa 0,1 ym aufweist. Durch

Thermokompression bei 180 °C und einer Anpresskraft von 32 N wird der Halbleiterchip 1 auf dem Träger 3 temporär fixiert. In diesem Beispiel wird ein Halbleiterchip 1 auf einen einzelnen Träger 3 gesetzt. Anschließend wird in einem

Vakuumlötofen die Sn-Schicht bei 590 K zum Schmelzen

gebracht. Das flüssige Sn benetzt die Au-Schicht, zentriert den Halbleiterchip 1 auf dem Aktivmatrixelement 3 und

reagiert mit Ni zu einer intermetallischen Verbindung der Zusammensetzung Ni3Snz _[ . Diese intermetallische

Verbindungsbildung führt als isothermes Erstarren zur

permanenten Fixierung der Fügeparameter. Der

Isolationsbereich kann hierbei beispielsweise eine Breite oder Dicke von 7 ym haben.

In den Figuren 5A und 5B ist ein zur Figur 4 alternatives Herstellungsverfahren gezeigt. In der Figur 5A ist eine

Position des Herstellungsverfahrens gezeigt, bei dem ein wie oben beschriebener Halbleiterchip 1 mit einer strukturierten Metallschicht bereitgestellt wird. Auch auf dem Träger 3 ist eine strukturierte Metallschicht aufgebracht. Die von dem Halbleiterchip 1 beziehungsweise dem Träger 3 abgewandten Seiten der strukturierten Metallschichten sind über ein chemomechanisches Verfahren planarisiert . Anschließend wird der Halbleiterchip 1 mit der strukturierten Metallschicht auf die strukturierte Metallschicht des Trägers 3 aufgebracht, wobei es zu einem Waferbonden beziehungsweise Ansprengen kommt. Dadurch kommt es zur Ausbildung eines

Verbindungselements 2, wodurch der Halbleiterchip 1 und der Träger 3 dauerhaft miteinander verbunden werden. Das

Verbindungselement 2 weist im Bereich, in dem die beiden strukturierten Metallschichten aufeinander gelegt sind, zum Beispiel eine Grenzfläche mit einer erhöhten Defektdichte auf.

Das Herstellungsverfahren, insbesondere das Verfahren der Figur 5, wird im Folgenden anhand von drei konkreten

Ausführungsbeispielen näher erläutert. Wiederum müssen die im Folgenden angegebenen Zahlenwerte und/oder Parameter dabei zur Durchführung des Verfahrens nicht exakt eingehalten werden, sondern können zum Beispiel mit Abweichungen von +/- 20 % gewählt werden. Im ersten Ausführungsbeispiel sind die auf dem Träger 3 und auf dem Halbleiterchip 1 aufgebrachten strukturierten

Metallschichten aus Cu gebildet und weisen chemomechanisch planarisierte Oberflächen auf. Der Halbleiterchip 1 und der Träger 3 werden im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen beim Kontakt zum

Ansprengen. Beim anschließenden Auslagern bei milden

Temperaturen, von zum Beispiel 500 K für 90 Minuten,

entstehen metallische Bindungen zwischen den strukturierten Metallschichten. Ein eventuell ausgebildetes Oberflächenoxid auf den beiden strukturierten Metallschichten verteilt sich dabei, so dass an der Grenzfläche zwischen den beiden

strukturierten Metallschichten keine den Strom -oder

Wärmetransport behinderten Oxidschichten verbleiben.

Im zweiten Ausführungsbeispiel wird wiederum auf dem Träger 3 und dem Halbleiterchip 1 jeweils eine strukturierte

Metallschicht mit chemomechanisch planarisierter Oberfläche aufgebracht. Der Halbleiterchip 1 und der Träger 3 werden im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen beim Kontakt zum Ansprengen und

metallische Bindungen formen sich selbständig aus. Der einzelne Halbleiterchip 1 hat dabei eine Größe von circa 2,1 mm x 6 mm und weist circa 3064 Pixel auf.

Die Verbindungsschicht 22 ist, anders als in den Figuren 5 dargestellt, elektrisch von dem Halbleiterchip 1 isoliert. Als gemeinsame Kathode des Halbleiterchips 1 werden 36 zweite Durchkontaktierungen 25 verwendet, die als n-Kontakte dienen. Diese sind am Rand der Verbindungsschicht 22 angeordnet und nicht vollständig von der Verbindungsschicht 22 umgeben. Die p-Kontakte, vorliegend also die ersten Durchkontaktierungen 23, haben einen Durchmesser von circa 25 ym, die Isolationsbereiche 24 um die ersten Durchkontaktierungen 23 sind circa 30 ym breit. Insgesamt ist die Aussparung

innerhalb der Verbindungsschicht 22 für jede erste

Durchkontaktierung 23 also circa 80 ym breit.

Die zweiten Durchkontaktierungen 25 sind als Kombination aus Halbkreisen mit 18 ym Halbkreisdurchmesser und Rechtecken mit Seitenlängen von 18 ym am Rand des Verbindungselements 2 untergebracht. Außenherum sind die zweiten

Durchkontaktierungen 25 vollständig von einem circa 15 ym breiten Isolationsbereich 24 umgeben.

Im dritten Ausführungsbeispiel wird ein pixelierter

Halbleiterchip 1 auf AlGalnN-Basis bereitgestellt, der ein Saphir-Aufwachssubstrat 140 aufweist. Sowohl auf dem

Halbleiterchip 1 als auch auf dem Träger 3 wird jeweils eine strukturierte Metallschicht aus Gold aufgebracht. Nach chemomechanischer Planarisierung und Entfernen aller

Oberflächenabsorbate werden der Halbleiterchip 1 und der Träger 3 jeweils im Scheibenverbund aufeinander justiert. Die planarisierten Oberflächen führen über Kontakt zum Ansprengen und metallische Bindungen formen sich selbständig aus. Der einzelne Halbleiterchip 1 hat dabei eine Größe von circa 2 mm x 6 mm.

Die Verbindungsschicht 22 ist, anders als in den Figuren 5 dargestellt, elektrisch von dem Halbleiterchip 1 isoliert. Jedes der 3064 Bildpunkte 10 des Halbleiterchips 1 wird individuell mit einem p-Kontakt (erste Durchkontaktierung 23) und einem n-Kontakt (zweite Durchkontaktierung 25)

angeschlossen. Dazu ist jedem Bildpunkt 10 ein kreisförmiges Loch mit 80 ym Durchmesser innerhalb der Verbindungsschicht 22 zugeordnet. In jedem Loch sind eine erste Durchkontaktierung 23 und eine zweite Durchkontaktierung 25 angeordnet. Die ersten 23 und zweiten Durchkontaktierungen 25 haben jeweils eine elliptische Querschnittsform mit 12,5 ym und 25 ym langen Halbachsen.

Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den

Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Bezugs zeichenliste

1 Halbleiterchip

2 metallisches Verbindungselement

3 Träger/Aktivmatrixelement

4 GreifWerkzeug

10 Bildpunkt/Pixel

11 Halbleiterschichtenfolge

12 aktive Schicht

13 erstes Kontaktelement des Halbleiterchips 1

14 Strahlungsaustrittsfläche

15 zweites Kontaktelement des Halbleiterchips 1

16 erste Schicht der Halbleiterschichtenfolge 11

17 zweite Schicht der Halbleiterschichtenfolge 11 18 Montageseite des Halbleiterchips 1

19 Isolationsschicht

20 Oberseite des Verbindungselements 2

21 Unterseite des Verbindungselements 2

22 metallische Verbindungsschicht

23 erste Durchkontaktierung

24 Isolationsbereich

25 zweite Durchkontaktierung

30 Schalter

33 erstes Kontaktelement des Trägers 3

35 zweites Kontaktelement des Trägers 3

100 optoelektronisches Bauelement

140 Aufwachssubstrat