Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING AN OPTOELECTRONIC SEMICONDUCTOR CHIP
Document Type and Number:
WIPO Patent Application WO/2014/072410
Kind Code:
A1
Abstract:
In at least one embodiment, the optoelectronic semiconductor chip (1) comprises a semiconductor layer sequence (3) having an n-conducting layer (31), a p-conducting layer (33) and an active zone (33) arranged therebetween. The semiconductor layer sequence (3) is arranged on a carrier (2). A first electrode (4) is designed for making contact with the n-conducting layer (31) and a second electrode (5) is designed for making contact with the p-conducting layer (33). An electrical contact location (6) for externally making electrical contact with the second electrode (5) is situated, as seen in plan view alongside the active zone (32) and on the same side of the carrier (2) as the semiconductor layer sequence (3). The first electrode (4) has a planar first region (41) and at least one island-shaped second region (42). The at least one island-shaped second region (42) extends right into the n-conducting layer (31). The second electrode (5) comprises as current-carrying layer a silver layer (51), which is situated between the planar first region (41) and the semiconductor layer sequence (3) and which is a mirror. A quotient of an average thickness of the silver layer (51) and an average edge length of the semiconductor layer sequence (3) is at least 2.5 x 10-4 and the average thickness is at least 80 nm.

Inventors:
PFEUFFER ALEXANDER F (DE)
HÖPPEL LUTZ (DE)
SCHOLZ DOMINIK (DE)
Application Number:
PCT/EP2013/073277
Publication Date:
May 15, 2014
Filing Date:
November 07, 2013
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
OSRAM OPTO SEMICONDUCTORS GMBH (DE)
International Classes:
H01L33/38
Domestic Patent References:
WO2011120775A12011-10-06
Foreign References:
DE102010009717A12011-09-01
DE102007062046A12009-06-25
DE102011016302A12012-10-11
DE102008011848A12009-09-03
US20100295088A12010-11-25
Other References:
LEI MA: "Comparison of different GaN-Etching Techniques", CS MANTECH CONFERENCE, April 2006 (2006-04-01)
"Highly anisotropic photoenhanced wet etching n-type GaN", APPLIED PHYSICS LETTERS, vol. 71, 1997, pages 2151 - 2153
"Dopant-Selective Photoenhanced Wet Etching of GaN", JOURNAL OF ELECTRONIC MATERIALS, vol. 27, 1998, pages 282 - 287
Attorney, Agent or Firm:
EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH (DE)
Download PDF:
Claims:
Patentansprüche

1. Optoelektronischer Halbleiterchip (1) mit

- einer Halbleiterschichtenfolge (3) mit einer n- leitenden Schicht (31), einer p-leitenden Schicht (33) und einer dazwischen angeordneten aktiven Zone (32),

- einem Träger (2), auf dem die

Halbleiterschichtenfolge (3) angeordnet ist,

- einer ersten Elektrode (4) zur Kontaktierung der n- leitenden Schicht (33) und einer zweiten Elektrode (5) zur Kontaktierung der p-leitenden Schicht (31),

- einer elektrischen Kontaktstelle (6) zur externen elektrischen Kontaktierung der zweiten Elektrode (4), die in Draufsicht gesehen neben der aktiven Zone (32) und an derselben Seite des Trägers (2) wie die

Halbleiterschichtenfolge (3) angeordnet ist,

wobei

- die erste Elektrode (4) einen flächigen ersten

Bereich (41) und mindestens einen inseiförmigen zweiten Bereich (42) aufweist,

- der mindestens eine inselförmige Bereich (42) durch die zweite Elektrode (5) , die p-leitende Schicht (33) und die aktive Zone (32) hindurch bis in die n-leitende Schicht (31) reicht,

- die zweite Elektrode (5) als stromführende Schicht eine Silberschicht (51) umfasst, die sich mindestens zum Teil zwischen dem flächigen ersten Bereich (41) der ersten Elektrode (4) und der Halbleiterschichtenfolge (3) befindet und die ein Spiegel ist, und

- ein Quotient aus einer mittleren Dicke der

Silberschicht (51) und einer mittleren Kantenlänge der Halbleiterschichtenfolge (3) mindestens 2,5 x 10-^ beträgt und die mittlere Dicke nicht weniger als 80 nm beträgt .

Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem sich die Silberschicht (51) durchgehend und zusammenhängend bis unter die Kontaktstelle (6) erstreckt, in Draufsicht gesehen.

Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem sich die p-leitende Schicht (33) bis unter die elektrische Kontaktstelle (6) erstreckt und die

Silberschicht (51) vollständig bedeckt, in Draufsicht gesehen,

sodass die p-leitende Schicht (33) im Bereich der elektrischen Kontaktstelle (6) eine Schutzschicht für die Silberschicht (51) bildet.

Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche,

bei dem die zweite Elektrode (5) eine Deckschicht (52) umfasst ,

wobei sich die Deckschicht (52) unmittelbar an der elektrischen Kontaktstelle (6) befindet und die

Silberschicht (51) elektrisch mit der elektrischen Kontaktstelle (6) verbindet, und

wobei die Deckschicht (52) mindestens eines der nachfolgenden Materialen aufweist oder hieraus besteht Co, Cr, Pt, Ru, Ta, InSnO, TaN, TiN, TiNW, ZnO, Sn02, W. Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem die Deckschicht (52) und die Silberschicht (51) nicht überlappen, in Draufsicht gesehen.

Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche,

bei dem die zweite Elektrode (5) gemittelt über die Halbleiterschichtenfolge (3) frei ist von einer

Schicht, die einen Gewichtsanteil von Gold von

wenigstens 10 % aufweist,

wobei die Silberschicht (51) diejenige sich zwischen dem Träger (2) und der Halbleiterschichtenfolge (3) befindliche Schicht der zweiten Elektrode (5) ist, die den geringsten elektrischen Widerstand und die größte Dicke aufweist,

sodass ein Anteil der Silberschicht (51) an einer

Stromverteilung in der zweiten Elektrode (5) über die Halbleiterschichtenfolge (3) hinweg mindestens 90 % beträgt .

Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem eine mittlere Dicke der Deckschicht (52) höchstens 50 % der mittleren Dicke der Silberschicht (51) beträgt,

wobei sich die Silberschicht (51) bis unter die

Deckschicht (52) erstreckt, in Draufsicht gesehen.

Optoelektronischer Halbleiterchip (1) nach zumindest Anspruch 4,

bei dem sich die Deckschicht (52) teilweise zwischen die Halbleiterschichtenfolge (3) und den Silberspiegel (51) erstreckt,

wobei ein Flächenanteil der Halbleiterschichtenfolge (3), der in Draufsicht gesehen an die Deckschicht (52) grenzt, höchstens 5 % beträgt.

Optoelektronischer Halbleiterchip (1) nach zumindest Anspruch 4,

bei dem sich die Deckschicht (52) zum Teil an einer der Halbleiterschichtenfolge (3) abgewandten Seite der Silberschicht (51) befindet.

Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem die n-leitende Schicht (31) und die aktive Zone (32) an der elektrischen Kontaktstelle (6) vollständig entfernt sind, in Draufsicht gesehen, und die p- leitende Schicht (33) zwischen der elektrischen

Kontaktstelle (6) und der Silberschicht (51)

vollständig oder teilweise erhalten ist.

Optoelektronischer Halbleiterchip (1) nach dem

vorhergehenden Anspruch,

bei dem die p-leitende Schicht (33) an der elektrischen Kontaktstelle (6) umdotiert ist, sodass die p-leitende Schicht (33) an der elektrischen Kontaktstelle (6) einen n-leitenden Teilbereich (36) zwischen der

elektrischen Kontaktstelle (6) und der Silberschicht (51) aufweist,

wobei der n-leitende Teilbereich (36) von einem

elektrisch isolierenden Gebiet (36a) ringsum umgeben ist . Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche,

bei dem sich zwischen dem flächigen ersten Bereich (41) der ersten Elektrode (4) und der Silberschicht (51) eine elektrische Isolierschicht (71) und eine

HaftvermittlungsSchicht befinden,

wobei der flächige erste Bereich (41) eine Lotschicht ist, über die die Halbleiterschichtenfolge (3)

mechanisch und thermisch mit dem Träger (2) verbunden ist .

Optoelektronischer Halbleiterchip (1) nach einem der vorhergehenden Ansprüche,

bei dem sich die Silberschicht (51) und die elektrische Kontaktstelle (6) in einer gemeinsamen Ebene parallel zur aktiven Zone (32) befinden,

wobei sich die Deckschicht (52) näher an dem Träger (2) befindet als die elektrischen Kontaktstelle (6) und die Silberschicht (51).

Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) nach einem der vorhergehenden

Ansprüche mit den Schritten:

A) Aufwachsen der Halbleiterschichtenfolge (3) auf ein Aufwachssubstrat ,

B) Aufbringen der Silberschicht (51) auf die dem

Aufwachssubstrat abgewandte p-leitende Schicht (33) ,

C) Erzeugen der inseiförmigen zweiten Bereiche (42) der zweiten Elektrode (4),

D) Anbringen des Trägers (2) an der

Halbleiterschichtenfolge (3) ,

E) Entfernen des Aufwachssubstrats , und

F) zumindest teilweises Entfernen der Halbleiterschichtenfolge (3) in einem für die

elektrische Kontaktstelle (6) vorgesehenen Gebiet.

15. Verfahren nach dem vorhergehenden Anspruch,

bei dem im Schritt F) die Halbleiterschichtenfolge (3) bis hin zur p-leitenden Schicht (33) , von einer dem

Träger (2) abgewandten Seite her, mit einem

hinsichtlich eines Leitfähigkeitstyps selektiven

Ätzprozess entfernt wird.

Description:
Beschreibung

Optoelektronischer Halbleiterchip und Verfahren zur

Herstellung eines optoelektronischen Halbleiterchips

Es wird ein optoelektronischer Halbleiterchip angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines solchen Halbleiterchips angegeben. Die Druckschrift WO 2011/120775 AI betrifft einen

optoelektronischen Halbleiterchip .

Eine zu lösende Aufgabe besteht darin, einen

optoelektronischen Halbleiterchip mit einer effizient herstellbaren StromaufWeitungsschicht anzugeben.

Diese Aufgabe wird unter anderem durch einen Halbleiterchip und durch ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Ansprüche.

Gemäß zumindest einer Ausführungsform ist der

optoelektronische Halbleiterchip dazu eingerichtet, im Betrieb elektromagnetische Strahlung zu erzeugen.

Insbesondere handelt es sich bei dem Halbleiterchip um eine Leuchtdiode. Im Betrieb des Halbleiterchips wird

beispielsweise nahultraviolette Strahlung, sichtbares Licht oder nahinfrarote Strahlung erzeugt. Gemäß zumindest einer Ausführungsform weist der

Halbleiterchip eine Halbleiterschichtenfolge auf. Die

Halbleiterschichtenfolge beinhaltet eine n-leitende Schicht sowie eine p-leitende Schicht. Zwischen der n-leitenden Schicht und der p-leitenden Schicht ist eine aktive Zone angeordnet. In der aktiven Zone wird im Betrieb die Strahlung erzeugt. Die aktive Zone beinhaltet wenigstens einen pn- Übergang und/oder mindestens eine Quantentopfstruktur .

Die Halbleiterschichtenfolge basiert bevorzugt auf einem III- V-Verbindungshalbleitermaterial . Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid- Verbindungshalbleitermaterial wie Al n In ] __ n _ m Ga m N oder um ein Phosphid-Verbindungshalbleitermaterial wie Al n In ] __ n _ m Ga m P oder auch um ein Arsenid-Verbindungshalbleitermaterial wie Al n In ] __ n _ m Ga m As, wobei jeweils 0 ^ n < 1, 0 ^ m < 1 und n + m -S 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also AI, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.

Gemäß zumindest einer Ausführungsform beinhaltet der

Halbleiterchip einen Träger. Die Halbleiterschichtenfolge ist mittelbar oder unmittelbar auf dem Träger angeordnet, wobei sich die p-leitende Schicht bevorzugt näher an dem Träger befindet als die n-leitende Schicht. Beispielsweise ist die Halbleiterschichtenfolge auf den Träger gelötet. Der Träger kann von einem Aufwachssubstrat der bevorzugt epitaktisch gewachsenen Halbleiterschichtenfolge verschieden sein.

Gemäß zumindest einer Ausführungsform weist der

Halbleiterchip eine erste Elektrode auf. Die erste Elektrode ist zur Kontaktierung der n-leitenden Schicht eingerichtet. Die erste Elektrode besteht oder basiert bevorzugt auf einem oder auf mehreren Metallen.

Gemäß zumindest einer Ausführungsform weist der

Halbleiterchip eine zweite Elektrode auf, die zur

Kontaktierung der p-leitenden Schicht eingerichtet ist. Es basiert auch die zweite Elektrode bevorzugt aus einem oder mehreren Metallen oder besteht aus zumindest einem Metall. Gemäß zumindest einer Ausführungsform umfasst der

Halbleiterchip eine elektrische Kontaktstelle, die zur externen elektrischen Kontaktierung der zweiten Elektrode eingerichtet ist. Mit anderen Worten wird der Halbleiterchip über die zweite Elektrode und die elektrische Kontaktstelle extern elektrisch kontaktiert.

Gemäß zumindest einer Ausführungsform befindet sich die elektrische Kontaktstelle, in Draufsicht auf eine

Strahlungshauptseite der Halbleiterschichtenfolge gesehen, neben der aktiven Zone. Die Strahlungshauptseite ist

beispielsweise eine dem Träger abgewandte Hauptseite der Halbleiterschichtenfolge .

Gemäß zumindest einer Ausführungsform ist die elektrische Kontaktstelle an derselben Seite des Trägers wie die

Halbleiterschichtenfolge angeordnet. Mit anderen Worten befindet sich dann der Träger nicht zwischen der

Halbleiterschichtenfolge und der Kontaktstelle. Alternativ hierzu ist es möglich, dass die Kontaktstelle an einer der Halbleiterschichtenfolge gegenüberliegenden Unterseite des Trägers angebracht ist und über eine elektrische

Durchkontaktierung mit der der Halbleiterschichtenfolge zugewandten Seite des Trägers elektrisch in Verbindung steht. Gemäß zumindest einer Ausführungsform weist die erste

Elektrode einen flächigen ersten Bereich und mindestens einen inseiförmigen zweiten Bereich auf. Bevorzugt weist die erste Elektrode eine Vielzahl von inseiförmigen ersten Bereichen auf. Die inseiförmigen Bereiche erstrecken sich

beispielsweise zylinderförmig, pyramidenstumpfförmig, prismenförmig und/oder kegelstumpfförmig von dem flächigen, ersten Bereich weg.

Gemäß zumindest einer Ausführungsform reicht der inselförmige Bereich, ausgehend von dem flächigen ersten Bereich, durch die zweite Elektrode, die p-leitende Schicht und die aktive Zone hindurch bis in die n-leitende Schicht. Die p-leitende Schicht befindet sich hierbei näher an dem Träger und an dem flächigen ersten Bereich als die n-leitende Schicht.

Alternativ hierzu ist es auch möglich, dass die n-leitende und die p-leitende Schicht hinsichtlich ihrer Position vertauscht sind. In diesem Fall ist dann die erste Elektrode bevorzugt geformt wie die zweite Elektrode und umgekehrt.

Gemäß zumindest einer Ausführungsform weist die zweite

Elektrode als stromführende Schicht eine Silberschicht auf. Die Silberschicht ist dazu eingerichtet, die

Halbleiterschichtenfolge zu bestromen und eine

Stromeinprägung in die Halbleiterschichtenfolge in lateraler Richtung, insbesondere in Richtung senkrecht zu einer

Wachstumsrichtung der Halbleiterschichtenfolge, zu erzielen.

Gemäß zumindest einer Ausführungsform beträgt ein Anteil der Silberschicht an einer Stromverteilung in der zweiten

Elektrode gemittelt in lateraler Richtung über die Halbleiterschichtenfolge hinweg mindestens 80 % oder

mindestens 90 % oder mindestens 95 %. Mit anderen Worten ist dann die Silberschicht die für eine laterale Stromaufteilung hauptverantwortliche Schicht und weitere Bestandteile der zweiten Elektrode tragen zu einer Stromverteilung nicht oder nur untergeordnet bei. Beispielsweise ist ein gemittelter Widerstand entlang einer lateralen Richtung der Silberschicht um mindestens einen Faktor 10 gegenüber allen weiteren

Schichten der zweiten Elektrode reduziert.

Gemäß zumindest einer Ausführungsform befindet sich die

Silberschicht teilweise oder vollständig zwischen dem

flächigen Bereich der ersten Elektrode und der

Halbleiterschichtenfolge. Bevorzugt steht die Silberschicht in unmittelbarem Kontakt zu der Halbleiterschichtenfolge. Alternativ hierzu ist es möglich, dass zwischen der

Silberschicht und der Halbleiterschichtenfolge eine Schicht zur Verbesserung eines elektrischen Kontakts angebracht ist, beispielsweise eine dünne Schicht aus einem Metall wie Platin oder eine dünne Schicht aus einem transparenten leitfähigen Oxid. In diesem Fall beträgt ein Abstand zwischen der

Silberschicht und der Halbleiterschichtenfolge bevorzugt höchstens 100 nm oder 10 nm oder 1 nm. Gemäß zumindest einer Ausführungsform ist die Silberschicht als Spiegel für die in der Halbleiterschichtenfolge im

Betrieb erzeugte Strahlung eingerichtet. Beispielsweise weist die Silberschicht für die in der Halbleiterschichtenfolge erzeugte Strahlung eine Reflektivität von mindestens 90 % oder von mindestens 94 % auf. Die Silberschicht reflektiert bevorzugt spiegelnd und nicht diffus. Gemäß zumindest einer Ausführungsform ist die Silberschicht vergleichsweise dick ausgebildet. Dies kann bedeuten, dass ein Quotient aus einer mittleren Dicke der Silberschicht und einer mittleren Kantenlänge oder eines mittleren Durchmessers der Halbleiterschichtenfolge, in Draufsicht gesehen,

mindestens 2,5 x lO-^ oder mindestens 5 x lO-^ oder

mindestens 8 x lO-^ oder mindestens 10 ~ 3 oder mindestens 2 x 10 ~ 3 beträgt. Dies bedeutet beispielsweise, dass bei einer mittleren Kantenlänge von 500 ym die Silberschicht eine mittlere Dicke von mindestens 250 nm aufweist, für den Fall, dass der Quotient mindestens 5 x 10-^ beträgt. Zusätzlich beträgt eine Dicke der Silberschicht bevorzugt zumindest 80 nm oder 150 nm oder 200 nm. In mindestens einer Ausführungsform weist der

optoelektronische Halbleiterchip, der bevorzugt eine

Leuchtdiode ist, eine Halbleiterschichtenfolge mit einer n- leitenden Schicht, einer p-leitenden Schicht und einer dazwischen angeordneten aktiven Zone auf. Die

Halbleiterschichtenfolge ist auf einem Träger angeordnet. Eine erste Elektrode ist zur Kontaktierung der n-leitenden Schicht und eine zweite Elektrode zur Kontaktierung der p- leitenden Schicht eingerichtet. Eine elektrische

Kontaktstelle zur externen elektrischen Kontaktierung der zweiten Elektrode befindet sich, in Draufsicht gesehen, neben der aktiven Zone und an derselben Seite des Trägers wie die Halbleiterschichtenfolge. Die erste Elektrode weist einen flächigen ersten Bereich und mindestens einen inseiförmigen zweiten Bereich auf. Der mindestens eine inselförmige zweite Bereich reicht durch die zweite Elektrode, die p-leitende Schicht und die aktive Zone hindurch bis in die n-leitende Schicht. Die zweite Elektrode umfasst als stromführende

Schicht eine Silberschicht, die sich mindestens zum Teil zwischen dem flächigen ersten Bereich der ersten Elektrode und der Halbleiterschichtenfolge befindet und die ein Spiegel ist. Ein Quotient aus einer mittleren Dicke der Silberschicht und einer mittleren Kantenlänge der Halbleiterschichtenfolge liegt bei mindestens 2,5 x lO-^ unc } b e i mindestens 80 nm.

Halbleiterchips wie Leuchtdiodenchips benötigen zu einer gleichmäßigen Stromeinprägung eine hinreichend leitfähige Schicht für die zweite Elektrode, insbesondere falls sich die zweite Elektrode zwischen der ersten Elektrode und der

Halbleiterschichtenfolge befindet. Als Material für die

Stromaufweitungsschicht findet oft Gold Verwendung. Gold ist jedoch vergleichsweise teuer. Bei Beibehaltung einer

vergleichsweise geringen, technisch sinnvoll realisierbaren Schichtdicke der Stromaufweitungsschicht ist eine

Materialauswahl begrenzt. Kupfer eignet sich insbesondere aufgrund einer möglichen Querkontamination nur bedingt. Bei Silber besteht herkömmlicherweise eine Migrationsgefahr unter der Einwirkung von Feuchte. Aluminium kann ebenfalls unter der Einwirkung von Feuchte korrodieren. Speziell aus diesen Gründen wird oft eine Goldschicht zur Stromaufweitung

verwendet. Diese Stromaufweitungsschicht kann auch als

Kapselung eines Silberspiegels eingesetzt werden. Bei

Verwendung einer Goldschicht ist jedoch zwischen dem

Silberspiegel und der Goldschicht eine Diffusionsbarriere vorzusehen, um ein Vermischen der beiden Schichten zu

verhindern. Dies stellt eine weitere Limitation der Wahl der Materialien und der Abfolge der einzelnen Schichten der zweiten Elektrode dar.

Bei dem angegebenen optoelektronischen Halbleiterchip wird der Silberspiegel mit einer deutlich größeren Dicke gefertigt als für eine optische Wirkung notwendig und dient als stromführende Schicht. Hierdurch ist, speziell im Vergleich zu einer Goldschicht als stromführende Schicht, eine

Kostenersparnis erzielbar. Insbesondere durch die Position der Silberschicht und durch eine Ausformung der

Halbleiterschichtenfolge und der elektrischen Kontaktstelle zur Kontaktierung der zweiten Elektrode ist eine Verkapselung der feuchteempfindlichen Silberschicht erreichbar.

Gemäß zumindest einer Ausführungsform erstreckt sich die Silberschicht durchgehend und zusammenhängend bis unter die Kontaktstelle. Mit anderen Worten überragt dann die

Silberschicht die aktive Zone mindestens oder nur im Bereich der Kontaktstelle, in Draufsicht auf die Strahlungshauptseite gesehen. Die Silberschicht ist dann nicht auf die aktive Zone beschränkt, in Draufsicht gesehen.

Gemäß zumindest einer Ausführungsform ist die zweite

Elektrode gemittelt über die Halbleiterschichtenfolge hinweg frei von einer Schicht, die einen Gewichtsanteil von Gold von wenigstens 10 % oder 1 % aufweist. Die zweite Elektrode kann frei oder im Wesentlichen frei von Gold sein.

Gemäß zumindest einer Ausführungsform umfasst die zweite Elektrode eine Deckschicht. Die Deckschicht befindet sich bevorzugt unmittelbar an der Kontaktstelle und/oder an der

Silberschicht. Die Silberschicht ist mittels der Deckschicht elektrisch mit der Kontaktstelle zur Kontaktierung der zweiten Elektrode verbunden. Gemäß zumindest einer Ausführungsform umfasst die Deckschicht eines oder mehrere der nachfolgenden Materialien oder besteht aus einem oder mehreren dieser Materialien: Chrom, Kobalt, Platin, Ruthenium, Tantal, Indiumzinnoxid, Tantalnitrid, Titannitrid, Titanwolframnitrid, Zinkoxid, Zinnoxid, Wolfram. Durch die Verwendung solcher Materialien für die Deckschicht ist eine effiziente Verkapselung der Silberschicht erzielbar. Es ist möglich, dass die Deckschicht aus genau einer Schicht mit konstanter Materialzusammensetzung geformt ist oder dass die Deckschicht einen Schichtenstapel aufweist.

Gemäß zumindest einer Ausführungsform liegt eine mittlere Dicke der Deckschicht bei höchstens 100 % oder bei höchstens 50 % oder bei höchstens 25 % oder bei höchstens 10 % oder bei höchstens 5 % der mittleren Dicke der Silberschicht. Es ist die Deckschicht dann, im Vergleich zur Silberschicht, dünn.

Gemäß zumindest einer Ausführungsform erstreckt sich die Silberschicht bis unter die Deckschicht, in Draufsicht auf die Strahlungshauptseite gesehen. Es befindet sich dann die Deckschicht teilweise oder vollständig zwischen der

elektrischen Kontaktstelle und der Silberschicht. Gemäß zumindest einer Ausführungsform erstreckt sich die

Deckschicht teilweise zwischen die Halbleiterschichtenfolge und den Silberspiegel. Es ist möglich, dass die Deckschicht die Halbleiterschichtenfolge stellenweise berührt oder einen Abstand zur Halbleiterschichtenfolge von höchstens 10 nm oder von höchstens 1 nm aufweist.

Gemäß zumindest einer Ausführungsform ist die Deckschicht auf einen Bereich neben der aktiven Zone und/oder neben der

Halbleiterschichtenfolge beschränkt, in Draufsicht auf die Strahlungshauptseite gesehen. Es überlappen dann die

Halbleiterschichtenfolge und die Deckschicht nicht, in

Draufsicht gesehen. Gemäß zumindest einer Ausführungsform liegt ein Flächenanteil der Halbleiterschichtenfolge, der in Draufsicht gesehen die Deckschicht überdeckt, bei höchstens 5 % oder 2 %, bezogen auf die Fläche der Halbleiterschichtenfolge und/oder der aktiven Zone.

Gemäß zumindest einer Ausführungsform befindet sich die

Deckschicht zum Teil an einer der Halbleiterschichtenfolge abgewandten Seite der Silberschicht. Es liegt dann die

Silberschicht mit anderen Worten zum Teil zwischen der

Deckschicht und der Halbleiterschichtenfolge. Bevorzugt bedeckt die Deckschicht nur einen kleinen Teil einer der Halbleiterschichtenfolge abgewandten Seite der Silberschicht, beispielsweise höchstens 10 % oder höchstens 2 %.

Gemäß zumindest einer Ausführungsform überlappen die

Deckschicht und die Silberschicht, in Draufsicht auf die Strahlungshauptseite gesehen, nicht. Es berühren sich dann die Deckschicht und die Silberschicht nur in einer Richtung senkrecht zu einer Wachstumsrichtung der

Halbleiterschichtenfolge, also in lateraler Richtung.

Gemäß zumindest einer Ausführungsform erstreckt sich die p- leitende Schicht bis unter die elektrische Kontaktstelle, in Draufsicht gesehen. Es befindet sich dann die p-leitende

Schicht stellenweise zwischen der elektrischen Kontaktstelle und der zweiten Elektrode. Insbesondere überdeckt die p- leitende Schicht die Silberschicht vollständig, in Draufsicht gesehen. Es weist die p-leitende Schicht bevorzugt größere laterale Abmessungen auf als die aktive Zone.

Gemäß zumindest einer Ausführungsform stellt die p-leitende Schicht im Bereich der elektrischen Kontaktstelle eine Schutzschicht für die Silberschicht dar. Mit anderen Worten ist dann ein Korrosionsschutz der Silberschicht, insbesondere ein Schutz vor Feuchtigkeit, durch die

Halbleiterschichtenfolge selbst realisiert.

Gemäß zumindest einer Ausführungsform sind die n-leitende Schicht und die aktive Zone an der elektrischen Kontaktstelle vollständig entfernt, in Draufsicht auf die

Strahlungshauptseite gesehen. Die p-leitende Schicht zwischen der elektrischen Kontaktstelle und der Silberschicht ist bevorzugt vollständig oder teilweise erhalten.

Gemäß zumindest einer Ausführungsform ist die p-leitende Schicht an der elektrischen Kontaktstelle umdotiert. Durch die Umdotierung weist die p-leitende Schicht einen n- leitenden Teilbereich auf. Dieser Teilbereich ist zwischen der elektrischen Kontaktstelle und der Silberschicht

angeordnet und kann sowohl mit der elektrischen Kontaktstelle als auch mit der Silberschicht in unmittelbarem physischem Kontakt stehen. Der Teilbereich kann vollständig oder

teilweise von der elektrischen Kontaktstelle überdeckt sein.

Gemäß zumindest einer Ausführungsform befindet sich zwischen dem flächigen ersten Bereich der ersten Elektrode und der Silberschicht der zweiten Elektrode eine elektrische

Isolierschicht und/oder eine Haftvermittlungsschicht. Bei der elektrischen Isolierschicht handelt es sich beispielsweise um eine Schicht aus einem Siliziumoxid, einem Siliziumnitrid oder einem Aluminiumoxid. Die Haftvermittlungsschicht umfasst eines oder mehrere der nachfolgend genannten Materialien oder besteht hieraus: Chrom, Indiumzinnoxid, Titan, Zinkoxid. Eine Dicke der Haftvermittlungsschicht liegt bevorzugt bei höchstens 100 nm oder bei höchstens 20 nm oder bei höchstens 5 nm. Die Isolierschicht weist zum Beispiel eine Dicke von mindestens 25 nm oder von mindestens 100 nm und/oder von höchstens 500 nm oder von höchstens 2000 nm auf. Gemäß zumindest einer Ausführungsform ist der flächige erste Bereich der ersten Elektrode durch eine Lotschicht oder durch eine lötbare Schicht gebildet.

Gemäß zumindest einer Ausführungsform ist die

Halbleiterschichtenfolge über den flächigen ersten Bereich der ersten Elektrode mechanisch und/oder thermisch mit dem Träger verbunden. Ein thermischer Widerstand der Schichten zwischen dem flächigen ersten Bereich und der

Halbleiterschichtenfolge ist bevorzugt nur gering ausgeprägt. Bei dem Träger kann es sich um einen elektrisch leitfähigen Träger handeln.

Gemäß zumindest einer Ausführungsform befinden sich die

Silberschicht und die elektrische Kontaktstelle in einer gemeinsamen Ebene parallel zur aktiven Zone. Es ist möglich, dass die Kontaktstelle die Silberschicht nicht überragt, in Richtung weg von dem Träger. Alternativ oder zusätzlich befindet sich die Deckschicht näher an dem Träger als die elektrischen Kontaktstelle und/oder die Silberschicht.

Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben, angegeben. Merkmale des Verfahrens sind daher auch für den Halbleiterchip offenbart und umgekehrt.

In mindestens einer Ausführungsform umfasst das Verfahren mindestens die folgenden Schritte: A) Aufwachsen der Halbleiterschichtenfolge auf ein AufwachsSubstrat ,

B) Aufbringen der Silberschicht auf die dem Aufwachssubstrat abgewandte p-leitende Schicht,

C) Erzeugen der inseiförmigen zweiten Bereiche der zweiten Elektrode, insbesondere umfassend ein Ätzen der

Halbleiterschichtenfolge,

D) Anbringen des Trägers an der Halbleiterschichtenfolge, beispielsweise durch ein Löten oder durch ein Bonden,

E) Entfernen des Aufwachssubstrats , beispielsweise durch ein Laserabhebeverfahren oder durch einen mechanischen oder chemischen Prozess, und

F) zumindest teilweises Entfernen der

Halbleiterschichtenfolge in einem für die elektrische

Kontaktstelle vorgesehenen Gebiet.

Die einzelnen Verfahrensschritte werden bevorzugt in der angegebenen Reihenfolge durchgeführt. Soweit technisch möglich kann aber alternativ hierzu auch eine abweichende Reihenfolge Anwendung finden.

Gemäß zumindest einer Ausführungsform wird im Schritt F) die Halbleiterschichtenfolge bis hin zur p-leitenden Schicht, von einer dem Träger abgewandten Seite her, entfernt.

Insbesondere bleibt die p-leitende Schicht vollständig erhalten, mit einer Toleranz von beispielsweise höchstens 10 % oder höchstens 5 % der ursprünglichen Dicke der p- leitenden Schicht. Das teilweise Entfernen der

Halbleiterschichtenfolge erfolgt etwa mit einem Ätzprozess, der hinsichtlich eines Leitfähigkeitstyps selektiv ist.

Nachfolgend wird ein hier beschriebener optoelektronischer Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.

Es zeigen:

Figuren 1 bis 9 und 11 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips, und

Figur 10 eine schematische Schnittdarstellung einer

Abwandlung eines Halbleiterchips.

In Figur 1 ist in einer Schnittdarstellung ein

Ausführungsbeispiel eines optoelektronischen Halbleiterchips 1 gezeigt. Der Halbleiterchip 1 weist eine

Halbleiterschichtenfolge 3 auf. Die Halbleiterschichtenfolge 3 umfasst eine n-leitende Schicht 31, eine p-leitende Schicht 33 sowie eine dazwischen liegende aktive Zone 32.

Unmittelbar an der p-leitenden Schicht 33 befindet sich eine zweite Elektrode 5. Die zweite Elektrode 5 beinhaltet eine Silberschicht 51, die zu einer lateralen Stromverteilung eingerichtet ist und die eine vergleichsweise große Dicke aufweist. Weiterhin weist die zweite Elektrode 5 eine

Deckschicht 52 auf. Im Vergleich zur Silberschicht 51 ist die Deckschicht 52 dünn ausgebildet.

Zwischen einem Träger 2, der eine Trägeroberseite 20 aufweist und der den Halbleiterchip 1 mechanisch stabilisiert und trägt, und der zweiten Elektrode 5 befindet sich eine erste Elektrode 4. Es weist die erste Elektrode 4 einen flächigen ersten Bereich 41 sowie einen inseiförmigen zweiten Bereich 42 auf. Ausgehend von dem ersten Bereich 41 erstreckt sich der zweite Bereich 42 durch die Silberschicht 51, die p- leitende Schicht 33 und die aktive Zone 32 hindurch bis in die n-leitende Schicht 31. Abweichend von der Darstellung weist der Halbleiterchip 1 bevorzugt eine Vielzahl der Inseln 42 auf. Ein Stromfluss erfolgt somit über den ersten Bereich 41, den zweiten Bereich 42 und durch die

Halbleiterschichtenfolge 3 hindurch zu der zweiten Elektrode 5.

An der Deckschicht 52 der zweiten Elektrode 5 ist eine elektrische Kontaktstelle 6 ausgebildet. Bei der elektrischen Kontaktstelle 6 handelt es sich beispielsweise um ein Bondpad zur externen elektrischen Kontaktierung des Halbleiterchips 1. Eine weitere elektrische Kontaktstelle zur Kontaktierung der ersten Elektrode 4 ist in den Figuren zur Vereinfachung der Darstellung jeweils nicht gezeichnet. Eine solche weitere Kontaktstelle befindet sich beispielsweise an einer der

Halbleiterschichtenfolge 3 abgewandten Seite des Trägers 3 oder an derselben Seite des Trägers 2 wie die Kontaktstelle 6. Wie bevorzugt auch in allen anderen Ausführungsbeispielen ist an einer dem Träger 2 abgewandten Strahlungshauptseite 80 der Halbleiterschichtenfolge 3 eine Aufrauung 8 zur Verbesserung einer Lichtauskopplung angebracht. Der Strahlungshauptseite 80 kann, anders als gezeichnet, ein Konversionsmittel zur zumindest teilweisen Umwandlung von in der aktiven Zone 32 erzeugter Strahlung in eine Strahlung anderer Wellenlängen nachgeordnet sein oder auch zumindest ein optisches Element. Die erste Elektrode 4 und die zweite Elektrode 5 sind durch eine elektrische Isolierschicht 71 voneinander isoliert. An der Strahlungshauptseite 80, an Flanken der

Halbleiterschichtenfolge 3 und optional auch an freiliegenden Bereichen der elektrischen Isolierschicht 71 ist bevorzugt eine weitere elektrische Isolierschicht 72 angebracht. Zudem befindet sich optional, wie auch in allen anderen

Ausführungsbeispielen, zwischen der Silberschicht 51 und der Isolierschicht 71 eine nicht dargestellte

Haftvermittlungsschicht.

Beim Ausführungsbeispiel gemäß Figur 1 erstreckt sich die zweite Elektrode 5 in einer näherungsweise gleichen Dicke in lateraler Richtung über die Halbleiterschichtenfolge 3 und die elektrische Kontaktstelle 6 hinweg. Die Silberschicht 51 ist an der Kontaktstelle 6 vollständig lateral und vertikal von der Isolierschicht 71 und der Deckschicht 52 umgeben. Eine Dicke der Deckschicht 52 ist beispielsweise um

mindestens einen Faktor 0,2 oder um mindestens einen Faktor 0,5 oder um mindestens einen Faktor 10 oder um mindestens einen Faktor 100 kleiner als eine mittlere Dicke der

Silberschicht 51.

Der Halbleiterchip 1 wird insbesondere wie folgt hergestellt: Auf einem nicht gezeichneten Aufwachssubstrat wird

durchgehend die Halbleiterschichtenfolge 3 aufgewachsen.

Anschließend wird die Deckschicht 52 bevorzugt lokal

aufgebracht und nachfolgend die Silberschicht 51,

insbesondere ganzflächig über die Halbleiterschichtenfolge 3 hinweg. Anschließend wird die Silberschicht 51 strukturiert und es werden Ausnehmungen in der Halbleiterschichtenfolge 3 für die inseiförmigen zweiten Bereiche 52 erzeugt. Nachfolgend wird die Isolierschicht 71 aufgebracht und die erste Elektrode 4, 41, 42 geformt. Danach kann der Träger 2 mittels des flächigen ersten Bereichs 41 an der

Halbleiterschichtenfolge 3 befestigt werden. Nachfolgend wird das Aufwachssubstrat entfernt und die

Halbleiterschichtenfolge 3 wird etwa mittels Ätzen

strukturiert, worauf die weitere Isolierschicht 72 angebracht werden kann. Schließlich wird die elektrische Kontaktstelle 6 erzeugt, die beispielsweise Gold, Nickel, Palladium und/oder Zinn enthält.

Beim Ausführungsbeispiel gemäß Figur 2 befindet sich die Deckschicht 52, wie auch beim Ausführungsbeispiel gemäß Figur 1, stellenweise zwischen der Halbleiterschichtenfolge 3 und der Silberschicht 51a, 51b. Ein Teilbereich 51b der

Silberschicht nahe der Kontaktstelle 6 reicht weiter in den flächigen ersten Bereich 41 hinein als verbleibende Bereiche 51a der Silberschicht. Die Silberschicht 51a, 51b und die Deckschicht 52 weisen vergleichbare Dicken auf.

Gemäß Figur 3 wird die Silberschicht 51 bevorzugt vor der Deckschicht 52a, 52b angebracht. Wie auch gemäß Figur 2 überragt die Silberschicht die Halbleiterschichtenfolge 3 in einer lateralen Richtung nicht. Es reicht ein Teilbereich 52a der Deckschicht weiter in den flächigen ersten Bereich 41 hinein als ein Teilbereich 52b der Deckschicht unmittelbar an der Kontaktstelle 6.

Beim Ausführungsbeispiel gemäß Figur 4 überlappen die

Deckschicht 52 und die Silberschicht 51 in einer lateralen Richtung nicht. Es ist möglich, dass die Deckschicht 52 und die Silberschicht 51 eine gleiche oder eine in etwa gleiche Dicke aufweisen. Anders als dargestellt kann die Deckschicht 52 auch dünner als die Silberschicht 51 ausgeformt sein.

Beim Ausführungsbeispiel gemäß Figur 5 ist die

Halbleiterschichtenfolge 3 im Bereich der Kontaktstelle 6 nicht vollständig entfernt, so dass die p-leitende Schicht 33 teilweise erhalten ist. Die p-leitende Schicht 33 überdeckt die Silberschicht 51 bevorzugt vollständig, so dass ein

Korrosionsschutz der Silberschicht 51 durch die p-leitende Schicht 33 erzielbar ist. Eine Dicke der p-leitenden Schicht 33 zwischen der Kontaktstelle 6 und der Silberschicht 51 liegt beispielsweise bei mindestens 100 nm oder bei

mindestens 250 nm oder bei mindestens 500 nm. Die Halbleiterschichtenfolge 3 ist bis in die p-leitende Schicht 33 nasschemisch oder trockenchemisch ätzbar. Eine Endpunkterkennung eines Ätzprozesses erfolgt bevorzugt optisch, insbesondere mit Fotolumineszenz anhand der aktiven Zone 32. Bei einem unselektiven Ätzprozess ist dann durch ein Verschwinden der Fotolumineszenz der aktiven Zone 32

erkennbar, wenn die p-leitende Schicht 33 freigelegt ist.

Ein Ätzen der Halbleiterschichtenfolge 3 erfolgt zum

Beispiel, wie in der Druckschrift Lei Ma in CS MANTECH

Conference, April 2006, „Comparison of different GaN-Etching Techniques", angegeben. Der Offenbarungsgehalt dieser

Druckschrift wird durch Rückbezug aufgenommen.

Beim Ausführungsbeispiel gemäß Figur 6 sind die n-leitende Schicht 31 sowie die aktive Zone 32 durch ein

Leitfähigkeitstyp-selektives Ätzen im Bereich der

Kontaktstelle 6 vollständig entfernt. Hierdurch ist eine große Dicke der p-leitenden Schicht 33 an der Kontaktstelle 6 erzielbar und somit ein besserer Schutz der Silberschicht 51. Ein solches Ätzen erfolgt beispielsweise wie in den

Druckschriften „Highly anisotropic photoenhanced wet etching n-type GaN" in Applied Physics Letters 71, 1997, Seiten 2151 bis 2153 oder wie in „Dopant-Selective Photoenhanced Wet

Etching of GaN" in Journal of Electronic Materials 27, 1998, Seiten 282 bis 287 angegeben, deren Offenbarungsgehalt durch Rückbezug aufgenommen wird. In dem Ausführungsbeispiel, wie in Figur 7 illustriert, ist die p-leitende Schicht 33 unmittelbar zwischen der

Kontaktstelle 6 und der Silberschicht 51 in einem Teilbereich 36 umdotiert. In dem Teilbereich 36 ist die p-leitende

Schicht 33 daher n-leitend. Der Teilbereich 36 ist bevorzugt, etwa mit einer Toleranz von höchstens 25 % oder von höchstens 50 % der Fläche der Kontaktstelle 6, auf die Kontaktstelle 6 beschränkt. Der Teilbereich 36 kann ringsum von p-leitenden Gebieten der p-leitenden Schicht 33 umgeben sein, in

Draufsicht gesehen. Zwischen der p-leitenden Schicht 33 und dem Teilbereich 36 erfolgt bevorzugt kein oder kein

signifikanter Stromfluss, etwa aufgrund eines geringeren Kontaktwiderstands zu der Silberschicht 51 oder aufgrund eines lateralen Dotierstoffprofils . In dem Ausführungsbeispiel, wie in Figur 8 illustriert, ist die p-leitende Schicht 33 vollständig und die n-leitende Schicht 31 zumindest teilweise erhalten. Die n-leitende

Schicht 33 unmittelbar zwischen der Kontaktstelle 6 und der Silberschicht 51 ist in dem Teilbereich 36 umdotiert. In dem Teilbereich 36 ist die n-leitende Schicht 31 daher p-leitend. Die n-leitende Schicht 31 im unmittelbaren Kontakt zu dem Teilbereich 36 ist in einem Gebiet 36a ringsum so verändert, dass dieses Gebiet 36a als elektrischer Isolator wirkt. Der Teilbereich 36 ist bevorzugt etwa mit einer Toleranz von höchstens 25 % oder von höchstens 50 % auf die Fläche der Kontaktstelle 6 beschränkt. Die Silberschicht 51 reicht durchgehend bis unter die Kontaktstelle 6.

Bei einer Herstellung des Halbleiterchips 1 gemäß Figur 9 wird zuerst die Silberschicht 51 auch an der elektrischen Kontaktstelle 6 erzeugt. Dann wird in direktem Kontakt zur Silberschicht 51, in Richtung zu dem Träger 2 hin, lokal begrenzt die Deckschicht 52 ausgeformt. Die Deckschicht 52 wird derart gestaltet, dass sie zumindest die spätere

Kontaktstelle 6 vollständig und einen Teilbereich zur

Halbleiterschichtfolge 3 hin bedeckt. Nach einem

Strukturieren der Halbleiterschichtfolge 3 werden offen liegende Bereiche der Silberschicht 51 selektiv zu einem Material der Deckschicht 52 entfernt, sodass an der

Kontaktstelle 6 die Deckschicht 52 freigelegt wird. Dann wird die Silberschicht 51 mit der Isolierschicht 72 gekapselt. Für eine elektrische Kontaktierung zwischen der Silberschicht 51 und der Deckschicht 52 ist ein geringer lateraler Überlapp notwendig. An der späteren Kontaktstelle 6 wird die

Isolierschicht 72 dann entfernt und die elektrische

Kontaktstelle 6 wird erzeugt. Die Deckschicht 52 und die Silberschicht 51 weisen näherungsweise gleiche Dicken auf.

In Figur 10 ist eine Abwandlung des Halbleiterchips

illustriert. Die Silberschicht 51 ist hierbei nur

vergleichsweise dünn ausgeprägt. Eine Stromaufweitung in lateraler Richtung erfolgt über eine Stromverteilungsschicht 56 aus Gold. Zwischen der Stromverteilungsschicht 56 und der Silberschicht 51 befindet sich eine nicht gezeichnete

Diffusionsbarriere. Durch die Verwendung der dickeren

Silberschicht 51 gemäß der Figuren 1 bis 7 und durch die Deckschicht 52 und/oder die p-leitende Schicht 33 an der Kontaktstelle 6 ist ein Aufbau der zweiten Elektrode 5 vereinfachbar und eine Kostenersparnis hinsichtlich des Materials der Stromverteilungsschicht 51 ist erzielbar.

In Figur 11 ist ein weiteres Ausführungsbeispiel des

Halbleiterchips 1 in einer schematischen Schnittdarstellung gezeigt. Die äußeren, sich am weitersten vom Substrat 2 entfernt befindlichen Isolierschichten 71a, 71b weisen optional unterschiedliche Dicken auf, wie auch in allen anderen Ausführungsbeispielen möglich. Dabei reicht die

Isolierschicht 71b, vom Substrat 2 her, zum Beispiel nur bis an die Halbleiterschichtenfolge 3 und begrenzt damit den Silberschicht 51 lateral.

Bei der Herstellung des Halbleiterchips 1 gemäß Figur 11 wird zunächst die Silberschicht 51 an der Halbleiterschichtenfolge 3 angebracht. Nachfolgend wird die in Richtung vom Substrat 2 weg obere Isolierschicht 72a aufgebracht und strukturiert. Dabei weist die obere Isolierschicht 72a dieselbe oder eine ähnliche Dicke auf wie die Deckschicht 52, die in Draufsicht gesehen mit der Silberschicht 51 überlappt. Danach wird die sich näher am Substrat 2 befindliche, untere Isolierschicht 72b aufgebracht. Durch diese Aufteilung in die obere

Isolierschicht 72a und in die untere Isolierschicht 72b ist eine Planarisierung in Richtung hin zum Substrat 2

erreichbar .

Die Halbleiterschichtenfolge 3 wird anschließend mittels des flächigen Bereichs 41, insbesondere gebildet durch ein Lot, an dem Substrat 2 befestigt. Die hier beschriebene Erfindung ist nicht durch die

Beschreibung anhand der Ausführungsbeispiele beschränkt.

Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 110 775.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.