本发明涉及集成电路（IC, Integrated Circuit )技术领域， 尤其涉及一 种具有双重过流点的电源模块和供电系统。 背景技术

由于目前通讯专用的大型 IC, 如中央处理器（ CPU, Central Processing Unit ), 数字信号处理（DSP, Digital Signal Processor )等器件的晶体管数量 越来越多， 由晶体管数量决定的芯片供电电压 （VCC )和地（GND )之间 的等效阻抗也越来越小， 部分芯片甚至可以达到 1 欧姆（Ω )左右； 器件 电源和地之间的寄生电容也越来越大。

另外， 随着器件运行频率的增加， 这些器件所消耗的静态电流以及动 态电流也呈急速上升的趋势， 大型芯片核心 （Core ) 电源的目标阻抗达到 10 毫欧（mO ) 的情况已经比较常见， 为了满足如此低的目标阻抗， 芯片 的去耦电容数量也达到了新高， 比如： 某常用的 DSP芯片要求芯片侧和电 源侧总共要达到 3000微法（ F ) 的电容量。

以上这两个因素造成了在器件上电的一瞬间， 将会有很大的浪涌电流 产生。 而在器件上电过程结束后， 器件所需要的电流却会保持在一个比较 低的水平。 如图 1所示， 图 1为大型 IC芯片上电及正常工作的电流曲线示 意图， 在 T0时间芯片的电压开始爬升， 在 T1时间产生了浪涌电流的峰值 II； 在 T2时间开始加载 IC芯片的配置程序， 所需电流有所增加； 在 T3时 间配置程序加载完成， 芯片开始正常运行， 此时电流需求为 12。 根据工程 经验， II一般会是 12的两倍以上。

为了保证用电芯片的正常上电和工作， 其器件手册（Datasheet )—般 会保守的要求按照较大的浪涌电流值 II来选取电源模块， 而器件正常工作 的电流 12往往在浪涌电流 II的一半以下。 由于电源的体积和成本是和输出 电流（功率）成正比的， 这样就造成了整个系统的空间以及成本的浪费 。

目前的电源模块过流点只有一个固定的值， 而不能做更灵活的配置， 这样在应用过程中就存在很大的限制， 只能按照用电芯片的浪涌电流值 II 来选取电源模块， 这会造成空间和成本的浪费。 比如： 某电源模块， 其最 大输出电流为 30A, 过流点设置为 55A, 在应用该电源模块的过程中如果 用电芯片的浪涌电流达到了 60A, 那么就只有选择更大功率和体积的电源 模块。 发明内容

有鉴于此， 本发明的主要目的在于提供一种电源模块和供 电系统， 以 解决高密度 IC芯片的供电模块成本高、 占用空间大的问题。

为达到上述目的， 本发明的技术方案是这样实现的：

本发明提供了一种电源模块， 包括： 电流检测电阻、 第一比较器、 第 二比较器和比较器输出控制组件， 其中，

所述第一比较器和第二比较器的正输入端分别 连接所述电流检测电阻 的高电位端， 所述第一比较器和第二比较器的负输入端分别 连接所述电流 检测电阻的低电位端， 且所述第一比较器的负输入端插入第一电压基 准， 第二比较器的负输入端插入第二电压基准；

所述第一比较器和第二比较器的输出端分别连 接所述比较器输出控制 组件的输入端。

所述比较器输出控制组件包括： 延时电路、 三态緩沖器和反向三态緩 沖器， 其中，

所述延时电路分别连接所述三态緩沖器和反向 三态緩沖器的控制端， 所述反向三态緩沖器的输入端连接所述第一比 较器的输出端， 所述三态緩 沖器的输入端连接所述第二比较器的输出端。

所述三态緩沖器和反向三态緩沖器的输出端分 别连接所述电源模块供 电的用电芯片。

所述延时电路包括相互连接的计时组件和输出 信号控制组件， 所述输 出信号控制组件的输出端连接所述三态緩沖器 和反向三态緩沖器的控制 端。

本发明还提供了一种供电系统， 该系统包括相互连接的电源模块和用 电芯片， 其中，

所述电源模块包括： 电流检测电阻、 第一比较器、 第二比较器和比较 器输出控制组件， 所述第一比较器和第二比较器的正输入端分别 连接所述 电流检测电阻的高电位端， 所述第一比较器和第二比较器的负输入端分别 连接所述电流检测电阻的低电位端， 且所述第一比较器的负输入端插入第 一电压基准， 第二比较器的负输入端插入第二电压基准； 所述第一比较器 和第二比较器的输出端分别连接所述比较器输 出控制组件的输入端； 所述 比较器输出控制组件的输出端连接所述用电芯 片。

所述比较器输出控制组件包括： 延时电路、 三态緩沖器和反向三态緩 沖器， 其中，

所述延时电路分别连接所述三态緩沖器和反向 三态緩沖器的控制端， 所述反向三态緩沖器的输入端连接所述第一比 较器的输出端， 所述三态緩 沖器的输入端连接所述第二比较器的输出端；

所述三态緩沖器和反向三态緩沖器的输出端分 别连接所述用电芯片。 所述延时电路包括相互连接的计时组件和输出 信号控制组件， 所述输 出信号控制组件的输出端连接所述三态緩沖器 和反向三态緩沖器的控制 端。

本发明所提供的一种电源模块和供电系统， 其电源模块具有双过流点， 在电源模块上电后首先采用较高的过流点进行 过流保护， 在经过一定的保 持时间后， 采用较低的过流点进行过流保护， 这可以有效降低大型 IC芯片 对于电源模块输出电流（或功率） 的要求， 从而降低电子系统中电源模块 所占用的成本和空间。 附图说明

图 1为现有技术中大型 IC芯片上电及正常工作的电流曲线示意图； 图 2为本发明实施例中供电系统的结构示意图；

图 3为本发明实施例中的过流保护示意图；

图 4为本发明实施例中电源模块的结构示意图。 具体实施方式

下面结合附图和具体实施例对本发明的技术方 案进一步详细阐述。 为解决现有技术中高密度 IC芯片的供电模块成本高、 占用空间大的问 题， 本发明旨在使用具有双过流点的电源模块为用 电芯片进行供电， 如图 2 所示，本发明的供电系统包括相互连接的电源 模块 10和用电芯片 20,其中， VCC表示电源输出端， GND表示电源输出的回流路径。 其中， 电源模块 10具有双过流点， 本发明的实施例中用 OC1和 OC2分别表示这两个不同 的过流点， 电源模块 10的内部结构将在后续进行详细说明。

在电源模块 10上电后首先采用较高的过流点 OC1进行过流保护，在经 过一定的保持时间 T后， 则切换到较低的过流点 OC2进行过流保护， 基于 此， 电源模块 10所实现的工作过程具体为：

电源模块 10的输入端上电后， 首先起作用的过流保护点为 OC1 , 此过 流点比 OC2的保护点高， OC1可以设置为 OC2的至少两倍， 或者根据实 际需要进行设置； 设置此过流点的目的是为了容忍用电芯片的浪 涌电流， 使电源模块 10不至于进入过流保护状态； 在经过了一定的保持时间 T后，电源模块 10的过点由 OC1切换为 OC2, OC2, OC2作为通常意义上的电源模块 10的过流点， 起到在电源模块 10 工作过程中进行短路保护的作用。

如图 3所示， 图 3为本发明实施例中的过流保护示意图， 可以看出， 在电源模块 10上电后的开始一段时间内， 过流点设置为 OC1 , 可以容忍用 电芯片的浪涌电流 II ,使电源模块 10在该段时间内不至于进入过流保护状 态； 在经过了一定的保持时间 T后， 过流点设置为 OC2, 用于在电源模块 10工作过程中进行短路保护。

举例说明如下： 现有技术中的某电源模块， 其最大输出电流为 30A, 过流点设置为 55A (即只有一个过流点）； 采用本发明的电源模块， 其具有 双过流点， 其中 OC1设置为 90A, OC2设置为 55A; 则如果用电芯片的浪 涌电流达到了 60A, 那么现有技术中只能选择更大输出电流（或功 率） 的 电源模块（即过流点设置为 55A的电源模块已不再满足要求；)， 而本发明的 上述电源模块， 则仍然满足要求， 无需选取更大输出电流（或功率） 的电 源模块， 这样就有效降低了电源模块在系统中所占的成 本和空间， 同时满 足了用电芯片对于电流的需求。

本发明的电源模块， 其内部结构如图 4所示， 主要包括： 电流检测电 阻 101、 第一比较器 102、 第二比较器 103和比较器输出控制组件。 其中， 电流检测电阻 101上的压降和流过电流检测电阻 101的电流成正比， 第一 比较器 102和第二比较器 103的正输入端分别连接电流检测电阻 101的高 电位端， 第一比较器 102和第二比较器 103的负输入端分别连接电流检测 电阻 101 的低电位端， 且第一比较器 102 的负输入端插入第一电压基准 ( VI ), 第二比较器 103的负输入端插入第二电压基准（V2 ); 第一比较器 102和第二比较器 103的输出端分别连接比较器输出控制组件的输 入端。当 流过电流检测电阻 101的电流逐渐增大， 以至于电流检测电阻 101 两端的 压降大于电压基准的稳压值时， 比较器会输出高电平， 指示有过流发生。 需要说明的是， 电压基准可以采用普通的参考基准， 也可以使用高精 度带隙基准， 插入电压基准的具体方式为： 将参考电压引入比较器的负输 入端即可。

如图 4所示， VI和 V2分别插入到第一比较器 102和第二比较器 103 的负输入端， 通过调整 VI和 V2的电压值， 与电流检测电阻 101的阻值配 合可以设置两个过流点 OC 1和 OC2 , 即：

0C1=V1/R, OC2=V2/R

其中， R表示电流检测电阻 101的阻值。

进一步的， 比较器输出控制组件包括： 延时电路 104、 三态緩沖器

( BUFFER ) 105和反向三态緩沖器 106, 其中， 延时电路 104分别连接三 态緩沖器 105和反向三态緩沖器 106的控制端， 反向三态緩沖器 106的输 入端连接第一比较器 102的输出端， 三态緩沖器 105的输入端连接第二比 较器 103的输出端； 三态緩沖器 105和反向三态緩沖器 106的输出端分别 连接电源模块供电的用电芯片。

较佳的， 延时电路可进一步包括相互连接的计时组件和 输出信号控制 组件（图中未示出）， 所述输出信号控制组件的输出端连接三态緩沖 器 105 和反向三态緩沖器 106的控制端。

当电源模块的输入电压达到欠压保护 （UVLO ) 点时， 延时电路 104 开始计时， 且此时延时电路 104输出为低电平， 这样经过反向三态緩沖器 106使能为高电平， 而经过三态緩沖器 105使能为低电平； 此时， 第一比较 器 102 的输出信号可以有效输出到用电芯片的使能端 ， 而第二比较器 103 的输出信号无法有效输出到用电芯片的使能端 ， 电源模块的过流点为 OC1 ; 当延时电路 104的计时时间达到时， 其输出为高电平， 这样经过反向 三态緩沖器 106使能为低电平， 而经过三态緩沖器 105使能为高电平； 此 时， 第二比较器 103 的输出信号可以有效输出到用电芯片的使能端 ， 而第 一比较器 102的输出信号无法有效输出到用电芯片的使能 端， 电源模块的 过流点为 OC2。

需要说明的是，本发明实施例中的保持时间 T可以固定设置为一个值， 当然也可以通过 RC延时电路或其他装置进行外部设置。

另外， 本发明的实施例还存在一种替代方案， 即： 从电源模块上电到 T 的这个时间段， 也就是原本由 OC1起过流保护作用的时间段不设置过流保 护， 在 T时间段以后设置过流点为 OC2, 这也可以达到与上述实施例相同 的效果。 不设置过流保护也可以理解为 OC1设置为无穷大或足够大（满足 实际应用中的浪涌电流需要即可）， 在具体实现上， 可以通过以下方式来实 现： 调整 VI的值、 或者直接断开第一比较器 102的负输入端与电流检测电 阻 101的低电位端之间的连接、 或者直接断开第一比较器 102的正输入端 与电流检测电阻 101的高电位端之间的连接。

综上所述,本发明可以有效降低大型 IC芯片对于电源模块输出电流（或 功率） 的要求， 从而降低电子系统中电源模块所占用的成本和 空间。

以上所述， 仅为本发明的较佳实施例而已， 并非用于限定本发明的保 护范围。