供电 电压检测器 、 供电电压检测装置 、 系统和介质 本公 开要求于 2021年 4月 30 日递交的第 202110480175.7号中国专利申 请的 优先权， 在此全文引用上述 中国专 利申请公开 的内容 以作为本公 开的一 部分 。 技术领 域 本公 开涉及集成 电路领域 ， 且更具体地， 涉及供电电压检测器 、供电电压 检测 装置、 系统和计算机 可读介质 。 背景技 术 对于 集成电路而 言，其运行需要 外部电压 源通过电压 管脚供 电，外部电压 源经 过集成电路 内部的 电源网络连接 到不同 的锁存器 电路。对于 55nm及以 下 工艺 的集成电路 ，往往集成着 数以亿计 的锁存器 电路， 当集成电路一个区域 内 大量 的锁存器 电路同时翻 转运行时 或者运行 频率升高 ， 即该区域的负载增大 ， 该 区域的供电 电压就可能 发生下降 ， 低于预期。 此外， 当集成电路受到电源噪 声干 扰的时候 ， 其供电电压也会发 生波动。 电压 下垂是用 于指当电 源驱动负载 时电压从 期望电压 电平的下 降的术语 。 在集 成电路中 ， 当负载突然非常迅速 地增加时 ， 输出电压可能下跌。 例如， 可 能发 生瞬态 负载状况， 导致电压下垂。如果 电压下垂 的幅度过 大， 则导致电路 故障 。 因此有 必要对 集成电路 内部的供 电电压进 行实时检 测， 当电压低于预期 时及 时发出预警 信号，提醒 电压调节模块 对电压进行 调节。 当然， 也存在对电 压高 于预期时需 要调节电压 的需要 。 发明 内容 根据 本公开的一 个或多个 实施例 ，提供一种供电 电压检测装置 ，连接到集 成 电路电源网 络上， 包括： 供电电压检测器 ， 包括缓冲器串， 包括 N个缓冲 器 ，其中第一个缓 冲器的输入 端连接到 时钟信号 ，第一个缓冲器 的输出端连 接 到第 二个缓冲 器的输入端 ， 第 _n 个缓冲器 的输出端连接 到第 n+1个缓冲器 的 输入 端， N、 n是正整数， n大于 1且小于 N; N条锁存 器链， 每条锁存器 链 包括 M个 锁存器， 每个锁存器 的时钟输入 端连接到 时钟信号 ， 每条锁存器链 的第 一个锁存 器的数据 输入端连接 到 N 个缓冲器 中对应的一 个缓冲器 的输出 端 ， 第一个锁存器的数据 输出端连 接到第二 个锁存器 的数据输 入端， 第 m个 锁存 器的数据 输出端连接 到第 m+1个缓冲器 的数据输 入端, M、m是正 整数， m 大 于 1且小于 M, 每个锁存器的数据 输入端连 接到集成 电路电源 网络中要 检测供 电电压的 区域，每个锁 存器的接 地端连接 到地； 和电压调节模块 ， 连接 到每 条锁存器 链的每个 锁存器 的数据输 出端， 被配置为检 测每个锁存 器的数 据输 出来确定 集成电路 电源网络 中要检测 供电电压 的区域的 供电电压 的大小。 根据 本公开的一 个或多个 实施例 ，提供一种供 电电压检测 系统， 包括： 在 集成 电路电源 网络的多 个区域上 连接的 多个根据 本公开的 实施例的 供电电压 检测 装置。 根据 本公开的一 个或多个 实施例 ，提供一种供电 电压检测器 ， 包括缓冲器 串 ， 包括 N个缓冲器 ， 其中第一个缓冲 器的输入 端连接到 时钟信号 ， 第一个 缓冲 器的输 出端连接到第 二个缓冲 器的输入 端， 第 n个缓冲 器的输 出端连接 到第 n+1个缓冲器 的输入端 ， N、 n是正整数， n大于 1且小于 N; N条锁存 器链 ， 每条锁存器链包括 M个 锁存器， 每个锁存 器的时钟输入 端连接到 时钟 信号 ， 每条锁存器链的 第一个锁存 器的数据 输入端连接 到 N个缓冲器 中对应 的一 个缓冲器 的输出端 ， 第一个锁存器 的数据输 出端连接 到第二个 锁存器 的 数据 输入端，第 m个锁存 器的数据输 出端连接 到第 m+1 个缓冲器 的数据输入 端 ， M、 m是正整数 ， m大于 1且小于 M, 每个锁存器的数据 输入端连接 到 集成 电路电源 网络中要检 测供电电压 的区域 ， 每个锁存器的接地端 连接到地 。 根据 本公开的一 个或多个 实施例 ，提供一种供 电电压检测方 法， 包括： 提 供供 电电压检测 器， 包括缓冲器 串， 包括 N个缓冲 器， 其中第一个缓 冲器的 输入 端连接到 时钟信号 ， 第一个缓冲器 的输出端连 接到第二 个缓冲 器的输入 端 ，第 n个缓冲器的输 出端连接到 第 n+1个缓冲 器的输入端 ， N、n是正整数， n 大于 1且小于 N; N条锁存 器链， 每条锁存器链 包括 M个锁存 器， 每个锁 存器 的时钟输 入端连接 到时钟信 号， 每条锁存器链 的第一个 锁存器 的数据输 入端 连接到 N个缓冲 器中对应 的一个缓 冲器的输 出端， 第一个锁存器 的数据 输 出端连接到 第二个锁存 器的数据 输入端 ， 第 m个锁存器的 数据输 出端连接 到第 m+1个缓 冲器的数 据输入端 ， M、 m是正整数 ， m大于 1且小于 M, 每 个锁 存器的数 据输入端 连接到集 成电路 电源网络 中要检测供 电电压的 区域， 每个 锁存器的 接地端连 接到地 ； 和检测每个锁存 器的数据 输出来确 定集成 电 路 电源网络中要 检测供 电电压的区域 的供电 电压的大小 。 根据本 公开的一 个或多个 实施例 ，提供一种计算机 可读介质 ，其上存储有 计算 机程序 ， 其中， 所述程序被处理器执 行时实现 本公开 的供电电压 检测方 法。 本公开 的技术方 案相比于 现有技术 的优点包括 但不限于 ：

1、相比于使用 数模转化 电路、电阻电容等 方式，本结构使 用纯数字 结构， 利用 标准单元库 中的器件 即可实现 ，可直接进行综合 ，对集成电路设 计流程非 常友 好；

2、 本结构具有较 高的响应频 率， 可以每个时钟周 期都输出一 个电压检 测 结果 ；

3、 本结构具有较 高的检测精 度， 在 1.5GHz的工作 频率下， 可以实现约 6m V的电压变化检 测精度 ；

4、 本结构可以适 应不同的 工作频率 ， 无需使用额外的时 延调节电路 ；

5、 本结构只需极 小的面积 开销， 对原集成电路设 计影响很 小；

6、 本结构中所有的 锁存器电路 和附近其 他的锁存 器电路都接 入同一 个电 源 网络， 无需特别接入理 想电源 ， 易于在集成电路后 端集成。 附图说 明 为了 更清楚地说 明本公 开实施例 或现有技 术中的技 术方案 ， 下面将对实 施例 或现有技 术描述中所 需要使用 的附图作 简单地介 绍，显而易见地 ，下面描 述 中的附图仅仅 是本公开 的一些 实施例，对于本领 域普通技 术人员来讲 ，在不 付 出创造性劳动 的前提下 ， 还可以根据这些 附图获得其 他的附 图。 图 1示出了根据本 公开的实施 例的供 电电压检测 系统的方框 图； 图 2示出了根据本 公开的实施 例的供 电电压检测装 置的方框 图； 图 3示出了根据本 公开的实施 例的供 电电压检测器 的结构的 示意图； 图 4 示出了根据本公开 的实施例 的时钟信 号和一条锁 存器链上 的各个锁 存器 的数据输入 端的输入 信号的 时序图； 图 5示出了根据本 公开的实施 例的一种 供电电压检 测方法的 流程图； 图 6A 示出了根据 本公开 的实施例 的检测每个 锁存器的数 据输 出来确定 集成 电路电源 网络中要检 测供电 电压的区域 的供电 电压的大 小的步骤 的一个 实施 例； 图 6B 示出了根据 本公开 的实施例的 检测每个 锁存器的数 据输 出来确定 集成 电路电源 网络中要检 测供电 电压的区域 的供电 电压的大 小的步骤 的另一 个 实施例； 图 7 示出了根据本公开 的实施例 的、 根据多条锁存 器链的逻辑 数值串、 以及 时钟信号 的高电平 的时间长度 、 得到多条锁存 器链中各 自的锁存 器的时 延范 围的步骤 的具体步骤 的流程 图； 图 8示出了根据本 公开的另 一实施例 的供电电压检 测方法的 流程图； 图 9示出了适于用 来实现本公 开实施方 式的示例 性计算机 系统的框 图； 图 10示出了根据本公开 的实施例 的非暂时 性计算机可 读存储介 质的示意 图； 以及 图 11A和图 11B分别示 出了 4条锁存器链的 范围约束和 第 1条锁存 器链 的范 围约束得到 的 x、 y 的取值范围在二维 坐标轴上的表 示。 具体 实施方式 现在将 详细参照 本公开的具 体实施例 ，在附图中例 示了本公开 的例子 。尽 管将 结合具体 实施例描述 本公开 ，但将理解，不是想要 将本公开 限于描述 的实 施例 。相反，想要覆盖 由所附权利要 求限定 的在本公开 的精神和 范围内 包括的 变更 、修改和等价 物。应注意 ， 这里描述的方法步骤都 可以由任 何功能块 或功 能布 置来实现 ，且任何功能块 或功能布 置可被实现 为物理 实体或逻辑 实体、或 者两 者的组合 。 图 1 示出了根据本公开 的实施例 的供电电压 检测系统 的方框图 。 该供电 电压检 测系统 包括在集成 电路芯片 100 的电源网络的 多个区域上 连接的供 电 电压检 测装置 101、 102. X。 多个 区域上连接 的供电电压 检测装置 101、 102. X 可以 分布在集 成 电路芯片 100 内部的电源网络 的不同区域 ， 可以实时检测各个 区域的 电压 波动 。 这些区域可以包括知 识产权核 （ IP核） 11、 12和定制化电路 13中的不 同 区域等。 通常来说， 如果 IP核比较大 ， 那么经常工作的 区域更容 易受到电 源噪 声的干扰 ，可以在这种 区域上接入供 电电压检 测装置。或者供 电电压检测 装置 分布的 区域可以通 过事先仿真 来得到 ，通过仿真， 了解哪些区域的工 作负 载较 高， 可能存在较大 的电压下 降， 则在这些区域 的上接入 供电电压 检测装 置 。 图 2示出了根据本 公开的实施 例的供 电电压检测装 置 200的方框 图。 供电 电压检测装置 200连接到集 成电路电源 网络 23上， 包括： 供电电压 检测 器 21和电压调 节模块 22。 供电 电压检测器 21包括缓冲器 串 201 , 包括 N个缓冲器， 其中第一个缓 冲器 的输入端 连接到 时钟信号 ， 第一个缓冲器的输 出端连接 到第二 个缓冲器 的输 入端， 第 n个缓冲器的 输出端连接 到第 n+1个缓冲器的输 入端， N、 n是 正整 数， n大于 1且小于 N; N条锁存 器链 202, 每条锁存器链 包括 M个 锁存 器 ，每个锁存器的 时钟输入端 连接到时钟 信号，每条锁存 器链的第 一个锁存 器 的数 据输入端 连接到 N个缓冲 器中对应 的一个缓冲 器的输 出端， 第一个锁存 器的 数据输 出端连接到 第二个锁存 器的数据 输入端 ， 第 m个锁存器 的数据输 出端 连接到第 m+1个缓 冲器的数 据输入端 ， M、 m是正整数 ， m大于 1且小 于 M,每个锁 存器的数 据输入端 连接到集 成电路电源 网络 23中要检测供电电 压的 区域， 每个锁存器 的接地端连 接到地 。 电压调 节模块 22连接到每条锁存 器链的每 个锁存器 的数据输 出端， 被配 置为检 测每个锁 存器的数 据输出来 确定集成 电路电源 网络 23中要检测供 电电 压的 区域的供 电电压的 大小。 供电 电压检测器 21的结构主要采 用锁存器这 种数字电路 器件实现 对集成 电路 供电电压 的间接测量 。锁存器是一种 对电平敏感 的存储单 元电路， 当锁存 器被 触发电平使 能的时候 ， 输出会随着输入发生 变化， 当使能信号结束后 ， 锁 存器 会存储使 能时的信 号， 直到下一次使能 。 锁存器的数据输入端 （D端 ）到 数据 输出端 （ Q端） 的时延也会受到供电电压 的影响。 图 3示出了根据 本公开 的实施例的 供电电压检 测器 21 的结构的示意图。 如图 3所示， 供电电压检测 器 21 包括缓冲器串 201 , 包括 N个缓冲器。 供 电电压检测器 21还包括 N条锁存器链 202。 在 N个缓冲 器中， 第一个缓冲 器的输入端 连接到时钟 信号。 第一个缓冲 器 的输出端连 接到第二 个缓冲 器的输入端 。 第一个缓冲器 的输出端 同时也连 接到 第一个锁存 器链中 的第一个锁 存器的数 据输入端 （D端）。 在此， 第一个 锁存 器的数据 输入端之 前的第一 个缓冲 器， 可以将时钟信 号延时一 个缓冲器 的时 延时间，再输入 到第一个锁 存器的数 据输入端 作为数据 输入信号 ，这是为 了将 第一个锁 存器的数 据输入信 号和时钟 使能信 号的上升 沿错开， 避免因为 不满 足建立时 间而产生亚 稳态。 第 2个缓冲器 的输出端 连接到第 3个缓冲 器的输入端 ， 以此类推， 第 n 个缓 冲器的输 出端连接到 第 n+1个缓冲 器的输入 端， N、 n是正整数， n大于 1 且小于 N。 第 N个缓冲器的输 入端连接 到第 N条锁存器链 中的第一 个锁存 器的 数据输入 端 （D端）。 在 N条锁存器链 202中， 每条锁存器链包括 M个 锁存器 ， 每个锁存器的 时钟输 入端 （CLK端 ） 连接到时钟信号， 每条锁存器链 的第一个 锁存器的 数 据输 入端 （D端） 连接到 N个缓 冲器中对应 的一个缓 冲器的输 出端， 第一个 锁存 器的数据 输出端 （ Q端）连接到第二个锁存 器的数据 输入端 （ D端）， 第 m 个锁 存器的数 据输出端 （Q端 ） 连接到第 m+1个缓 冲器的数据 输入端 （D 端 ）， M、 m是正整数， m大于 1且小于 M， 每个锁存器 的数据输入 端连接到 集成 电路电源 网络 23中要检 测供电电压 的区域,每 个锁存器 的接地端 （ GND） 连接 到地。 也就 是说， 在一条锁存 器链中 ， 所有锁存器的时钟 输入端都 接入时钟 信 号 ， 同样的时钟信号经过一个 缓冲器再接 入第一 个锁存器 （在此， 第一个锁存 器是 与缓冲器 最近的那 个锁存器 ）的数据输入端 ，第一个锁存器 的数据输 出端 和第 二个锁存 器的数据 输入端连 接， 第二个锁存 器的数据 输出端和 第三个锁 存器 的数据输入 端连接 ， 以此类推， 第 m-1个锁存器的数 据输出端 和第 m 个 锁存 器的数据 输入端连接 ，第 m个锁 存器的数 据输出端和 第 m+1 个锁存器 的 数据 输入端连接 ... ...。 每个锁存器的数据输出端都与电压调节模块相 连接。 在一 个实施例 中， N是 对单个锁存 器的时延 除以单个 缓冲器的 时延的结 果的 上取整 。 N 的取值是考虑在 一个锁存 器的时延 之内时钟 信号大概 能够经 过多 少个缓冲 器。 在一个实施例 中， M 大于或等于时钟信号 的周期 除以单个 锁存 器的时延 的结果的 1倍以上 。 在一个更优的实施 例中， M 大于或等 于时 钟信 号的周期 除以单个锁 存器的 时延的结果 的 1.5倍。 M取值大一些 ，可以看 出输 入信号在 锁存器链 中的传递 时延具体 是在什 么范围内 。 £设一个锁存器 在正 常电压 （或额定电压 ）下的时延 约为 100ps, 一个缓冲器在正常 电压 （或 额定 电压） 下的时延约为 30ps, 则取 N=4, M=10。 注意 ，每个锁存器的 RSTB复位 端可以接 收复位信 号，使得锁存 器复位。 每个 锁存器的 QN端输 出与数据输 出端 Q输 出的信号相 反的信号, 可以悬空 。 观察发 现，电压的高低会 影响锁存 器的时延 。在电压低于正 常电压的 情况 下 ，锁存器的时延会 变长，可能导致没 法工作。在电压 高于正常 电压的情况 下， 锁存 器的时延会 变短，功耗高 。所以考虑利用 在一个时钟 周期内 时钟信号能 传 播的 锁存器链 中的锁存器 的多少来 检测电压 的大小，相比于 正常电压 （或某种 预定 电压）是 电压下降 了还是电压上 升了。 在一 个实施例 中， 电压调节模块根 据每个锁 存器的数 据输 出与参考 电平 的比 较得到逻辑 数值以得 到每条锁存 器链的逻 辑数值 串。 在一个 实施例 中，如果锁存器 的数据输 出比参考 电平高，则逻辑数值 为第 一值 ， 如果锁存器的数据 输出比参 考电平低 ， 则逻辑数值为第二值 。 图 4 示出了根据本公开 的实施例 的时钟信 号和一条锁 存器链上 的各个锁 存器 的数据输入 端的输入 信号的 时序图。 假如 ， 这些锁存器均为高电平 使能。 当时钟信号（elk）为高电平的时候 ， 时钟信 号可以从 锁存器的 数据输入 端传输，依次 经过第一个 、 第二个 第 p 个锁存 器的数据 输入端 ， 直到时钟信号变为低 电平， 此时， 前 p个锁存 器存 储和 输出的值是 高电平 ， 即高于或等于参考电平 ， 为逻辑 T （第一值为 1）， 而后 （m-p）个锁存器存储和输 出的值是 低电平，即低于 参考电平 ，为逻辑 ‘0’ （第二值为 0）。 即前 p个锁存器的数据输出端输 出的电平 高于或等于 参考电 平 ， 而后（m-p）个锁存器的数 据输出端 输出的 电平低于参 考电平。 该锁存器 链的 逻辑数值 串为 p个 1和 （ m-p） 个 0的串。 当锁存 器链的供 电电压发生 波动时，锁存器 的时延也会 随之波 动，在电压 低于 正常电压 的情况下 ， 锁存器的时延会 变长， 在电压高于 正常电压 的情况 下 ， 锁存器的时延会变短。 因此， 对于同样的时钟信 号， 测量一次后存储值 为 逻辑 T 的锁存 的器数 目 p也会变化 。 例如， 当电压为 1.05V、 高于 IV时， 锁存 器的时延 变短，在一个时钟周 期内时钟信 号能传播 的锁存器 越多， p为 8; 而 当电压为 0.9V、低于 IV时，锁存器的时延 变长，在一个 时钟周期 内时钟信 号 能传播的锁存 器越少 ， p为 4。 因此， 本公开用一条锁存器链中的各 个锁存 器输 出的值组成 的逻辑数 值串中的 第一值的数 量、 即 p的变 化能间接反 映供 电 电压的变化 。 在一 个实施例 中， 电压调节模块根据 N条锁 存器链的 逻辑数值 串、 和 N 条锁 存器链 的逻辑数值 串的取值 与供电 电压的大小 的关系 ， 确定集成电路电 源 网络中要检 测供电电压 的区域 的供电电压 的大小。 在一个实施例中， N 条 锁存 器链的逻辑 数值串的 耳又值与供电电压的大小的 关系通过 实验测量得到 。 也就 是说，由于得知 了锁存器链 的供电 电压发生波动 时，锁存器的 时延也 会 随之波动 ， 会导致一条锁存 器链中的各 个锁存 器输出的值 组成的逻 辑数值 串 中的第一值 的数量 、 即 p的变化， 因此可以实现 通过一系 列实验来测 量 N 条锁 存器链中每 条锁存 器链中的 p的取值 与电压 大小之间的 关系。 例如用低 电压 、 0.9V、 0.95V等分别输入到锁存器链中， 可以分别得到 不同低 电压下的 N 条锁 存器链 中每条锁存 器链中的 p的取值 。 高电压也同理。 可以得出电压 大 小与 N条 锁存器链 中每条锁存 器链中的 p的取值之 间的映射表 。 这样， 可 以迅 速地从 N条锁存 器链的逻辑数 值串、 和 N条锁存 器链的逻辑 数值串的 取 值与 供电电压 的大小的 关系 （例如， 实现生成的映射表）， 确定集成电路电源 网络 中要检测供 电电压的 区域的供 电电压， 或直接得 出电压下垂 的幅度。 可替换 地，在另一 实施例中，电压调 节模块根据 多条锁存 器链的逻辑 数值 串 、以及时钟信号 的高电平的 时间长度 ，得到多条锁存 器链中各 自的锁存器 的 时延 范围；根据多条 锁存器链 中各自的锁 存器的 时延范围 ，得到单个锁存器 的 实际 时延范围 ；根据单个锁存 器的实际时延 范围与供 电电压的 大小的关 系，确 定集 成电路 电源网络中要 检测供 电电压的区域 的供电 电压的大小 。 首先 ，根据多条锁存 器链的逻辑 数值串 、以及时钟信号的 高电平的 时间长 度 ， 得到多条锁存器链 中各自的锁 存器的 时延范围可 以通过如 下方式得 到。 在第 一实施例 中， 电压调节模块被 配置为通 过如下 步骤来根 据多条锁 存 器链 的逻辑数值 串、以及时钟信 号的高 电平的时间 长度，得到多条 锁存器链 中 各 自的锁存 器的时延 范围： 确定预定的 一条锁存 器链中的 逻辑数值 串中的第 一值 的数量 ； 确定预定的一条锁 存器链 与输入的 时钟信号之 间存在 的缓冲器 的数 量； 确定时钟信号 的高电平 的时间长 度为大于 在缓冲 器的数量 和单个缓 冲器 的时延的 乘积与第 一值的数 量和单个 锁存器 的时延的乘 积的和 ， 且小于 该锁存 器链条之 前的缓 冲器的数 量与单个 缓冲器 的时延的乘 积和第一 值的数 量加 1 之后与单个锁 存器的时延 的乘积 的和； 计算得到单个 锁存器的 实际时 延范 围。 具体地 ， 由于单个锁存器的延迟 相对较高 ，如果只使用单 条锁存器链 进行 监测 ， 则其电压检测精度会比较 低， 即当电压变化幅度 较大时， 才能使得 p的 值发生 变化。 为了提高监 测精度， 本公开使用 了 N 条锁存器链 ， 所有的锁存 器均 使用同一 个时钟信 号进行使 能， 因此所有的 锁存器均 具有相 同的测试时 间， 即一个时钟周期。 另外 ， 这一时钟信号经过 一个缓冲 器输入到 第一条 锁存器链 的各锁存 器 的数 据输入端 ， 这个缓冲器主要 用来避免 因为不 满足锁存 器的建立 时间而产 生亚 稳态； 之后再经过 第二个缓 冲器输入 到第二条 锁存器链 的各锁存 器的数 据输 入端， 经过第三个 缓冲器输 入到第三 条锁存器 链的各锁 存器的数 据输入 端 ... ...经过第 N个缓冲器输入到第 N条锁存器链的 各锁存器 的数据输入 端。 这样每 条锁存器 链的输入信 号都依 次后延一 个缓冲器 的时延。 由于 电压的高低 会带来锁 存器的 时延和缓 冲器的时 延的长短 ， 下面论证 时钟信 号的 高电平的时 间长度与锁 存器的 时延和缓 冲器的时 延之间的 关系、 以及 采用 N条 锁存器链 能带来更 高的检测精 度的原理 。 假设在 已知某个 数值 （例如 0.95V） 的电源电压的情况下， 已知相应地， 一个 锁存器的 时延为 100ps, —个缓冲器的时延 为 30ps, 取 N=4, M=10, 时 钟信 号在一个 时钟周期 内使能 4条锁存器链一 次后， 4条锁存器链中所存 的数 据的 逻辑值分别 为 1111110000, 1111110000, 1111100000, 1111100000。 那么 在一 个时钟周期 内， 输入信号的实际传 递时延 （即， 时钟信号的高电平的时 间 长度 ）应满足如 下条件： 对于第 一条锁存 器链， 输入信号的实际传 递时延 （即， 时钟信号的高电平 的时 间长度 ） 在大于在缓冲器的 数量和单 个缓冲器 的时延 的乘积与第 一值的 数量 和单个锁 存器的时 延的乘积 的和 （即 >6*100+l*30=630ps）, 且小于该锁 存器 链条之前 的缓冲器 的数量与 单个缓 冲器的时延 的乘积和 第一值 的数量加 1 之后与单个锁存 器的时 延的乘积 的和； 计算得到输 入信号 的传递时延 （即 <7*100+l*30=730ps）、 即 630ps-730ps之间， 对于第二条锁存器链， 输入信号 的传 递时延 （即， 时钟信号的高电平 的时间长 度）（即 >6* 100+2*30=660ps且 <7*100+2*30=760ps）在 660ps-760ps 之间， 对于第三条锁存器链， 输入信号 的传 递时延 （即， 时钟信号的高电平 的时间长 度）（即 >5* 100+3*30=590ps且 <6*100+3*30=690ps）在 590ps-690ps之间， 对于第四条锁存器链， 输入信号 的传 递时延 （即， 时钟信号的高电平 的时间长 度）（即 >5* 100+4*30=620ps且 <6*100+4*30= ⁷ 20ps）在 620ps-720ps之间， 由于这四条锁存器链接入 的是同 一个 输入信号 ， 因此可以判断输入信 号的实际传 递时延 （即， 时钟信号的高电 平的 时间长度 ） 受到对 4条锁存器链 计算得到 的 4个范围的约束 ， 即最终被 约束 在 660ps-690ps之间。 因此 ， 相比使用单条锁存 器链 （只能得到例如 630ps-730ps之间）， 极大 地提 升了检测输 入信号的 实际传递 时延（即，时钟信号的 高电平的 时间长度 ） 的精 度 （能够得到例如 660ps-690ps之间）。 当然 ，上述例子只是 为了说明单 个锁存器 的时延、单个缓 冲器的时延 与输 入信 号的实际传 递时延 （即， 时钟信号的高电平的 时间长度 ）之间的关系 。 而 本公 开是为了得 到单个锁 存器的时 延，从而得知 电源电压 的大小。 因此， 在电 源 电压大小未 知、 在此种电源 电压情况下 的单个锁 存器的时 延和缓冲 器的时 延也 未知的情 况下，由于已知 输入的时钟 信号的 高电平的 时间长度，也可以 通 过与 上述例子相 同的公 式和关系来 推导并求 出单个锁存 器的时延 的范围 。 具体地 ， 在实际测试使用 中， 本公开采用 固定的输入 信号 （时钟信号）, 即 已知输入的 时钟信号 的高电平 的时间长度 ， 通过确定该 固定的输入 信号能 传输 的路径长短 （对应于输 入的时钟信 号的高 电平的时间 长度）， 来确定单个 锁存 器的时延 范围。 例如 ， 假设时钟信号的 高电平使 能信号长度 （即高电平的时 间长度 ） 为 500ps （例如周期为 lOOOps的占空比 50%的时钟信 号）， 仍然从在正常电压下 的锁存 器的时延 和缓冲器 的时延的 关系来取 N=4, M=10, 假设当前供电电压 下单 个缓冲器 的时延为 x, 单个锁存器的时延 为 y（此时 x、 y由于供电电压 不一 定是正常 电压因此是 不确定 的）， 在时钟信号使能一次 （持续一个高 电平 的时 间长度 ）后，4条锁存器链中所存 的数据分 别为 1111110000, 1111110000, 1111100000, 1111100000。 则根 据上 述例 子得 到的 关系 ， 可以判 断， 对于第一条 锁存 器链 ， x+5y<500ps <x+6y; 对于第二条锁存 器链， 2x+5y<500ps <2x+6y; 对于第三条 锁存 器链， 3x+4y<500ps <3x+5y;对于第四条锁存器链， 4x+4y<500ps <4x+5y。 根据 上述 4条锁存 器链的范 围约束， 经过变换得到 ：

3 6 可以 求得:

125 500 - X

< X < so , < J < 125 - x

3 § 其中 x、 y的取值范围在二维 坐标轴上表 示如图 11A所示。 求得 ， 单个锁存器的时延 y的范围为 75ps<y<100ps 相比之 下，第一条锁存 器链的约束 x+5y<500ps <x+6y以及 x>0只能得到：

S00、、 J S G、、、 X

0 < x < S00 , - < y < -

6 、 ^. S x、 y的取值范 围在二维 坐标轴上表 示如图 11B所示。 只 能确定 其中 第一 条锁存 器链 上的 单个 锁存器 的时 延 y 的范围 为 0ps<y<100pS 因此使 用多条 锁存器链 进行测试 ， 可明显提升测试得 到单个 锁存器的 时 延的 精度。 不同供 电电压下 ，锁存器的时 延会发生 变化。在一个 实施例中 ，单个锁存 器 的实际时延 范围与供 电电压的 大小的关 系可以通 过实验测量 得到。 例如通 过测 试不同供 电电压下 ， N条锁存 器链的输 出结果， 从而计算出单个锁存 器 的 实际时延范 围，使得测试人 员可以建立 一张查找表 ，将单个锁存 器的实际时 延范 围与相应 的供电电压相 映射。 在实际使用的时候 ， 根据 N条锁存器 链的 输 出结果，计算出单个 锁存器 的实际时延 范围，根据查找表 反向推 断出目前 的 供 电电压， 并使得电压调 节单元进行相 应的调 节。 在一个 实施例 中，电压调节模块被 配置为 ：根据确定的供 电电压的 大小， 在确 定的供 电电压低于 预定电压 时升高供 电电压以补 偿电压下 垂， 或者在确 定的 供电电压 高于预定 电压时降低供 电电压以 补偿电压上升 。也就是说 ，在该 实施 例中，电压调节模 块可以不 仅检测是 否存在电压 下垂，还可以根 据判断 的 电压 下垂的幅度 ，升高区域 的电压以补 偿电压下垂 。 当然， 电压调节模块也可 以根 据推断 的供电电压 高于 目标电压， 来降低该 电压以将该 电压维持在 目标 电压 。 注意 ，每个锁存器的 RSTB复位 端可以接 收复位信 号，使得锁存 器复位。 在一个 实施例 中， 供电电压检测器 中的 N条 锁存器链 在时钟信 号的上升 沿使 能，且在时钟信 号的下降 沿输出数据 。在输出数据 之后通过 复位信号使 得 每个 锁存器复位 。然后，在下一 时钟信号 的上升沿使 能，且在时钟 信号的 下降 沿输 出数据并 复位， 以此类推。本结构在 时钟高电平 的时候进行 测试，在时钟 低 电平的时候输 出测试结 果， 并对所有锁存器 进行复位 ， 等待下一次测试 。 如果 为了提高响 应速度，可以使 用两组锁 存器链，分别在 时钟高电平 和低 电平 期间测量 ，然后在时钟低 电平和高 电平期间输 出测试结果 ，以达到每个 时 钟周 期内输 出两次测试 结果。 这样就可以 对持续时 间 4艮短的电压下垂脉冲或 电压上 升脉冲 实现检测。 即，在一个替换 实施例中，供 电电压检测器 中还包括 与 N条锁存器 链具有相 同结构的 另外 N条 锁存器链 和另外 N个缓冲器 ，且在 时钟信 号的上升 沿使能 N条锁存 器链、 且在时钟信 号的下降 沿输出数据 。 然 后 ， 在输出数据之后通 过复位信号 使得这 N条锁存 器链的锁存 器复位 。 且在 时钟信 号的下 降沿使能 另外 N条 锁存器链 、且在时钟信号的 上升沿输 出数据。 然后 ，在输出数据之后 通过复位 信号使得 这另外 N条锁存器 链的锁存 器复位。 本公开 的技术方 案相比于 现有技术 的优点包括 但不限于 ：

1、相比于使用 数模转化 电路、电阻电容等 方式，本结构使 用纯数字 结构， 利用 标准单元库 中的器件 即可实现 ，可直接进行综合 ，对集成电路设 计流程非 常友 好；

2、 本结构具有较 高的响应频 率， 可以每个时钟周 期都输出一 个电压检 测 结果 ；

3、 本结构具有较 高的检测精 度， 在 1.5GHz的工作 频率下 ， 可以实现约 6m V的电压变化检 测精度 ；

4、 本结构可以适 应不同的 工作频率 ， 无需使用额外的 时延调节电路 ；

5、 本结构只需极 小的面积 开销， 对原集成电路设 计影响很 小；

6、 本结构中所有的 锁存器电路 和附近其 他的锁存 器电路都 接入同一 个电 源 网络， 无需特别接入理 想电源 ， 易于在集成电路后 端集成。 图 5示出了根据本公 开的实施 例的一种供 电电压检 测方法 500的流程图。 该方 法 500包括： 步骤 501 , 提供供电电压检测器， 包括缓冲器串， 包括 N个 缓冲 器，其中第一个 缓冲器的 输入端连接 到时钟信 号，第一个缓 冲器的输 出端 连接 到第二个缓 冲器的输 入端， 第 n个缓冲 器的输 出端连接到 第 n+1个缓 冲 器的 输入端， N、 n是正整数 ， n大于 1且小于 N; N 条锁存器链 ， 每条锁存 器链 包括 M 个锁存 器， 每个锁存器的时钟 输入端连 接到时钟信 号， 每条锁存 器链 的第一个 锁存器的数 据输入端 连接到 N个缓 冲器中对应 的一个缓 冲器的 输 出端，第一个锁存 器的数据 输出端连接 到第二个 锁存器的 数据输入 端，第 m 个锁 存器的数据 输出端连 接到第 m+1个缓 冲器的数据 输入端 ， M、 m是正整 数 ， m大于 1且小于 M, 每个锁存器 的数据输入 端连接到 集成电路 电源网络 中要 检测供电 电压的区域 ， 每个锁存器的接地端 连接到地 ； 和步骤 502, 检测 每个 锁存器 的数据输 出来确定 集成电路 电源网络 中要检测供 电电压的 区域的 供 电电压的大 小。 在此 ，第一个锁存器 的数据输入 端之前 的第一个缓 冲器，可以将 时钟信号 延 时一个缓冲 器的时延 时间， 再输入到第 一个锁存 器的数据 输入端作 为数据 输入 信号， 这是为了将 第一个锁 存器的数 据输入信 号和时钟 使能信 号的上升 沿错 开， 避免因为不满足 建立时间 而产生亚稳 态。 注意 ，每个锁存器的 RSTB复位 端可以接 收复位信 号，使得锁存 器复位。 每个 锁存器的 QN端 悬空。 如此 ， 可以通过检测每 个锁存器 的数据输 出来确定 集成电路 电源网络 中 要检 测供电电压 的区域的 供电电压 的大小。相比于使 用数模 转化电路 、电阻电 容等 方式， 本结构使用纯数 字结构， 利用标准单元库 中的器件 即可实现 ， 可直 接进 行综合，对集 成电路设计 流程非常 友好， 本结构具有较高 的响应频率 ， 可 以每 个时钟周 期都输 出一个电压 检测结果 ； 本结构具有较高 的检测精度 ， 在 1.5GHz 的工作频 率下，可以实 现约 6mV 的电压 变化检测精度 ； 本结构可以适 应不 同的工作 频率，无需使用 额外的时延 调节电路 ；本结构只需极 小的面积 开 销，对原集 成电路设计 影响很 小。本结构中所有 的锁存 器电路和 附近其他的 锁 存器 电路都接入 同一个 电源网络 ，无需特别接入 理想电源 ， 易于在集成电路后 端集 成。 在一 个实施例 中， 单个锁存器的 实际时延 范围与供 电电压的 大小的关 系 通过 实验测量得 到， 或者 N条锁 存器链的 逻辑数值 串的取值与 供电电压 的大 小的 关系通过 实验测量得 到。 在一 个实施例 中， N是 对单个锁存 器的时延 除以单个 缓冲器的 时延的结 果的 上取整 。 在一 个实施例 中， M 大于或等于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1倍以上。 在一 个实施例 中， M 大于或等于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1.5倍。 彳艮设在已知某个数值 的电源电压 的情况下 ， 已知相应地，一个锁存器的时 延为 100ps, 一个缓冲器的时延 为 30ps, 取 N=4, M=10。 图 6A 示出了根据 本公开 的实施例 的检测每个 锁存器的 数据输 出来确定 集成 电路电源 网络中要检 测供电电压 的区域 的供电电压 的大小 502 的步骤的 一个 实施例。 在该 实施例中 ， 检测每个锁存器 的数据输 出来确定 集成电路 电源网络 中 要检 测供电电压 的区域的 供电电压 的大小 502的步骤包括： 步骤 5021 , 根据每个锁存器的数据输 出与参考 电平的比较 得到逻辑数 值 以得 到每条锁存 器链的逻 辑数值 串； 步骤 5022, 根据 N条锁存器链的 逻辑数值 串、 和 N条锁存器链的 逻辑数 值 串的取值与 供电电压 的大小的 关系， 确定集成 电路电源 网络中要检 测供电 电压 的区域的供 电电压的 大小。 在一 个实施例 中，如果锁存器 的数据输 出比参考 电平高，则逻辑数值 为第 一值 ， 如果锁存器的数据输 出比参考 电平低， 则逻辑数值为第 二值。 例如， 锁 存器 的数据输 出高于或 等于参考 电平， 为逻辑 T （第一值为 1）， 而锁存器 的数 据输出低 于参考电平 ， 为逻辑 ‘0’ （第二值为 0）。 时钟信 号在一个 时钟周期 内使能 4条锁存器链一 次后， 4条锁存器链中所 存的 数据的逻 辑值分别为 1111110000, 1111110000, 1111100000, 1111100000。 假如 事先 N条锁存器 链的逻辑数 值串的取 值与供 电电压的大 小的关系通 过实 验测 量得到， 例如事先已经通过 实验测量得到 了 4条锁存器链 中所存 的数据 的逻 辑值分别为 1111110000, 1111110000, 1111100000, 1111100000时， 供电 电压 大小为 0.95V。 如此,可 以直接根 据 N条锁存 器链的逻 辑数值 串 1111110000, 1111110000, 1111100000, 1111100000、和 N条锁存器链的逻辑数 值串的取值 与供电 电压的 大 小的关系 ， 确定集成电路电 源网络中要 检测供 电电压的 区域的供 电电压的 大小 为 0.95V。 该方案方便快捷。 图 6B 示出了根据 本公开 的实施例的 检测每个 锁存器的数 据输 出来确定 集成 电路电源 网络中要检 测供电电压 的区域 的供电电压 的大小 502 的步骤的 另一 个实施例 。 在该 实施例中 ， 检测每个锁存器 的数据输 出来确定 集成电路 电源网络 中 要检 测供电电压 的区域的 供电电压 的大小 502的步骤包括： 步骤 5021’，根据每个锁存器的数据 输出与参 考电平的 比较得到逻 辑数值 以得 到每条锁存 器链的逻 辑数值 串； 步骤 5022’， 根据多条锁存器链的逻辑数值 串、 以及时钟信号的高 电平的 时间 长度， 得到多条锁存 器链中各 自的锁存 器的时延 范围； 步骤 5023’， 根据多条锁存器链中各自的锁存 器的时延 范围， 得到单个锁 存器 的实际时延 范围； 步骤 5024’， 根据单个锁存器的实际 时延范围与 供电电压 的大小的 关系， 确定 集成电路 电源网络 中要检测供 电电压的 区域的供 电电压的大 小。 图 7 示出了根据本公 开的实施例 的、 根据多条锁存 器链的逻辑 数值串 、 以及 时钟信号 的高电平 的时间长度 、 得到多条锁存 器链中各 自的锁存 器的时 延范 围 5022’的步骤的具体步骤 的流程 图。 根据 多条锁存 器链的逻辑数 值串、以及时钟 信号的 高电平的 时间长度，得 到多 条锁存器链 中各 自的锁存器 的时延范 围的步骤 5022’包括： 步骤 50221’， 确定预定的一条锁存器链 中的逻辑 数值串中 的第一值 的数 量； 步骤 50222’， 确定预定的一条锁存器链 与输入的 时钟信号之 间存在 的缓 冲器 的数量； 步骤 50223’， 确定时钟信号的高电平 的时间长度 为大于在缓 冲器的数 量 和单 个缓冲器 的时延的 乘积与第 一值的数 量和单个 锁存器 的时延的乘 积的和, 且 小于该锁存 器链条之 前的缓冲 器的数量 与单个缓 冲器的 时延的乘 积和第一 值的 数量加 1之后与单个锁 存器的时 延的乘积 的和； 步骤 50224’， 计算得到单个锁存器的实际时 延范围。 例如 ， 假设时钟信号的 高电平使 能信号长 度 （即高电平的 时间长度 ） 为 500ps。 N=4, M=10, 假设当前供电 电压下单个缓 冲器的时 延为 x, 单个锁存 器的 时延为 y。 在时钟信号使能一次 （持续一个高 电平的时间长 度）后 ， 4条 锁 存器 链中 所存 的数 据分 别为 1111110000 , 1111110000 , 1111100000 , 1111100000。 则根 据上 述例 子得 到的 关系 ， 可以判 断， 对于第一 条锁存 器链 ， x+5y<500ps <x+6y; 对于第二条锁存 器链， 2x+5y<500ps <2x+6y; 对于第三条 锁存 器链， 3x+4y<500ps <3x+5y;对于第四条锁存器链， 4x+4y<500ps <4x+5y。 求得单 个锁存器 的时延 y的范围为 75ps<y<100pS 假如 事先单个 锁存器的 实际时延 范围与供 电电压的 大小的关 系通过实验 测量 得到， 例如事先得 到单个锁存 器的实际 时延范围为 75ps<y<100ps时， 供 电电压 未 0.95V,则可以直接 根据单个 锁存器的 实际时延范 围与供电 电压的大 小 的关系， 确定集成 电路电源 网络中要检 测供电 电压的区域 的供电 电压的大 小为 0.95V。 该方法方便快捷。 图 8示出了根据本公 开的另一 实施例的 供电电压检 测方法 500的流程图。 在该 实施例中 ， 除了步骤 501和 502以外 ， 供电电压检测方法 500还可 以 包括： 步骤 503 , 根据确定的供电电压的大小， 在确定的供 电电压低于预 定 电压 时升高供 电电压以补 偿电压下 垂， 或者在确定 的供电电压 高于预定 电压 时降 低供电电压 以补偿电压 上升。 如此 ，可以不仅检测供 电电压的 大小，还可以根 据供电电压 与预定 电压之 间的 大小关系 ， 来进行电压调节以稳定供 电电压在 预定电压上 。 当然， 本方案 不限 于此，还可以 在检测到供 电电压 大小之后 ， 进行其他电压调节， 或利用供 电电压 大小进行 其他处理 ， 在此不 - 详 述。 在一个 实施例 中， 供电电压检测器 中的 N条 锁存器链 在时钟信 号的上升 沿使 能， 且在时钟信号的下 降沿输出数 据并复位 。如此， 在一个时钟周期 内， 可以 进行一次检 测和输 出。 或者 ， 在另一实施例中 ， 供电电压检测器中还 包括与 N条锁存 器链具有 相 同结构的另 外 N条锁 存器链和 另外 N个 缓冲器， 且在时钟信 号的上升 沿使 能 N条锁存 器链、 且在时钟信 号的下降 沿输出数据 并复位 ， 且在时钟信号的 下降 沿使能另 外 N条 锁存器链 、 且在时钟信号的上 升沿输 出数据并复 位。 这 样，使用 两组锁存 器链， 分别在时钟高电平 和低电平期 间测量 ， 然后在时钟低 电平 和高电平期 间输出测 试结果， 以达到每个 时钟周期 内输出两次 测试结果， 可以 提高响应 速度， 也可以对持 续时间彳艮短的电压下垂脉 冲或电压 上升脉 冲 实现检 测。 总之 ， 本公开的技术方案相 比于现有 技术的优 点包括但 不限于：

1、相比于使用 数模转化 电路、电阻电容等 方式，本结构使 用纯数字 结构， 利用 标准单元库 中的器件 即可实现 ，可直接进行综合 ，对集成电路设 计流程非 常友 好；

2、 本结构具有较 高的响应频 率， 可以每个时钟周 期都输出一 个电压检 测 结果 ；

3、 本结构具有较 高的检测精 度， 在 1.5GHz的工作 频率下， 可以实现约 6m V的电压变化检 测精度 ；

4、 本结构可以适 应不同的 工作频率 ， 无需使用额外的时 延调节电路 ；

5、 本结构只需极 小的面积 开销， 对原集成电路设 计影响很 小；

6、 本结构中所有的 锁存器电路 和附近其 他的锁存 器电路都接 入同一 个电 源 网络， 无需特别接入理 想电源 ， 易于在集成电路后 端集成。 图 9示出了适于用 来实现本公 开实施方 式的示例 性计算机 系统的框 图。 计算机 系统可以 包括处理 器（ H1）, 存储器（ H2）, 耦合于处理器（ H1）, 且在 其中存储 计算机可 执行指令 ， 用于在由处理 器执行时进 行本公 开的实施 例的 各个方法 的步骤。 处理器 （H1） 可以包括但不限于 例如一个 或者多个 处理器或 者或微处 理 器等 。 存储器 （H2）可以 包括但不 限于例如 ， 随机存取存储器 （RAM ）、 只读存 储器 （ROM ）、 快闪存储器、 EPROM 存储器 、 EEPROM 存储器 、 寄存器、 计 算机 存储介质 （例如硬碟、软碟、固态硬盘、可移动碟 、 CD-ROM、 DVD-ROM 、 蓝光盘 等）。 除此之 外， 该计算机系统还 可以包括 数据总线 （H3）、 输入 /输出 （I/O） 总线 （H4）, 显示器（H5 ） 以及输入 /输出设备（H6）（例如， 键盘、 鼠标、 扬 声器 等） 等。 处理器 （H1） 可以通过 I/O总线 （H4） 经由有线或无线网络 （未示出 ） 与外 部设备 （H5、 H6等 ） 通信。 存储器 （H2）还可以存储 至少一 个计算机可 执行指令 ， 用于在由处理器

（H1）运行 时执行本技 术所描述 的实施例 中的各个功 能和成 方法 的步骤。 在一 个实施例 中， 该至少一个计 算机可执 行指令也 可以被编 译为或组 成 一种 供电电压检 测软件产 品， 其中所述一个 或多个 计算机可 执行指令 被处理 器运 行时执行本 技术所描 述的实施 例中的各 个功能和 /或方法的步骤。 图 10示出了根据本公开 的实施例 的非暂时 性计算机可 读存储介 质的示意 图。 如图 10所示， 计算机可读存 储介质 1020上存储有指 令， 指令例如是计 算机 可读指令 1010。 当计算机可读指令 1010由处理器运 行时， 可以执行参照 以上 附图描述 的供电 电压检测方 法。 计算机可读存 储介质包 括但不限 于例如 易失 性存储器 和成 非易失性 存储器。 易失性存储器例如 可以包括 随机存取存 储器 （RAM ）和 /或高速缓冲存储 器（cache）等。 非易失性存储器例如 可以包 括只 读存储器 （ROM ）、 硬盘、 闪存等。 例如， 计算机可读存储介质 1020可 以连接 于诸如计 算机等的 计算设备 ，接着，在计算设备运 行计算机可 读存储介 质 1020上存储的计 算机可读 指令 1010的情况下， 可以进行如 上所述的 供电 电压检 测方法 。 当然 ，上述的具体 实施例仅是例 子而非 限制，且本领域技 术人员可 以根据 本公 开的构思 从上述分 开描述 的各个实施 例中合 并和组合 一些步骤 和装置来 实现本 公开的效 果，这种合并和 组合而成 的实施例 也被包括 在本公开 中，在此 不 描述 这种合并 和组合。 注意 ， 在本公开中提及的优 点、 优势、 效果等仅是示例而非限制 ， 不能认 为这 些优点、优势 、效果等是本 公开的各 个实施例 必须具备 的。 另外， 上述公 开的 具体细节仅 是为了示 例的作用 和便于理 解的作用 ，而非限制，上述细 节并 不限 制本公开 为必须采用 上述具体 的细节来 实现。 根据 本公开的一 个或多个 实施例 ，提供一种供电 电压检测装置 ，连接到集 成 电路电源网 络上， 包括： 供电电压检测器 ， 包括缓冲器串， 包括 N个缓冲 器 ，其中第一个缓 冲器的输入 端连接到 时钟信号 ，第一个缓冲器 的输出端连 接 到第 二个缓冲 器的输入端 ， 第 _n 个缓冲器 的输出端连接 到第 n+1个缓冲器 的 输入 端， N、 n是正整数， n大于 1且小于 N; N条锁存 器链， 每条锁存器 链 包括 M个 锁存器， 每个锁存器 的时钟输入 端连接到 时钟信号 ， 每条锁存器链 的第 一个锁存 器的数据 输入端连接 到 N 个缓冲器 中对应的一 个缓冲器 的输出 端 ， 第一个锁存器的数据 输出端连 接到第二 个锁存器 的数据输 入端， 第 m个 锁存 器的数据 输出端连接 到第 m+1个缓冲器 的数据输 入端, M、m是正 整数， m 大 于 1且小于 M, 每个锁存器的数据 输入端连 接到集成 电路电源 网络中要 检测供 电电压的 区域，每个锁 存器的接 地端连接 到地； 和电压调节模块 ，连接 到每 条锁存器 链的每个 锁存器 的数据输 出端， 被配置为检 测每个锁存 器的数 据输 出来确定 集成电路 电源网络 中要检测 供电电压 的区域的 供电电压 的大小。 在一 个实施例 中，电压调节模块被 配置为 ：根据每个锁存 器的数据输 出与 参考 电平的比较 得到逻辑 数值以得 到每条锁存 器链的逻 辑数值 串； 根据 N条 锁存 器链的逻辑 数值串、 和 N条锁存器链 的逻辑数值 串的取值 与供电电压 的 大 小的关系 ， 确定集成电路电 源网络中要 检测供 电电压的 区域的供 电电压的 大小 ；或者电压调节模 块被配置 为：根据每个锁 存器的数 据输出与 参考电平 的 比较 得到逻辑 数值以得 到每条锁 存器链的 逻辑数值 串； 根据多条锁存 器链的 逻辑数 值串、以及时钟 信号的 高电平的时 间长度，得到多 条锁存器链 中各 自的 锁存 器的时延 范围；根据多条 锁存器链 中各自的锁 存器的时 延范围，得到单 个 锁存 器的实 际时延范 围； 根据单个锁存器 的实际时延 范围与供 电电压 的大小 的关 系， 确定集成电路电 源网络中要检 测供电 电压的区域 的供电电压 的大小 。 在一 个实施例 中，如果锁存器 的数据输 出比参考 电平高，则逻辑数值 为第 一值 ，如果锁存器 的数据输 出比参考 电平低，则逻辑 数值为第二 值， 电压调节 模块 被配置为 通过如下 步骤来根 据多条锁 存器链 的逻辑数值 串、 以及时钟信 号的 高电平的 时间长度 ，得到多条锁存 器链中各 自的锁存器 的时延范 围：确定 预定 的一条锁 存器链 中的逻辑数 值串中的 第一值的 数量； 确定预定 的一条锁 存器 链与输入 的时钟信 号之间存 在的缓冲 器的数量 ； 确定时钟信号 的高电平 的 时间长度为 大于在缓 冲器的数 量和单个 缓冲器的 时延的乘 积与第一 值的数 量和 单个锁存 器的时延 的乘积的 和， 且小于该锁存 器链条之 前的缓 冲器的数 量与 单个缓冲 器的时延 的乘积和第 一值的数 量加 1之后与单 个锁存器 的时延 的乘 积的和； 计算得到单个锁存器 的实际时延 范围。 在一 个实施例 中，电压调节模块被 配置为 ：根据确定的供 电电压的 大小， 在确 定的供 电电压低于 预定电压 时升高供 电电压以补 偿电压下 垂， 或者在确 定的 供电电压 高于预定 电压时降低供 电电压以 补偿电压上 升。 在一 个实施例 中， 单个锁存器的 实际时延 范围与供 电电压的 大小的关 系 通过 实验测量得 到， 或者 N条锁 存器链的 逻辑数值 串的取值与 供电电压 的大 小的 关系通过 实验测量得 到。 在一 个实施例 中， N是 对单个锁存 器的时延 除以单个 缓冲器的 时延的结 果的 上取整 。 在一 个实施例 中， M 大于或等 于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1倍以上。 在一 个实施例 中， M 大于或等 于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1.5倍。 在一 个实施例 中， 供电电压检测器 中的 N条 锁存器链 在时钟信 号的上升 沿使 能，且在时钟信 号的下降 沿输出数据 并复位 ；或者供电电压检 测器中还 包 括与 N条锁存 器链具有 相同结构 的另外 N条锁存器 链和另外 N个缓冲 器，且 在时 钟信号的 上升沿使 能 N条 锁存器链 、 且在时钟信号的下 降沿输 出数据并 复位 ， 且在时钟信号的下 降沿使 能另外 N条锁存 器链、 且在时钟信号 的上升 沿输 出数据并 复位。 根据 本公开的一 个或多个 实施例 ，提供一种供 电电压检测 系统， 包括： 在 集成 电路电源 网络的多 个区域上 连接的 多个根据 本公开的 实施例的 供电电压 检测 装置。 根据 本公开的一 个或多个 实施例 ，提供一种供电 电压检测器 ，包括缓冲器 串 ， 包括 N个缓冲器 ， 其中第一个缓冲 器的输入 端连接到 时钟信号 ， 第一个 缓冲 器的输 出端连接到第 二个缓冲 器的输入 端， 第 n个缓冲 器的输 出端连接 到第 n+1个缓冲器 的输入端 ， N、 n是正整数， n大于 1且小于 N; N条锁存 器链 ， 每条锁存器链包括 M个 锁存器， 每个锁存 器的时钟输 入端连接到 时钟 信号 ， 每条锁存器链的 第一个锁存 器的数据 输入端连接 到 N个缓冲器 中对应 的一 个缓冲 器的输出端 ， 第一个锁存器 的数据输 出端连接 到第二个 锁存器 的 数据 输入端 ，第 m个锁存 器的数据输 出端连接 到第 m+1个缓冲器 的数据输入 端 ， M、 m是正整数 ， m大于 1且小于 M, 每个锁存器的数据 输入端连接 到 集成 电路电源 网络中要检 测供电电压 的区域 ， 每个锁存器的接地端 连接到地 。 根据 本公开的一 个或多个 实施例 ，提供一种供 电电压检测方 法， 包括： 提 供供 电电压检测 器， 包括缓冲器 串， 包括 N个缓冲 器， 其中第一个缓 冲器的 输入 端连接到 时钟信号 ， 第一个缓冲器 的输出端连 接到第二 个缓冲 器的输入 端 ，第 n个缓冲器的输 出端连接到 第 n+1个缓冲 器的输入端 ， N、n是正整数， n 大于 1且小于 N; N条锁存 器链， 每条锁存器链 包括 M个锁存 器， 每个锁 存 器的时钟输 入端连接 到时钟信 号， 每条锁存器链 的第一个 锁存器 的数据输 入端 连接到 N个缓冲 器中对应 的一个缓 冲器的输 出端， 第一个锁存器 的数据 输 出端连接到 第二个锁存 器的数据 输入端 ， 第 m个锁存器 的数据输 出端连接 到第 m+1个缓 冲器的数 据输入端 ， M、 m是正整数 ， m大于 1且小于 M, 每 个锁 存器的数 据输入端 连接到 集成电路 电源网络 中要检测供 电电压的 区域， 每个 锁存器 的接地端 连接到地 ； 和检测每个锁存 器的数据 输出来确 定集成 电 路 电源网络中要 检测供 电电压的区域 的供电 电压的大小 。 在一 个实施例 中， 检测每个锁存 器的数据 输出来确 定集成 电路电源 网络 中要 检测供 电电压的区 域的供 电电压的大 小包括： 根据每个锁存器 的数据输 出与 参考电平 的比较得 到逻辑数 值以得到 每条锁存 器链的逻 辑数值 串； 根据 N 条锁 存器链的逻 辑数值 串、 和 N条锁存器 链的逻辑数 值串的取 值与供电 电 压的 大小的 关系， 确定集成电路 电源网 络中要检 测供电电压 的区域 的供电电 压的 大小。 或者 ，在另一实施例 中，检测每个锁存 器的数据 输出来确 定集成 电路电源 网络 中要检测 供电电压 的区域的 供电电压 的大小 包括： 根据每个锁存 器的数 据输 出与参考 电平的 比较得到逻 辑数值以 得到每条 锁存器链 的逻辑数 值串； 根据 多条锁存 器链的逻辑 数值串 、以及时钟信号的 高电平的 时间长度 ，得到多 条锁 存器链 中各自的锁 存器的 时延范围 ； 根据多条锁存器链 中各 自的锁存器 的时 延范围，得到单 个锁存器 的实际时延 范围；根据单个 锁存器的 实际时延范 围与 供电电压 的大小的 关系， 确定集成 电路电源 网络中要检 测供电 电压的区 域的 供电电压 的大小。 在一 个实施例 中，如果锁存器 的数据输 出比参考 电平高，则逻辑数值 为第 一值 ，如果锁存器 的数据输 出比参考 电平低， 则逻辑数值为第二 值， 电压调节 模块 被配置为 通过如下 步骤来根 据多条锁 存器链 的逻辑数值 串、 以及时钟信 号的 高电平的 时间长度 ，得到多条锁存 器链中各 自的锁存器 的时延范 围：确定 预定 的一条锁 存器链 中的逻辑数 值串中的 第一值的 数量； 确定预定 的一条锁 存器 链与输入 的时钟信 号之间存 在的缓冲 器的数量 ； 确定时钟信号 的高电平 的 时间长度为 大于在缓 冲器的数 量和单个 缓冲器的 时延的乘 积与第一 值的数 量和 单个锁存 器的时延 的乘积的 和， 且小于该锁存 器链条之 前的缓 冲器的数 量与 单个缓冲 器的时延 的乘积和第 一值的数 量加 1 之后与单个锁存器 的时延 的乘 积的和； 计算得到单个锁存器 的实际时延 范围。 在一 个实施例 中， 该方法还包括： 根据确定的供电 电压的大小 ， 在确定的 供 电电压低于 预定电压 时升高供 电电压以补 偿电压下 垂， 或者在确定 的供电 电压 高于预定 电压时降低供 电电压以 补偿电压上 升。 在一 个实施例 中， 单个锁存器的 实际时延 范围与供 电电压的 大小的关 系 通过 实验测量得 到， 或者 N条锁 存器链的 逻辑数值 串的取值与 供电电压 的大 小的 关系通过 实验测量得 到。 在一 个实施例 中， N是 对单个锁存 器的时延 除以单个 缓冲器的 时延的结 果的 上取整 。 在一 个实施例 中， M 大于或等于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1倍以上。 在一 个实施例 中， M 大于或等于时钟信号 的周期除 以单个锁存 器的时延 的结 果的 1.5倍。 在一 个实施例 中， 供电电压检测器 中的 N条 锁存器链 在时钟信 号的上升 沿使 能，且在时钟信 号的下降 沿输出数据 并复位 ；或者供电电压检 测器中还 包 括与 N条锁存 器链具有 相同结构 的另外 N条锁存器 链和另外 N个缓冲 器，且 在时 钟信号的 上升沿使 能 N条 锁存器链 、 且在时钟信号的下 降沿输 出数据并 复位 ， 且在时钟信号的下 降沿使 能另外 N条锁存 器链、 且在时钟信号 的上升 沿输 出数据并 复位。 根据 本公开的一 个或多个 实施例 ，提供一种计算机 可读介质 ，其上存储有 计算 机程序 ， 其中， 所述程序被处理器 执行时实现 本公开 的供电电压 检测方 法 。 本公 开中涉及 的器件、装置 、设备、 系统的方框图仅作为 例示性的 例子并 且不 意图要求 或暗示必 须按照方框 图示出 的方式进行 连接、布置 、配置。如本 领域 技术人员将 认识到的 ，可以按任意方 式连接、布置、配置这些 器件、装置、 设备 、 系统。诸如 “包括”、 “包含”、 “具有”等等的词语是开放性词 汇，指“ 包 括但 不限于” ， 且可与其互换使用 。 这里所使用的词汇 “或” 和 “和” 指词汇 “和成” ， 且可与其互换使 用， 除非上下文明确 指示不是 如此。 这里所使用的 词汇 “诸如” 指词组 “诸如但不限于”， 且可与其互换使 用。 本公 开中的步 骤流程图 以及以上 方法描述 仅作为例 示性的例 子并且 不意 图要 求或暗示 必须按照 给出的顺 序进行各 个实施例 的步骤 。 如本领域技术人 员将 认识到的 ， 可以按任意顺序 进行以上 实施例 中的步骤 的顺序。 诸如 “其 后” 、 “然后”、 “接下来”等等的词语不意 图限制步骤 的顺序 ； 这些词语仅用于 引导 读者通读这 些方法的 描述。此外 ，例如使用冠词 “一个”、 “一”或者 “该” 对于 单数的要 素的任何 引用不被解 释为将该要 素限制 为单数。 另外 ， 本文中的各个 实施例中 的步骤和装 置并非 仅限定于 某个实施 例中 实行 ，事实上，可以根据 本公开的概 念来结合 本文中的 各个实施 例中相关 的部 分步 骤和部分 装置以构 思新的 实施例， 而这些新的实施例 也包括在 本公开 的 范 围内。 以上描 述的方 法的各个 操作可 以通过能 够进行相应 的功能 的任何适 当的 手段 而进行。 该手段可以 包括各种硬 件和 /或软件组件和 /或模块， 包括但不限 于硬 件的电路 、 专用集成电路 ( ASIC )或处理器。 可以 利用被设 计用于进 行在此描 述的功 能的通用 处理器、 数字信号 处理 器( DSP )、 ASIC,场可编程门阵列信号( FPGA )或其他可编程逻辑 器件( PLD )、 离散 门或晶体 管逻辑 、 离散的硬件组件或 者其任 意组合而 实现或进行 描述的 各个 例示的逻 辑块、模块和电路 。通用处理器可 以是微处理 器，但是作为替 换， 该处 理器可以是 任何商 业上可获得 的处理器 、控制器、微控制 器或状 态机。处 理器 还可以实现 为计算设备 的组合 ， 例如 DSP和微处理 器的组合 ， 多个微处 理器 、 与 DSP核协作的微 处理器或 任何其他 这样的配 置。 结合本 公开描述 的方法 或算法 的步骤可以 直接嵌入 在硬件 中、 处理器执 行的 软件模块 中或者这 两种的组 合中。 软件模块可 以存在于 任何形 式的有形 存储 介质中。 可以使用的存储介质 的一些例 子包括 随机存取存 储器 （RAM）、 只读存 储器 （ROM ）、 快闪存储器、 EPROM存 储器、 EEPROM 存 储器、 寄存 器 、 硬碟、 可移动碟、 CD-ROM 等。 存储介质可 以耦接到 处理器以便 该处理 器可 以从该存储 介质读取 信息以及 向该存储介 质写信 息。在替换方式 中，存储 介质 可以与处理 器是整体 的。软件模块可 以是单个 指令或者 许多指令 ，并且可 以分 布在几个 不同的代码 段上、 不同的程序之间以及 跨过多个 存储介质 。 在此公 开的方 法包括用 于实现描述 的方法的 动作。 方法和 /或动作可以彼 此互 换而不脱 离权利要求 的范围 。换句话说， 除非指定了动作 的具体顺序 ， 否 则可 以修改具体 动作的顺 序和 /或使用而不脱离权 利要求的 范围。 上述 功能可以按 硬件、软件、固件或其 任意组合 而实现。如果以软 件实现， 功能 可以作 为指令存储 在切实 的计算机可 读介质上 。 存储介质可以是 可以由 计算机 访问的任 何可用的 切实介质 。通过例子而不 是限制 ，这样的计算机可读 介质 可以包括 RAM 、 ROM、 EEPROM, CD-ROM 或其他 光碟存储 、 磁碟存 储或 其他磁存 储器件或 者可以用 于携带或 存储指令 或数据 结构形式 的期望 的 程序 代码并且 可以由计算 机访问的 任何其他 切实介质 。如在此使用的 ，碟（ disk） 和盘 （disc） 包括紧凑盘（CD）, 激光盘、 光盘、 数字通用盘（DVD ）、 软碟和 蓝光盘 ， 其中碟通常磁地 再现数据 ， 而盘利用激光光 学地再现数 据。 因此 ，计算机程序产 品可以进 行在此给 出的操作 。 例如， 这样的计算机程 序产 品可以是 具有有形 存储 （和 /或编码）在其上的指令 的计算机可 读的有形 介质 ，该指令可由处 理器执行 以进行在此 描述的操 作。计算机程序 产品可以 包 括 包装的材料 。 软件或 指令也可 以通过传 输介质而传 输。例如，可以使用诸 如同轴 电缆、 光纤 光缆、 双绞线、 数字订户线（DSL ）或诸如红外 、 无线电或微波的无 线技 术的传 输介质从 网站、 服务器或者 其他远程 源传输软件 。 此外 ， 用于进行在此描述 的方法和 技术的模 块和 /或其他适当的手段 可以 在适 当时由用 户终端和 /或基站下载和 /或其他方式获得 。 例如， 这样的设备可 以耦 接到服务 器以促进用 于进行在 此描述的 方法的手 段的传送 。或者，在此描 述的 各种方法 可以经由存 储部件 （例如 RAM 、 ROM、 诸如 CD或 软碟等的 物 理存 储介质 ）提供， 以便用户终端 和 /或基站可以在耦接到 该设备或 者向该设 备提供 存储部件 时获得各 种方法。此外 ，可以利用用于将 在此描 述的方法 和技 术提供 给设备的 任何其他 适当的技 术。 其他例 子和实现 方式在本 公开和所 附权利要 求的范围和 精神内 。例如， 由 于软件 的本质 ， 以上描述的功能可以 使用由处 理器、硬件 、 固件、硬连线或这 些的 任意的组 合执行的 软件实现 。 实现功能的特征 也可以物 理地位 于各个位 置 ， 包括被分发以便功能的 部分在不 同的物理 位置处实现 。 而且， 如在此使用 的 ， 包括在权利要求 中使用的 ， 在以 “至少一个” 开始的项的 列举中使 用的 “或” 指示分离的列举 ， 以便例如 “A、 B或 C的至少一个” 的列举意味 着 A 或 B或 C, 或 AB或 AC或 BC, 或 ABC （即 A和 B和 C）。 此外， 措辞 “示 例的” 不意味着描 述的例 子是优选的 或者比其 他例子更 好。 可以 不脱离由 所附权利 要求定 义的教导的 技术而进 行对在此 描述的技 术 的各 种改变、替换 和更改。 此外， 本公开的权利要求的 范围不限 于以上描述 的 处理 、 机器、 制造、 事件的组成、 手段、 方法和动作的具体方面。 可以利用与 在此 描述的相 应方面进 行基本相 同的功 能或者 实现基本相 同的结果 的当前存 在的 或者稍后要 开发的处 理、 机器、 制造、 事件的组成、 手段、 方法或动作。 因而 ，所附权利要求 包括在其 范围内的这 样的处理 、机器、制造、事件的组成、 手段 、 方法或动作。 提供 所公开的 方面的以 上描述 以使本领域 的任何技 术人员 能够做 出或者 使用 本公开 。 对这些方面的各种 修改对于 本领域技 术人员而 言是非常 显而易 见的 ， 并且在此定义的一般 原理可 以应用于其 他方面而 不脱离本 公开的范 围。 因此 ，本公开不意 图被限制到 在此示 出的方面 ，而是按照与在此 公开的原 理和 新颖 的特征一致 的最宽 范围。 为了例 示和描述 的目的 已经给出 了以上描述 。此外，此描述不意 图将本公 开的 实施例限 制到在此 公开的形 式。 尽管以上 已经讨论了 多个示例 方面和 实 施例 ，但是本领域技术 人员将认 识到其某 些变型、修改、改变、添加和子组 合。