技术领域

本发明是关于多层半导体衬底的制备方法， 特别涉及低成本、 高效率且 工艺稳定的多层半导体衬底的制备方法。

背景技术

集成电路中电源控制等电路广泛使用厚膜外延 片， 所谓厚膜外延片是指 在半导体衬底表面外延一层具有不同电阻率的 外延层， 改外延层厚度通常大 于 100um。 目前主要的外延制备技术采用平板式外延炉制 备该类衬底， 通过 在一半导体衬底上通过外延工艺制备具有不同 电阻率的外延层。 外延工艺的 缺点在于时间长， 单炉工艺时间超过 2.5小时， 并且生产效率低， 制备成本 高， 片内厚度均匀性仅能控制在 5%左右。

发明内容

本发明所要解决的技术问题是， 提供一种低成本、 高效率且工艺稳定的 多层半导体衬底的制备方法。

为了解决上述问题， 本发明提供了一种多层半导体衬底的制备方法 ， 包 括如下步骤： 提供第一半导体衬底和第二半导体衬底； 将第一半导体衬底和 第二半导体衬底中的至少一个浸入氧化性溶液 或者氧化性气体中， 以在表面 形成氧化的键合媒介层； 以键合媒介层为中间层， 将第一半导体衬底和第二 半导体衬底键合在一起。

作为可选的技术方案， 所述第一半导体衬底和第二半导体衬底由相同 的 材料构成， 且具有不同的电阻率， 或者具有不同的导电类型； 所述第一半导 体衬底和第二半导体衬底的材料为单晶硅。

作为可选的技术方案， 所述第一半导体衬底和第二半导体衬底由不同 的 材料构成， 所述清洗的具体的工艺参数是采用氢氟酸溶液 清洗 1分钟以上， 再采用去离子水清洗不超过 10分钟。

作为可选的技术方案， 在键合步骤实施完毕后， 进一步包括一对键合界 面实施退火的步骤。

作为可选的技术方案， 在键合步骤实施完毕后， 进一步包括减薄第一半 导体衬底或者第二半导体衬底的步骤。

本发明的优点在于提出了一种多层半导体衬底 的制备方法， 将第一半导 体衬底和 /或第二半导体衬底浸入氧化性溶液或者氧化� �气体中形成自然氧 化层， 并实施键合， 此衬底即具有多层结构， 且上下两层的电学和晶体学性 质由之前的第一半导体衬底和第二半导体衬底 决定， 所提供的方法具有低成 本、 高效率且工艺稳定的优点。

本发明进一步提出了在键合之后实施退火的步 骤， 可以进一步促进多层 半导体衬底中两层之间在晶格尺度上的融合， 从所获得的 TEM 照片可以明 显看到键合界面氧已经消融， 晶格是连续的。

附图说明

附图 1是本发明所述具体实施方式的实施步骤示意� �。

附图 2A至附图 2E是本发明所述具体实施方式的工艺示意图。

附图 3是本发明所述具体实施方式中多层半导体衬� �在多层界面处的透 射电子显微镜 （TEM) 照片。

具体实施方式

接下来结合附图详细介绍本发明所述一种多层 半导体衬底的制备方法的 具体实施方式。

附图 1所示是本发明所述具体实施方式的实施步骤� �意图， 包括： 步骤 S10, 提供第一半导体衬底和第二半导体衬底； 步骤 S11 , 将第一半导体衬底 和第二半导体衬底采用氢氟酸溶液和去离子水 冲洗， 以在被清洗的表面形成 氧化的键合媒介层； 步骤 S12, 以键合媒介层为中间层， 将第一半导体衬底 和第二半导体衬底键合在一起； 步骤 S13 , 对键合界面实施退火； 步骤 S14, 减薄第一半导体衬底或者第二半导体衬底。

附图 2A至附图 2E所示是本具体实施方式的工艺示意图。

附图 2A所示， 参考步骤 S10, 提供第一半导体衬底 100和第二半导体 衬底 200。 上述两半导体衬底意在分别构成多层半导体衬 底的两个不同的半 导体层， 故第一半导体衬底 100和第二半导体衬底 200可以由相同或者不同 的材料构成，在两者是相同材料构成的情况下 ，应当各自具有不同的电阻率， 或者具有不同的导电类型， 或者在其他晶体学或者电学指标上存在差异。 在 第一半导体衬底 100和第二半导体衬底 200的材料相同的情况下， 两者的材 料例如可以是单晶硅。

附图 2B所示， 参考步骤 S11 ,将第一半导体衬底 100和第二半导体衬底 200采用氢氟酸溶液和去离子水冲洗， 以在表面形成氧化的键合媒介层 101。 以单晶硅衬底为例， 清洗的具体的工艺参数是 HF清洗 1分钟以上， 再采用 去离子水清洗不超过 10分钟，所获得的键合媒介层的厚度通常是小� �� 0.5nm 的。 以上清洗时间和氢氟酸溶液浓度、 去离子水中的含氧量、 温度以及衬底 材料都具有密切关系， 需要本领域内技术人员根据实际所获得的氧化 层厚度 进行调整。 一般来说， HF 是为了对表面起到清洁作用， 增加氢氟酸时间有 利于获得清洁的表面， 而增加去离子水清洗的时间有利于增加表面氧 化的键 合媒介层 101 的厚度。 在上述 HF清洗和去离子水冲洗之间， 还可以进一步 包括一氢氧化铵溶液冲洗的步骤和一氯化氢溶 液冲洗的步骤， 上述两种溶液 清洗的目的在于提高表面的清洁度， 两种清洗液的浓度以及清洗时间可以通 过实验确定， 以不明显增厚键合媒介层为宜。 本具体实施方式以第一半导体 衬底 100为例进行描述， 在其他的实施方式中， 也可以是在第二半导体衬底 200表面形成键合媒介层，或者在第一半导体衬 底 100和第二半导体衬底 200 的表面均形成键合媒介层。 在将第一半导体衬底 100浸入氧化性溶液中， 应 当在其两个表面均形成键合媒介层， 附图 2B 中为了方便后续步骤的叙述， 仅示出了一个表面的键合媒介层 101。 由于键合媒介层是在氧化性溶液或者 氧化性气体中自然形成的， 故厚度通常是小于 0.5nm的， 附图 2B中为了清 晰起见而绘制了一个较厚的键合媒介层 101， 这并不意味着键合媒介层 101 与第一半导体衬底 100之间的厚度是具有如此的比例关系的， 而只是为了方 便表述而做出的示意。

附图 2C所示， 参考步骤 S12, 以键合媒介层 101为中间层， 将第一半导 体衬底 100和第二半导体衬底 120键合在一起。 对于两个表面都具有键合媒 介层的情况而言， 应当根据表面的其他性质， 例如是否是抛光的表面来选择 键合面， 当然对于双面抛光衬底而言可以选取任何一个 表面作为键合表面。 由于前一步骤中将第一半导体衬底 100浸入氧化性溶液或者氧化性气体中， 并未对衬底表面带来任何额外的沾污， 将其浸入氧化性溶液中甚至还有对表 面进行清洁的作用， 故本键合步骤可以在步骤 S11实施完毕后立即实施而不 必再实施额外的清洗步骤。 键合完毕后的第一半导体衬底 100和第二半导体 衬底 200即形成了多层的半导体衬底， 在后续减薄并抛光之后， 此衬底即具 有多层结构， 且上下两层的电学和晶体学性质由之前的第一 半导体衬底 100 和第二半导体衬底 200决定。 如果之前的第一半导体衬底 100和第二半导体 衬底 200具有不同的电导率， 则所获得的多层半导体衬底也具有多层的电导 率。

在步骤 S11实施之前， 还可以进一步选择对第一半导体衬底 100或第二 半导体衬底 120的表面进行掺杂， 可以选择注入或者扩散的方法实施。 掺杂 后的第一半导体衬底 100或第二半导体衬底 120本身即具有不同电导率的双 层结构， 再将两者键合在一起， 即形成了具有三层 （选择其一进行掺杂） 甚 至四层 （两者均进行掺杂） 的半导体衬底， 对于中间具有重掺杂夹层的三层 半导体结构对于 IGBT等功率器件尤其具有重要的应用价值。

附图 2D所示， 参考步骤 S13 , 对键合界面实施退火。 退火温度优选大 于 1000°C， 以使键合界面在高温加固退火后界面处氧化形 成的键合媒介层 101消融晶格化， 不影响后续器件性能。 由于界面处的键合媒介层 101是通 过自然氧化形成的， 厚度较薄， 故其中所含有的氧原子可以在退火过程中扩 散到晶格中去， 被晶格原子稀释， 进而使第一半导体衬底 100和第二半导体 衬底 200的晶格在界面处能够保持连续。 附图 3是退火后的界面处的透射电 子显微镜 （TEM) 照片， 从中可以明显看到键合界面氧已经消融， 晶格是连 续的。 故此退火的步骤可以进一步促进多层半导体衬 底中两层之间在晶格尺 度上的融合。

附图 2E所示， 参考步骤 S14, 减薄第一半导体衬底 100和第二半导体衬 底 200。 减薄的厚度根据实际应用的需要来确定， 通常在晶圆加工的过程中， 这个厚度都是由需要此晶圆的客户给定的， 减薄可以首先采用机械减薄， 再 实施化学机械抛光进行表面精加工。 在减薄之前还可以进一步根据需要实施 倒角工艺。

减薄之后， 还可以再引入一半导体衬底重复实施上述自然 氧化工艺、 键 合工艺以及掺杂工艺， 进一步形成具有更多叠层的半导体衬底。

综上所述， 虽然本发明已用较佳实施例揭露如上， 然其并非用以限定本 发明， 本发明所属技术领域中具有通常知识者， 在不脱离本发明的精神和范 围内， 当可作各种的更动与润饰， 因此本发明的保护范围当视权利要求书所 申请的专利范围所界定者为准。