Gegenstand der Erfindung

Die Erfindung betrifft eine Prozessoraπordnung mit Pro- zessor Z 80 für Terminalfunktioπen, die einen Prozessor, einen diesem zugeordneten dynamischen Speicher mit Zu¬ fallszugriff, einen nur lesbaren Programmspeicher, eine DMA-Steuerung für den unmittelbaren Speicherzugriff, einen inneren und äusseren Adresseπbus für den Verbin- dungsaufbau zwischen den erwähnten Einheiten, einen inne¬ ren und äusseren Datenbus, Koppluπgseinheiten für den Verbiπdungsaufbau zwischen dem äusseren Adressen- und Da¬ tenbus, sowie dem Speicher und dem Programmspeicher, eine den inneren Datenbus an den äusseren Datenbus anschlie- ssende Busantriebseiπheit, sowie eine Katodeπstrahlröhren- steueruπg aufweist, deren Dateπeingaπg über ein Puffer¬ register mit dem äusseren Datenbus verbunden ist, wobei die Katodeπstrahlröhreπsteueruπg einen Dateπanforderungs- ausgaπg, einen Datenquittierungseingang und einen an einem Display angeschlossenen Ausgang aufweist, während der Prozessor einen Speicheranfrageausgang und einen Auf- frischungsausgaπg enthält.

Die Erfindung betrifft weiterhin eine mit dieser Prozessor Struktur verbindbare Schaltungsanordnung zum Abbilden von Zeichen mit grosser und kleiner Abmessung auf einem mit¬ tels einer Katodenstrahlröhreπsteuerung gesteuerten Ka- todeπstrahlröhrenmoπitor, wobei der Zeichenbus der Kato- denstrahlröhrensteueruπg mit Zeichenauswahleiπgäπgen eines den Zeichen mit kleinen Abmessungen zugeordneten Zeichen-

generators verbunden ist, während der Ausgang des Zei- chengenerators mit parallelen Eingängen eines Schrittre¬ gisters in Verbindung steht, ein serieller Datenausgang des Schrittregisters an einem Eingang einer Videosignal- Dekodier- und Aπtriebs-Einheit angeschlossen ist, deren Ausgang mit dem Katodenstrahlröhrenmonitor verbunden ist, wobei weiterhin ein Attributzeichen zugeordneter Steuer¬ signalbus der Katodenstrahlröhrensteuerung an dem Ein¬ gang eines Pipe-Line- egisters angeschlossen ist, dessen Ausgang an weiteren Eingängen der erwähnten Einheit ange¬ schlossen ist, während ihr zentraler Taktgenerator mit einem Frequenzteiler verbunden ist, dessen einer Ausgang an dem Takteingaπg der Katodenstrahlröhrensteuerung an¬ geschlossen ist.

Die erfiπdungsgemässe Lösung kann als ein mit Z 80-Pro- zessorelementen realisierbares Einprozessor-Katodenstrahl- röhrenterminal verwendet werden, das auf Grund seines Aufbaues neben der Bedienung der Katodenstrahlröhre auch zur Durchführung sonstiger Prozessor- und Terminalfuπk- tionen geeignet ist.

Stand der Technik

Mit der Ausbreitung der Computertechnik ist ein ständig ansteigender Massenbedarf an Katodeπstrahlröhreπtermina- len, insbesondere an solchen Termiπalen, die über eine hohe Geschwindigkeit aufweisende Datenübertragungslinien betätigt werden können, zu verzeichnen. Die Bedienung der Datenübertragungsliπien mit einer Geschwindigkeit von 9600 Baud oder darüber stellt ständig wachsende An¬ forderungen an die die Steuerung der Terminale durch¬ führenden Mikroprozessorsysteme, während der Markt dem¬ gegenüber billige und einfache Terminalkonstruktionen be- ansprucht.

Wird nun näher überprüft, welche Aufgaben während der

Funktion eines Terminals mit allgemeiner Bestimmung eine ^" bedeutende Prozessorkapazität beanspruchen, so ist hier¬ bei an erster Stelle die im Takt der Bildfrequenz erfol- gende Bildauffrischung, d.h. die Generieruπg der auf dem Bildschirm zu erscheinenden Zeichen zu nennen. Als Bei¬ spiel soll hierzu erwähnt werden, dass in dem zweiten Band der Ausgabe 1985 des INTEL Microsystem Compoπent Haπdbook eine einfache und geistreiche Terminalanordnung beschrieben ist, in welcher eine Katodenstrahlröhren¬ steuerung des Types I 8275 und ein Prozessor des Types I 8085 verwendet wird. Bei dieser Lösung wird die Bild¬ auffrischung von einer sich zeichenreihenweise (die 10 Rasterreihen entspricht) aktivisierenden Subrutiπe mit Hilfe von vierzig POP Befehlen und Hardwareuπterstützung durchgeführt. Die Laufzeit dieser zeitoptimierten Subru¬ tiπe beträgt annähernd 211 ,us, welche fast ein Drittel der gesamten Zeit von 640,us der 10 Rasterreihen aus¬ macht. Während der Bildauffrischung kann der Prozessor keine anderen Funktionen versehen, somit kann annähernd ein Drittel seiner nützlichen Zeit nicht ausgenutzt wer¬ den .

Diese Bildauffrischungslösuπg kann in den Systemen, die die äusserst verbreiteten Z 80 Prozessoren beinhalten, nur begrenzt verwendet werden, da iπdiesen die Erkennung der sich auf das Bildschirmgebiet beziehenden POP-Befehle komplizierter als in den Systemen des Types I 8085 ist.

Bei dem Einprozessorterminal des ^' Types TAP der Firma Te- lefoπgyär werden zum Beispiel die zur Auffrischung des Bildiπhaltes erforderlichen Daten mittels einer Steuerung mit unmittelbarem Speicherzugriff aus dem Speicher des zentralen Steuerprozessors weitergeleitet. Bei einer der- artigen, auf Prozessoren des Types Z 80 beruhenden Struk-

tur beträgt die Zeit der Weiterleitung einer Information, die einer 80 Zeichen beinhaltenden Reihe entspricht, 160,us. Während dieser Zeit befindet sich der Prozessor in einem Wartezustand und kann keine anderen Befehle durchführen, d.h. während der 640,us kann er nur eine Zeitdauer von 640 - 160 = 480,us mit Verarbeitung ausfül¬ len.

Prozessorkapazität wird weiterhin zur Erfüllung einer Reihe spezieller Anzeigeaufgaben benötigt. Die erwähnte Katodenstrahlröhrensteuerung I 8275 ermöglicht die Be¬ nutzung der sogenannten Attributzeichen. Die Attribute tragen die Informationen, die sich auf die Anzeige (Ab¬ bildung) des ihnen folgenden Zeichens oder Zeichenfeldes beziehen. In Abhängigkeit von der Anzahl der im Bildfeld angeordneten Attributzeichen ändert sich die Zahl der der Katodenstrahlröhrensteuerung zu übergebenden Zeichen. Dieser Umstand führt zu einer Ungleichmässigkeit der Da¬ tenübertragung, die zwischen dem Prozessor und der Kato- denstrahlröhrensteuerung auszuführen ist und sich in Zyklen von 20 ms wiederholt. Eine richtige Bildrekon¬ struktion verlangt Prozessorzeit, wodurch sich dessen verwendbare freie Kapazität verringert. In einigen Ver¬ wendungsgebieten, wo die abzubildende Information gering ist, werden bevorzugt grossdimensionierte, zum Beispiel in aus 16 x 16 Rasterpunkten bestehende Matrix schreib¬ bare Buchstaben mit ausgebreiteten Attributleistungen verwendet. Derartige Anforderungen sind charakteristisch bei den in den Platzreservierungssystemen der Bahn ver- wendeten Terminaleπ. Zur Erzeugung von "Grossbuchstaben"- Zeichenmatrixen ist der Zeicheπgeπerator mit einer Kapa¬ zität von 1 Kbyte, der bei der in dem erwähnten INTEL Handbuch beschriebenen Anordnung verwendet wird, nicht ausreichend, anstelle dessen ist ein Zeichengenerator mit einer vierfachen Kapazität erforderlich.

Die Erhöhung der freien Kapazität eines Prozessors wird im allgemeinen deshalb angestrebt, da ausser der Bedie¬ nung des Bildschirmes von einem Terminal eine Reihe an¬ dere Funktionen versehen werden soll. Darunter sind die Bedienung der Dateπlinieπ mit hoher Geschwindigkeit, die Möglichkeit der Funktion als Personalcomputer, itinbe- griffeπ die den Anschluss an lokale Peripherien ermög¬ lichenden Interface-Leistungen, zu erwähnen. Diese An¬ forderungen konnten bisher nur mittels Mehrprozessoraπ- Ordnungen erfüllt werden, welche auf verständliche Weise einen wesentlichen höheren Hardwareaufwand beanspruchten.

Wesen der Erfindung

Die mit der Erfindung zu lösende Aufgabe besteht in der Beschaffung einer Einprozessoranordπung, bei welcher die Auffrischung des Bildinhaltes, sowie gegebenenfalls die Erfüllung spezieller Zeichendarstelluπgsansprüche eine wesentlich geringere Prozessorkapazität beanspruchen, und die frei werdende Kapazität für die erwähnten Zwecke verwendet werden kann.

Zum Verstehen des Erfinduπgsgedaπken wird darauf hinge¬ wiesen, dass der Prozessor den in dem Prozessorsystem be- findlicheπ dynamischen Speicher mit Zufallszugriff wäh¬ rend seiner normalen Funktion in dem Auffrischungszyklus der Befehle regelmässig addressiert und damit für den Erhalt des Inhaltes des Speichers sorgt. Dieser Prozess ' wird als Speicherauffrischung bezeichnet. Die Erfindung beruht auf der grundsätzlichen Erkenntnis, dass die Auf¬ frischungszykluszeit des Speichers mit der Auffrischungs¬ zeit des Bildinhaltes vergleichbar ist und mit entspre¬ chender Hardwareanordnung der Bildschirm während des Auffrischungszyklus des Speichers aufgefrischt werden kann. Während dieser Auffrischung vollführt das serielle

Ablesen der Zeicheninformatioπ aus dem Speicher gleich¬ zeitig die dynamische Speicherauffrischuπg durch. Wäh¬ rend der Zeitdauer des Bildrücklaufes, wenn keine Zei- cheπweiterleitung erfolgt, wird die Speicherauffri- schung auf herkömmliche Weise fortgesetzt. Bei dem Wech¬ sel zwischen den zwei verschiedenen Speicherauffrischun¬ gen erfolgt wegen der geeigneten Ausbildung der Zyklus¬ zeiten die Speicherauffrischung mit Sicherheit innerhalb der dazu erforderlichen Zeitdauer.

Gemäss der Erfindung wurde eine Prozessoranordπuπg mit einem Prozessor des Types Z 80 für Terminalfunktionen ge¬ schaffen, die einen dem Prozessor zugeordneten dynami¬ schen Speicher mit Zufallszugriff, einen nur lesbaren Programmspeicher, eine unmittelbaren Speicherzugriff si¬ chernde DMA-Steuerung, einen inneren und äusseren Adres¬ senbus für den Aufbau der Verbindungen zwischen den er¬ wähnten Einheiten, einen inneren und äusseren Datenbus, Koppeleiπheiten zum Aufbau von Verbindungen zwischen dem äusseren Addressenbus und Datenbus, sowie dem Speicher und dem Programmspeicher, eine den inneren Datenbus an den äusseren Datenbus anschliessende Busantriebseinheit und eine Katodenstrahlröhrensteuerung aufweist, deren Dateneingang über ein Pufferregister mit dem äusseren Da- tenbus in Verbindung steht, und die weiterhin einen Da- tenanforderuπgsausgang und Datenquittierungseingang und einen an ein Display angeschlossenen Ausgang aufweist, der Prozessor weist einen Speicheranfrageausgang und einen Auffrischungsausgaπg auf und gemäss der Erfindung enthält die Anordnung einen Adressenmultiplexer, dessen Ausgang an dem äusseren Datenbus angeschlossen ist und dessen eine Eingangsgruppe mit dem inneren Adressenbus verbunden ist, während eine andere Eingangsgruppe des Adressenmultiplexers im Gruπdzustaπd an dem Ausgang eines die anfänglichen Displayspeicheradresse beinhaltenden

Displayadresseπzählers angeschlossen ist, während der

Speicheranfrageausgaπg des Prozessors über eine die Takt¬ steuerung verzögernde Einheit mit Takteingängen des Spei¬ chers verbunden ist, der Auffrischungsausgaπg des Pro- zessors an einem Takteingang eines D-Flip-Flops und über eine Verzögerungseiπheit an dessem Löscheingang ange¬ schlossen ist, ein statischer Eingang des Flip-Flops mit dem Dateπanforderungsausgang der Katodenstrahlröhren¬ steuerung verbunden ist, ein Ausgang des Flip-Flops mit dem Wahleingaπg des Adressenmultiplexers und einem Ein- leseeiπgang des Pufferregisters verbunden sind, während ein invertierter Ausgang des Flip-Flops an dem stati¬ schen Eingang eines mit dem Taktsigπal der Anordnung ge¬ steuerten zweiten Flip-Flops angeschlossen ist, dessen Ausgang einerseits an dem Zählereiπgaπg des Displayad¬ resseπzählers, andererseits an dem Datenquittierungseiπ- gang der Katodenstrahlröhrensteuerung angeschlossen ist und mit dem Löscheingaπg des Displayadresseπzählers die Linie des Bildsynchronsignals des gesteuerten Displays verbunden ist.

Ein anderer Grundgedanke der Erfindung beruht auf der Er¬ kenntnis, dass bei der Zeicheπdarstellung (Abbildung) von "grossen Buchstaben" auf dem Bildschirm nur ein Viertel der Anzahl der bei der Abbildung von "kleinen Buchstaben" anbringbaren Zeichen Platz hat. Da die Anzahl der in dem die Zeichen beinhaltenden Feld des Speichers befindlichen Zellen der Anzahl der zur Abbildung der "kleinen Buch¬ staben" gehörenden Zeichen, zum Beispiel 2000 entspricht, besteht bei der Abbildung von "grossen Buchstaben" die Möglichkeit, die abzubildenden Zeichen nur in jeder zwei¬ ten Zelle zu speichern und die dazwischen befindlichen Zellen sind für Attributzeichen frei verwendbar. Bei einer derartigen Organisation ist die Behandlung der ab- zubildendeπ Zeichen unabhängig von der Anzahl der Attri-

butzeicheπ gleichbleibend, somit ist es nicht erforder¬ lich mit Prozessorunterstützuπg für die entsprechende Positionierung der sichtbaren Zeichen zu sorgen.

Bei der Abbildung von "grossen Buchstaben" kann mit Hil¬ fe von zwei Multiplexern und eines entsprechend geteilte Signale liefernden Taktgenerators erreicht werden, dass der zur Abbildung von "kleinen Buchstaben" verwendete Zeichengenerator auch für die Abbildung von "grossen Buchstaben" sorgen kann.

Die erfindungsgemässe Anordnung spart eine bedeutende Prozessorzeit ein im Vergleich zu den bekannten Mitteln mit ähnlicher Struktur und ermöglicht daneben" die Er- zeugung spezieller Bildschirmformate.

Dank der erwähnten vorteilhaften Eigenschaften kann trotz der einfachen Struktur aus der erfinduπgsgemässeπ Anord¬ nung eine solche, für allgemeine Zwecke verwendbare 8-Bit-Konfiguration ausgebildet werden, welche ein Ka- todenstrahlröhreπtermiπal enthält und eine einem Mikro¬ prozessor entsprechende Geschwindigkeit und Intelligenz aufweist. Alle diese Vorteile können auch so beurteilt werden, dass bei der Verwendung des Systems als allgemei- ner Mikroprozessor die Anwendung eines zusätzlichen Ka- todenstrahlröhrenterminals nicht erforderlich ist.

Kurze Beschreibung der Zeichnung

Die Ausführungsbeispiele werden anhand der beigelegten Zeichnung näher beschrieben.

In der Zeichnung zeigen:

Fig. 1 ein Blockschema der erfindungsgemässen An- Ordnung,

Fig ein Schema der die Taktsteueruπg verzögernden Einheit 18,

Fig ein Blockschema der zur Abbildung mit "grossen Buchstaben" gehörenden Anordnung.

Bevorzugte Ausführung der Erfindung

In Fig. 1 ist ein allgemeines Blockschema der erfinduπgs- gemassen systemtechπischeπ Anordnung veranschaulicht, welche im wesentlichen auf Z 80-Prozessorelemente aufge¬ baut ist. In der Figur sind in den einzelnen Blöcken die zum Verständnis der Funktion erforderlichen Eingänge und Ausgänge gekennzeichnet. Die verwendeten Zeichen sind mit den in den Katalogen der Herstellerfirmen verwende- ten identisch und bestehen in überwiegendem Masse aus der Kurzbezeichπung der englischen Benennung der entspre¬ chenden Funktion. Der Einfachheit halber wurden diese Bezeichnungen in der nachstehenden Tabelle zusammenge- asst :

Zeichen deutsche Bezeichnung englische Bezeichnung ADDR Adresse address

CAS Spaltenadresseπtakt columπ address strob

DAT Daten data DAT. OUT Datenausgaπg data out

DATA IN Dateneingaπg data in

DACK Datenquittieruπg data ackπowledge

DRQ Datenanforderuπg data request

Ld Einschreiben load MRQ Speicheraπ rage memory request

RAS Reihenadressentakt row address strob

RDY fertig ready

RFRSH Auffrischung refresh

SEL Auswahl select

Zu der Z 80-Prozessoranordπuπg gehören ein Prozessor 1, ein dynamischer Speicher 2 mit zufälligem Zugriff, ein ein festes Programm beinhaltender Programmspeicher 3, eine Katodenstrahlröhrensteuerung 4, eine die Steuerung des unmittelbaren Speicherzugriffes durchführende DMA- Steuereinheit 5, eine serielle Übertraguπgssteuereinheit 6, eine Zählerzeitgeberschaltuπg 7, ein Klaviatur-Inter- - face 8, ein Drucker-Interface 9, eine Port-Dekodierein- heit 10, ein Speicheradressen-Interface 11, eine Speicher- ausgangsantriebseinheit 12, ein Programmspeicheradressen- Interface 13, eine Programmspeicherausgaπgsaπtriebsein- heit 14, ein Taktgenerator 15, ein Frequenzteiler 16 und eine Busaπtriebseinheit 17, diese Einheiten sind auch in der bekannten Terminalsteuereinheit enthalten. Zwischen den Einheiten der Anordnung wird die Verbindung mittels eines inneren Datenbusses 101, eines inneren Ad- ressenbusses 100, eines äusseren Adressenbusses 102 und eines äusseren Datenbusses 103 aufgebaut. Die genannten bekannten Einheiten sind zum besseren Unterscheiden von den neuen Einheiten in der Zeichnung mit Hilfe einer

Doppellinie umgrenzt. In der Zeichnung wurden diejeni¬ gen Einheiten mit einer einfachen Linie gekennzeichnet, mit denen die bekannte Anordnung gemäss der Erfindung er¬ gänzt wurde. Die erste dieser Einheiten ist eine die Taktsteuerung verzögernde Einheit 18, deren innerer Auf¬ bau in Fig. 2 veranschaulicht wurde. Ihr einer Eingang ist mit dem Speicheranfrageausgang MRQ des Prozessors 1 verbunden, während ihr dementsprechender Ausgang mit dem einen Eingang des Speicheradressen-Interfaces 11 verbun- den ist, desweiteren ist je ein Ausgang der Einheit 18 mit den Takteingängen CAS und RAS des Speichers 2 in Ver¬ bindung. Eine derartige neue Einheit wird weiterhin durch einen Adressenmultiplexer 21 gebildet, dessen eine Ein¬ gangsgruppe mit dem inneren Adresseπbus 100, und dessen andere Eingangsgruppe mit dem Ausgang eines Display-

adressenzählers 22 verbunden ist. Der Ausgang des Adres¬ senmultiplexers 21 ist an dem äusseren Adressenbus 102 angeschlossen. Der Ladeeingaπg des Displayadressenzählers 22 ist mit einem von dem äusseren Datenbus 103 gesteuer- ten Displayaπfaπgsadresseπregister 23 verbunden. Ein Wahleingang SEL des Adressenmultiplexers 21 wird über eine Linie 203 von dem Ausgang Q des D-Flip-Flops 20 ge¬ steuert, wobei diese Linie 203 auch mit dem Ladeeingang Ld des Pufferregisteres 24 in Verbindung ist.

Die Steuerung des Displayadressenzählers 22 in den Grund¬ zustand wird über eine Linie 200 von der einen Flanke des Bildsynchronsignales des gesteuerten Displays gesichert, während für seine Versetzung in den folgenden Zustand über den Zählereiπgang CP der negierte Ausgang des D-

Flip-Flops 19 über eine Linie 204 sorgt, wobei die Linie 204 auch den Datenquittierungseiπgaπg DACK der Katoden¬ strahlröhrensteuerung 4 steuert. Die Steuerung der Flip- Flops 19 und 20 wird von einer aus Inverter 26, 27 NAND- Gatter 28 und Kondensator 29 bestehenden Logikschaltung anhand des Sigπales des Auffrischuπgsausganges RFRSH des Prozessors 1 vorgenommen. Ein Eingang D des Flip-Flops 20 ist über eine Linie 201 mit dem Datenaπforderungsaus- gaπg DRQ der Katodenstrahlröhrensteuerung 4 verbunden.

Der statische Eingang D des Flip-Flops 19 wird von dem negierten Ausgang des Flip-Flops 20 gesteuert, während sein Takteiπgang Cp an dem einen Ausgang des Frequenz¬ teilers 16 angeschlossen ist. Die Linie 202 ist über einen Inverter mit einem Zulassungseingang Eπ der Busantriebs¬ einheit 17 verbunden.

Der äussere Datenbus 103 ist über das Pu erregister 24 mit dem Dateneingang DATA IN der Katodenstrahlröhren- Steuerung 4 und weiterhin durch das Interface 25 mit den

Hintergrundspeichervorrichtungen der Anordnung verbind¬ bar.

Das Klaviatur-Interface 8 ermöglicht die Verbindung mit der Klaviatur, während das Drucker-Interface 9 die Ver¬ bindung mit dem Drucker sichert.

In Fig. 2 ist der Aufbau der die Taktsteuerung verzögern¬ den Einheit 18 veranschaulicht, die aus einem sich dem Speicheranfrageausgang MRQ anschliessenden Verstärker 40 und seriell nacheinander geschalteten Inverterπ 41, 42, 43 und 44, desweiteren einem Kondensator 45 besteht. Die einzelnen Elemente sichern eine geringmässige Verzögerung und Trennung, sowie sorgen für die zeit ässig entspre- chende Steuerung des Speicheradressen-Interfaces 11.

In Fig. 3 ist die Anordnung der zwischen dem Katodeπ- strahlröhrenmonitor 34 und der Katodenstrahlröhrensteue¬ rung 4 ausgebildeten Einheiten veranschaulicht, deren grundsätzliche Aufgabe in der Darstellung der entspre¬ chenden Zeicheπreihen auf dem Bildschirm besteht. Aehn- lich wie bei Figur 1 sind die bekannten Einheiten von einer Doppellinie umgeben.

Dieser veranschaulichte Teil der erfinduπgsgemässeπ An¬ ordnung enthält einen Zeichengenerator 30, dessen Ein¬ gänge A3 A9 über einen Zeichenbus 110 die die Zeichen bestimmenden Code von den Ausgängen CC0....CC6 der Ka¬ todenstrahlröhrensteuerung 4 empfangen, während die Ein- gäπge A0, AI, A2 des Zeichengenerators 30 die Auswahl der die Zeichen bsstimmenden Reihen ermöglichen. Ausgän¬ ge LC0....LC3 der Katodenstrahlröhrensteuerung 4 liefern Steuersignale der Zeichenreihen. Der Ausgang des Zeichen¬ generators 30 ist mit parallelen Eingängen eines Schrittregisters 31 verbunden, dessen serieller Ausgang

an einem seriellen Eingang einer Videosigπal-Dekodier- und Antriebs-Einheit 33 angeschlossen ist. Die Betriebs¬ art der Anzeige wird von dem Zustand eines Pipe-Line-Re- gisters 32 vorgegeben, welches über einen Steuersignal- Bus 111 mit der Katodenstrahlröhrensteuerung 4 und un¬ mittelbar mit der Einheit 33 verbunden ist. Die Einheit 33 steuert unmittelbar den Katodenstrahlröhren-Monitor 34.

Zu den bekannten Elementen der Anordnung gehören weiter¬ hin ein Taktgenerator 39 und ein von hier gesteuerter Frequenzteiler 38, der Impulsformung auch durchführt.

Gemäss der Erfindung werden zwei Multiplexer 36 und 37 verwendet, wobei Eingänge AI.... A4 und Bl, B2, B3 des

Multiplexers 36 mit den Eingängen LC0....LC3 der Zeich¬ nung entsprechend verbunden sind, während Ausgänge Y1....Y3 des Multiplexers 36 an den Eingängen A0....A2 des Zeicheπgeπerators 30 und der Ausgang Y4 an einem Video-Sperreingaπg VT der Einheit 33 angeschlossen sind. Ein Ausgang Yl des Multiplexers 37 ist über eine Linie 302 mit dem das Schiften (Verschieben) des Schrittregi¬ sters 31 steuernden Takteiπgang Cp verbunden, während ein Ausgang Y2 des Multiplexers 37 über eine Linie 303 mit einem Steuereiπgaπg des Pipe-Line-Registers 32 ver¬ bunden ist. Ein Ausgang AI des Multiplexers 37 ist un¬ mittelbar an dem Ausgang des Taktgenerators 39 ange¬ schlossen, dessen Frequenz zum Beispiel 12,5 MHz beträgt. Ein weiterer Ausgang A2 des Multiplexers 37 ist mit dem ein achtfaches Teilerverhältnis aufweisenden Ausgang :8 des Frequenzteilers 38 verbunden. Dieser Ausgang führt über eine Linie 304 an einen Takteingang CL der Kato¬ denstrahlröhrensteuerung 4. Der Frequenzteiler 38 weist weiterhin Ausgänge :2 und :16 zur Erzeugung einer hal- ben und einer sechzehnten Teilung auf, welche mit den

jeweiligen Eingängen Bl und B2 des Multiplexers 37 ver¬ bunden sind.

Der äussere Datenbus 103 ist an einem Speicherregister 35 angeschlossen, dessen Ausgang mit dem Wahleiπgang SEL der beiden Multiplexer 36, 37 verbunden ist.

Die erfindungsgemäss ausgebildete Prozessoranordnung funk¬ tioniert folgenderweise:

Anhand der Figur 1 wird die Auffrischung des Informations¬ gehaltes des Bildschirmes erläutert. Bei dem auf die er¬ wähnten bekannten Z 80 - Prozessorelemente aufgebauten Terminal wird die Auffrischung durch den an dem Daten- anforderungsausgang DRQ der Katodenstrahlröhrensteuerung

4 erscheinenden aktiven Zustand ausgelöst, wobei dieser Zustand an den Fertig-Eingang RDY der DMA-Steuereinheit

5 geschaltet wird (diese Verbindung ist bei der erfin- dungsgemässen Anordnung nicht aufgebaut). Die DMA-Steuer- einheit 5 ist auf Byte-Übertragung initiert (ausgelöst).

Auf Wirkung der Dateπaπforderung übernimmt die DMA-Steuer¬ einheit 5 die Steuerung des Systems von dem Prozessor 1 und führt eine regelmässige Speicher/Port-Operation durch, welche ein Byte des gesamten Bildgehaltes aus dem Spei- eher 2 zu der Katodenstrahlröhrensteuerung 4 leitet, dann gelangt die Steuerung des Systems wieder zu dem Pro¬ zessor 1. Dieser Vorgang wiederholt sich zyklisch. Wenn die Taktsignale des Systems eine Frequenz von 2,5 MHz aufweisen und auf dem Bildschirm- 2000 Zeichen abbildbar sind, wird zur Auffrischung des gesamten Bildgehaltes eine Zeit von ca. 8ms beansprucht. Das bedeutet gleich¬ zeitig, dass der Prozessor 1 während einer Abbildungs¬ periode eines Bildes mit einer Zeitdauer von 20 ms eine frei ausnutzbare Zeit von nur 20 - 8 = 12 ms aufweist.

Unabhängig von der hier geschilderten Bildgehaltauf¬ frischung benötigt der einen dynamischen Aufbau aufwei¬ sende Speicher 2 ebenfalls eine eigene Auffrischung, um die gespeicherte Information aufrechthalten zu können. Der übliche Auf rischungsbedarf der dynamischen Spei¬ cher mit zufälligem Zugriff beträgt je 2 ms 128 Auffri- schuπgszyklen, d.h. durchschnittlich je 15,625 Microse- kuπde jeweils einen Zyklus. Das System auf der Basis von Z 80-Prozessor löst diese Auffrischung auf die Weise, dass es bei dem Einlesen eines jeden Operatioπscodes ein Auffrischungssigπal erzeugt, welches an seinem Auffri- schungsausgang REFRSH erscheint, gleichzeitig damit steuert es den Speicheranfrageausgaπg MRQ und auf den unteren sieben Bits seines Adresseπbusses generiert es eine Auffrischuπgsadresse , welche je Auffrischung um je¬ weils eins fortschreitet und sich je 128 Auffrischungs- zykleπ wiederholt. Auf diese Weise erfolgt bei jeder Speicherauffrischung ein sogenanntes "unvollständiges" Lesen aus dem Speicher 2, was zur Erhaltung der gespei- cherten Information ausreichend ist.

Ein 2,5 MHz-Prozessor des Types Z 80 erzeugt auch im Falle eines in Hinsicht auf die Auffrischung vorstell¬ baren ungünstigsten Programmlaufes die Auffrischuπgszyk- len mit einer Häufigkeit von 7,6 Microsekunden. Der Spei¬ cher 2 ist deshalb auch im ungünstigsten Falle minde¬ stens zweifach überaufgefrischt.

Zum Verständnis der er indungsgemässeπ Lösung ist noch die Prüfung des Zeitbedarfes der Auffrischung des Bild¬ inhaltes erforderlich. Das die üblichen 2000 Zeichen be¬ inhaltende Bild (25 Reihen, je Reihe 80 Zeichen) hat eine Zeitdauer von 20 ms. Wenn nun von der gesamten Bildzeit die Rücklaufzeit abgezogen wird, ergibt sich, dass die Katodenstrahlröhrensteuerung 4 im Durchschnitt

je 8 Microsekuπden je ein Zeichen anfordert.

Das Wesen der Funktion der erfindungsgemässen Anordnung besteht darin, dass die Erfüllung des Informationsbedar- fes des Bildschirmes mit der Auffrischung des dynami¬ schen Speichers 2 in Verbindung gebracht wird, und so¬ gar - wie nachstehend ersichtlich ist - das Auslesen der Zeicheπinformation gleichzeitig auch das Auffrischen des Speichers 2 löst. Die Möglichkeit dafür bietet der Umstand, dass die die Speicherauffrischung steuernden Zyklen im Durchschnitt in Zeitintervällen von 7,64,us erfolgen, der Bildschirm beansprucht im Durchschnitt nach Ablauf von Zeitabständen von 8 ,us ein neues Zei¬ chen und zum Auffrischen des dynamischen Speichers ist es ausreichend, den Speicherzugriff (Lesen) im Verhält¬ nis dazu um das Zeifache seltener zu starten. Die ein¬ ander folgenden Zeichen befinden sich darüberhinaus auf einander folgenden Adressen, somit ist die Reihenfolge des Auslesens der Zeichen auch für die Auffrischung ent- sprechend. Wenn jedoch der Bildschirm keinen Empfang neuer Zeichen beansprucht (zum Beispiel während des Rücklaufes), dann ist die Speicherauffrischung auf die beschriebene herkömmliche Weise weiter durchzuführen. In bereinstimmung damit werden gemäss der Erfindung die zur Auffrischung des Informationsinhaltes des Bild¬ schirmes erforderlichen Daten während des Auffrischungs¬ zyklus des Z 80-Prozessors aus dem Speicher 2 ausgele¬ sen und an die Katodenstrahlröhrensteuerung 4 weiterge¬ leitet und damit wird auch der Speicher 2 aufgefrischt.

Die zur Auffrischung des Bildinhaltes erforderliche In¬ formation wird auf den einander folgenden Adressen des Speichers 2 gespeichert. Da der Speicher 2 ausser der Speicherung der den Bildinhalt bildenden Zeichen auch für eine Reihe anderer Zwecke verwendet werden kann, ist

seine Informationsspeicherkapazität wesentlich höher als die zur Bildauffrischung erforderliche. Das Auslesen der Zeicheniπfor atioπ wiederholt sich bei jedem Bild zyk¬ lisch. Es ist somit verständlich, dass an dem Anfang eines jeden Bildes die sich auf den Speicherplatz der Bildauffrischungsiπformatioπ beziehende Anfaπgsadresse zu bestimmen ist. Diese Aufgabe versieht das Aπfaπgsad- ressenregister 23, in welches die Port-Dekodier-Einheit 10 anhand der Steuerung des Prozessors 1 über den äusse- ren Datenbus 103 die erwähnte Anfangsadresse einschreibt, d.h. genauer deren höchststelleπwertigen ersten acht Bits. Zur Adressierung des Speichers 2 sind sechzehn Bits erforderlich. Am Anfang eines jeden Bildes erhält die An¬ ordnung von dem gesteuerten Display über die Linie 200 ein Synchronsignal, welches in den sechzehπbitigen

Displayadresseπzähler 22 diese Anfangsadresse aus dem Displayaπfangsadressenregister 23 einschreibt (der Wert der unteren acht Bits wird in diesem Falle als Null an¬ genommen) .

Der Adresseπmultiplexer 21 verbindet den äusseren Adres-- seπbus 102 in Abhängigkeit von dem Wert des an seinem Wahleingaπg SEL befindlichen Signals mit dem inneren Ad- resseπbus 100 oder mit dem Ausgang des Displayadressen- Zählers 22. Im Grundzustaπd ist der innere Adressenbus 100 mit dem äusseren Adressenbus 102 verbunden.

Der Prozessor 1 führt wie obenbeschrieben zyklisch Spei¬ cherauffrischungsoperationen durch, während er dabei sei- nen Auffrischungsausgaπg RFRSH und seinen Speicheraπfrage- ausgang MRQ in den aktiven Zustand steuert. Auf Wir¬ kung dessen trennt das auf der Linie 202 erscheinende Signal durch Sperrung des Zulassuπgseinganges Eπ der Bus¬ antriebseinheit 17 den äusseren Datenbus 103 von dem inneren Datenbus 101 und steuert über den Inverter 26

das Flip-Flop 20. Der Zustand des letzteren ändert sich nur dann, wenn die Katodenstrahlröhrensteuerung 4 die Eingabe eines Zeichens erfordert und diesen Umstand der aktive Zustand des Datenanforderungsausgaπg DRQ meldet, welcher den statischen Eingang des Flip-Flops 20 steuert. Da nun gerade die Erfüllung der Datenanforderuπg geprüft wird, soll nun angenommen werden, dass der Zustand des Datenanforderungsausganges aktiv war und das Flip-Flop 20 in den anderen Zustand umkippte. Daraufhin aktivisiert der aktiv werdenden Ausgang Q über die Linie 203 den

Wahleingang SEL des Adressenmultiplexers 21 und der Aus¬ gang des Displayadressenzählers 22 schaltet sich an den äusseren Adressenbus 102. Die Adresse des Speichers 2 wird nun durch die in dem Displayadressenzähler 22 ge- speicherte und gemäss Obigem eingestellte Speicheranfangs¬ adresse bestimmt, auf welcher der Wert des aktuellen auf¬ zufrischenden Zeichens enthalten ist.

Der aktive Zustand des Speicheranfrageausganges MRQ des Prozessors 1 steuert die die Taktsteuεrung verzögern¬ de Einheit 18 (Fig. 2) und anderen Ausgängen erscheinen nacheinander die Steuersignale der eine entsprechende Polarität aufweisenden Takteingä ^' nge RAS und CAS, darunter das Zulassungssignal des Speicheradressen-Interfaces 11, welches ermöglicht, dass der an den äusseren Adressen¬ bus 102 geschaltete Wert den Speicher 2 adressiert. Auf Wirkung der Adressierung erscheint der Code des Zeichens auf dem äusseren Datenbus 103 und gelangt an den Eingang des Pufferregisters 24. Die Adressierung des Speichers 2 versieht somit gleichzeitig auch dessen Auffrischung. Am Ende des Auffrischungszyklus des Prozessors 1 kippt die hintere Flanke des Signals des Auffrischuπgsausganges RFRSH nach einer aus Inverter 27, Kondensator 29 und NAND-Gatter 28 bestehenden Verzögerung und Signalformie- rung das Flip-Flop 20 in den Grundzustand, worauf sich

der über die Linie 203 auf den äusseren Datenbus 103 her¬ ausgeholte Zeichenwert in das Pufferregister 24 ein¬ schreibt, dann stellt sich der Adressenmultiplexer 21 in den Grundzustand zurück. Auf das nachfolgende Takt¬ signal kippt das Flip-Flop 19 um und verschiebt (schif¬ tet) unter Steuerung der Linie 204 den Displayadressen¬ zähler 22 um eins weiter, was der Adresse des nachfolgen¬ den Zeichens entspricht, gleichzeitig damit steuert es den Datenquittieruπgseingang DACK der Katodenstrahlröhren¬ steuerung 4. Auf Wirkung des letzteren liest die Katoden¬ strahlröhrensteuerung die in dem Pu ferregister 24 ge¬ speicherten Zeichenwerte ein und das Herausholen der Zei¬ chen ist damit beendet.

Dieser Vorgang wiederholt sich solange, bis die Übertra¬ gung des gesamten Bildinhaltes beendet ist. Bei Beendi¬ gung des Bildes kommt über die Linie 200 ein Bildsynchron- sigπal an, welches den Displayadressenzähler 22 in den Grundzustand steuert und von der Anfaπgsspeicheradresse beginnt ein sich auf das gesamte Bildschirmgebiet bezie¬ hender neuer Auffrischungszyklus.

Wenn während des Au frischuπgszyklus des Prozessors 1 die Katodenstrahlröhrensteuerung 4 das Einholen eines neuen Zeichens nicht erfordert, steuert diese ihren Datenan- forderungsausgaπg DRQ nicht (zum Beispiel während des Bildrücklaufes) an, und in diesem Falle kommt die bekann¬ te herkömmliche Speicherauffrischung zur Geltung. Bei dem Wechsel der beiden verschiedenen Auffrischungsarten treten unvermeidlich Asynchroπitäten auf, diese verur¬ sachen jedoch dank der mindestens zweifachen Überauffri¬ schung keine Probleme. Auf die hier beschriebene Weise erfolgt somit die Auffrischung des Bildschirmes während derjenigen Zyklen des Prozessors 1 automatisch, während welcher der dynamischen Speicher aufzufrischen ist, auf

diese Weise wurde der Zeitbedarf der von je Bild von 20 ms jeweils 8 ms beanspruchenden gesonderten Bildauffri¬ schung vollkommen eingespart.

Nachfolgend wird auf Figur 3 Bezug genommen. Der bekann¬ te Teil der hier veranschaulichten Anordnung entspricht der Steuereinheit des Types 8275 der Firma INTEL und deren Funktion ist auf den Seiten 43-90, Abschnitt 7 des erwähnten Handbuches beschrieben. Auf diese Funktion wird nur in einem zum Verständnis der erfindungsgemässen Anordnung erforderlichen Mass hingewiesen.

Der Zeicheπgenerator 30 wird von einem nur lesbaren Spei¬ cher mit einer Kapazität von 1 kbyte gebildet, mit dessen Hilfe ein üblicher Zeichenvorrat mit 128 Elementen mit einer 8 x 8- Matrix gerade realisierbar ist.

Die Katodenstrahlröhrensteuerung 4 speichert eine einer Reihe entsprechende Anzahl an Zeichen und sendet auf je- des achte Taktsignal des Taktgenerators 39 einen für je ein nachfolgendes Zeichen charakteristischen Code über den Zeichenbus 110 anden Zeichengenerator 30, welcher bei jedem Zeichen auf seinen parallelen Ausgang die zur gegebenen Zeichenreihe des betreffenden Zeichens gehörende Kombination herausgibt, welche sich pro je acht Takte in das Schrittregister 31 einschreibt. Das Schrittregister 31 wird von den Taktsignalen, die eine nicht geteilte Frequenz aufweisen, geschif¬ tet, somit erhält an dessem seriellen Datenausgang die Videosignal-Dekodier- und Antriebs-Einheit 33 je Zeichen und je Reihe jeweils acht Informatioπsbits. Die Ausgänge LC0....LC3 der Katodenstrahlröhren¬ steuerung 4 bestimmen, welche der 10 Rasterreichen auf dem Bildschirm zu einer gegebenen Zeichenreihe ge- hört. Unter den letzten 2 Reihen zum Beispiel ist der Aus-

gang LC3 hochwertig, und dieser steuert den Videosperr¬ eingang VT der Einheit 33, d. h. die letzten zwei Reihen sind immer dunkel, was dem Zwischenraum der Zeichenrei¬ hen entspricht. Zum Unterscheiden der 8 Reihen innerhalb der Zeichen sind die Signale der Ausgänge LC0....LC2 ausreichend.

Auf Wirkung des Empfanges von Attributzeichen leitet die Katodenstrahlröhrensteuerung 4 über einen Steuersignalbus 111 entsprechende Steuersignale an das Pipe-Line-Register 32 und dieses schreibt einen von ihren Werten abhängigen Zustand (zum Beispiel Herausheben, Blinken, usw) für die Einheit 33 vor. Die Betriebsweise zur Abbildung von Zei¬ chen mit Abmessungen von 8 x _8 wird im weiteren als "Kleinbuchstaben-Betriebsweise" bezeichnet und dabei funktioniert die in Figur 3 veranschaulichte Anordnung auf be annte Weise.

Besteht nun die Aufgabe in der Abbildung von Zeichen mit Abmessungen von 16 x 16, ist dafür die "Kleinbuchstaben- Betriebsweise" nicht mehr ausreichend. Eine grössere Zeicheπabbilduπg ergibt eine Bedienbarkeit aus grösserer Entfernung und ist gut auf allen solchen Gebieten ver¬ wendbar, wo auf der Bildschirmfläche die Abbildung einer kleineren Informationsmenge ausreichend ist.

Die Abbildung von Zeichen mit Abmessungen von 16 x 16 stellt eine optioneile Möglichkeit der Anordnung nach Figur 3 dar, welche in Abhängigkeit von dem Inhalt des Speicherregisters 35 über den Datenbus 103 ausgewählt werden kann. Die Funktion ist indiesem Falle folgende:

Das Speicherregister 35 steuert die Wahleingäπge SEL der Multiplexer 36 und 37 in den .aktiven Zustand, auf Wirkung dessen schalten sich deren mit B gekennzeichneten Ein-

g nge an die Ausgänge. Es kann nun beobachtet werden, dass sich auf die Linie 303 anstelle des vorherigen Aus¬ ganges :8 der Ausgang :16 schaltet, während sich auf die Linie 302 anstelle des Ausganges ;1 der Ausgang -.2 schaltet. Diese Lösung ist im wesentlichen mit jener gleichwertig, wenn in Hinsicht auf das Schrittregister 31 und das Pipe-Line-Register 32 die Frequenz des Takt¬ generators 39 halbiert werden würde.

Auf dem Zeichenbus 110 der Katodenstrahlröhrensteuerung 4 erscheinen die Code der einer Reihe entsprechenden ge¬ samten Zeichen je Rasterreihe unveränderlich. Bei der Schaltung gemäss Figur 3 kann beobachtet werden, dass der sich am schnellsten ändernde Ausgang LC0 in der "Grossbuchstaben-Betriebsweise" nicht angeschlossen ist, anstelle dessen sind die Ausgänge LC1....LC3 ordnungs- gemäss mit den entsprechenden Eingängen B1....B3 verbun¬ den. Auf diese Weise schreitet der Zeichengenerator 30 je zwei Zeichenreihen um je eine Reihe weiter, und das Auslesen der zum Abbilden von einer Zeichenreihe gehö¬ renden acht Rasterreiheπ erfolgt während der Dauer von 16 Rastereiheπ. Dieses ergibt im Resultat eine Vergrösse- rung der senkrechten Abmessungen des abzubildenden Bildes auf das Zweifache.

Das Auslesen des Schrittregisteres 31 beansprucht eben¬ falls eine zweifache Zeitdauer, d.h. in waagerechter Richtung erhält die Einheit 33 in jedem zweiten Raster¬ punkt eine neue Information durch das Schiften des Schrittregisters 31.

Die ursprünglich waagerecht eine Breite von acht Raster¬ punkten aufweisenden Zeichen erhalten somit eine Breite von 16 Rasterpuπkten. Auf diese Weise ist in das Schritt- register nur in jedem 16 Takt einzuschreiben. Diese Be-

dingung wird durch die über die Linie 303 an den Lade¬ eingang LOAD ankommenden, in dem vorliegenden Fall eine sechzehπfache Teilung aufweisenden Taktsignale gesichert. In der "Grossbuchstaben-Betriebsweise" erhöht sich das Gebiet der abgebildeten Zeichen auf das Vierfache.

Es wurde erwähnt, dass aus dem Schrittregister 31 nur in jedem zweiten Taktsignaltakt eine neue Bildinformation an die Einheit 33 ankommt. Da sich der Takt der Katoden- strahlröhrensteuerung 4 über die Linie 304 in der "Bross- buchstabeπ-Betriebsweise" nicht änderte, kann es so scheinen, als würde jedes zweite Zeichen bei einer der¬ artigen Fuktioπ verloren werden. Wenn die Speicheruπg der Zeichen in dem Speicher 2 entsprechend der "Kleiπbuch- stabeπ-Betriebsweise" durchgeführt werden würde, wäre dies tatsächlich der Fall. In der "Grossbuchstaben-Bet¬ riebsweise" haben jedoch auf dem Bildschirm nur höchstens 500 Zeichen Platz im Gegensatz zu der in dem vorangehen¬ den Fall genannten Anzahl von 2000, deswegen kann ohne Schwierigkeiten gelöst werden, dass die einzelnen Zeichen des darzustellenden Textes auf jeder zweiten Speicher¬ adresse angeordnet werden.

Auf diese Weise wird jeder zweite Speicherplatz frei, und die zum Auslesen dieser erforderliche Zeit steht zur Verfügung. Nach einem Aspekt der Erfindung können diese zum Beispiel ungeraden Takte und Speicheradressen zur Wei- terleituπg von Attributzeichen genutzt werden. Die in Fi¬ gur 1 veranschaulichte Anordnung leitet die Attributzei- chen auf gleiche Weise wie die abzubildenden Zeichen an die Katodenstrahlröhrensteuerung 4 weiter, die jedoch diese erkennt und bei Ankommen von Attributzeicheπ auf den Zeichenbus 110 einen für den Zeichengenerator 30 neu¬ tralen Zustand gibt und den dem Attributzeicheπ ent- sprechenden Code über den Steuersigπalbus 111 an das Pipe-

Line-Register 32 weiterleitet, welches die Einheit 33 in einen dem Attributzeichen entsprechenden Zustand ver¬ setzt. Da nur in jedem zweiten Takt eine Dateπweiterlei- tung von dem Schrittregister 31 erfolgt, bleibt die Wei- terleitung der Attributzeichen in Hinsicht auf den Bild¬ schirm unsichtbar und beeiπflusst nicht die wirkliche Position der abgebildeten Zeichen.

Die in Figur 3 veranschaulichte Anordnung ist also mit einem Zeichengenerator mit einer Kapazität von 1 kbyte in der Lage, Zeichen mit einer Abmessung von 16 x 16 ab¬ zubilden und sogar zu jedem Zeichen ein Attributzeichen zuzuordnen. Die Verwendung der Attributzeicheπ wirkt auch bei beliebiger Häufigkeit nicht störend auf die Abbildung der Zeichen.