RELACIONADO

DESCRIPCIÓN

OBJETO DE LA INVENCION

La presente invención se refiere a un circuito integrado fotónico programable que comprende al menos un módulo o núcleo fotónico programable, y / u otras unidades fotónicas como bloques específicos de alto rendimiento, capaces de implementar procesamiento de señales multipropósito, mediante la programación adecuada de sus recursos y el encaminado dentro de los circuitos y bloques para lograr un funcionamiento multifuncional y la selección de sus puertos de entrada y salida. La invención también se refiere a circuitos integrados fotónicos programables escalables dispuestos en un enfoque modular multinúcleo para aumentar la potencia de procesamiento del sistema general y / o agregar una multitud de funcionalidades habilitadas por circuitos fotónicos complejos y la paralelización, así como los métodos de operación relacionados.

ANTECEDENTES DE LA INVENCION

La fotónica multifuncional programable (PMP) busca diseñar configuraciones comunes y multipropósito de hardware óptico integrado que puedan implementar una amplia variedad de funcionalidades mediante la programación adecuada de un gran conjunto de elementos o unidades de procesamiento básico reconfigurables. Diversos autores han cubierto trabajos teóricos proponiendo diferentes configuraciones y principios de diseño para circuitos programables basados en divisores de haz en cascada o interferómetros Mach-Zehnder (MZIs). Estas propuestas ofrecen soluciones de hardware versátiles para implementar circuitos programables, pero ninguna de ellas aborda los desafíos de escalabilidad que limitan su evolución y uso práctico.

El rendimiento de la fotónica multifuncional programable y su capacidad para realizar operaciones complejas es proporcional al número de unidades sintonizables y elementos básicos de procesamiento que se puedan integrar. Estas arquitecturas están plagadas de limitaciones similares a las que se enfrenta la electrónica integrada en relación con la cantidad de transistores por chip. En el caso de los circuitos fotónicos integrados multipropósito programables, las demostraciones experimentales reportadas hasta ahora son principalmente pruebas de concepto con integración a pequeña escala de elementos sintonizables. Los límites de escalabilidad surgen de: el número máximo de unidades básicas incorporadas en el chip, que a su vez están limitadas por la huella y el tamaño de la retícula del proceso de litografía empleado, las pérdidas acumuladas dentro del circuito y las interfaces ópticas, la capacidad de interconexión y empaquetamiento un gran número de puertos electrónicos y, finalmente, la capacidad de interconectar un gran número de puertos ópticos

Con respecto a las pérdidas acumuladas, incluso considerando una cantidad ilimitada de celdas unitarias programables, el tamaño máximo del circuito estará limitado por la pérdida de potencia óptica debido a la propagación a través de las guías de onda y componentes dentro del núcleo del procesador.

Con respecto a la interfaz eléctrica, el enrutamiento eléctrico de las señales de control impone una sobrecarga del sistema que consume una parte valiosa del diseño. En algunos casos, la distribución de las pistas de enrutamiento exige una redistribución ampliada de los componentes ópticos sobre el circuito para garantizar la coincidencia entre la capa eléctrica en el chip y la capa óptica. Esto crea problemas de tamaño y limita la densidad de integración final.

Es común encontrar una programación ineficiente en procesadores fotónicos programables de un solo núcleo a gran escala cuando se requiere el uso de bloques de construcción periféricos de alto rendimiento. Este problema surge cuando la ubicación de los bloques de construcción de alto rendimiento no es óptima para la funcionalidad requerida y la señal se ve obligada a viajar distancias relativamente largas a través del núcleo. Esto introduce pérdidas adicionales en el circuito y aumenta la necesidad de recursos en el procesador, que se emplean solo con fines de interconexión interna.

Para mitigar las limitaciones antes mencionadas, se requiere una solución que permita escalar el número de celdas unitarias programables en el circuito.

Los procesadores multinúcleo son bien conocidos en el ámbito de la electrónica, donde estas arquitecturas giran en torno a la utilización de dos o más unidades de cálculo o núcleos colocados en un solo procesador. La arquitectura se basa en una estrategia de "divide y vencerás" dentro de un ciclo de reloj dado en el que cuando la limitación física presenta desafíos de escalado, se adopta un enfoque de "escalamiento hacia afuera" [Add ref., 10.1.1.687.5977, (Venu, 2011) ].

En el ámbito de los circuitos ópticos integrados (PICs) se han propuesto algunas arquitecturas multinúcleo, principalmente para implementar redes de interconexión en chip, que a su vez se aplican a centros de datos y transceptores. Estas soluciones emplean diferentes tipos de núcleos: conmutadores de matriz de puntos de cruce fotónicos, enrutadores de circuito de selección y transmisión fotónica y multiplexación por división de longitud de onda (WDM) y procesadores electrónicos.

1. Conmutadores de punto de cruce [(A. Shacham, 2007), (Lúea Ramini, 2012)]:

Este enfoque se basa en la conexión de núcleos que implementan matrices de conmutación de puntos cruzados. Cada "unidad básica" de este enfoque suele estar compuesta por resonadores de anillo dispuestos en un diseño de matriz, con la unidad básica presente en cada nodo. Algunas implementaciones también incluyen el uso de buses de guía de ondas multicanal que integran la operación de multiplexación por división de longitud de onda.

2. Enrutamiento de diffusion y selección cíclica WDM [(T. Alexoudi, 2019), (Martijn Heck, 2014)]:

Este enfoque se basa en el uso de dispositivos MUX-DEMUX tales como los MUX- DEMUX de arrays de guiaondas y/o árboles de difusión de señal basados en acopladores direccionales o MMI, junto con unidades selectivas, en forma de amplificadores ópticos semiconductores o resonadores en anillo.

3. Procesadores electrónicos multinúcleo asistidos por dispositivos fotónicos

Este enfoque se basa en procesadores electrónicos interconectados mediante enlaces fotónicos. Para su implementación, la arquitectura requiere utilizar componentes fotónicos que realizan la transición del dominio electrónico al dominio óptico (moduladores) y fotodetectores para traducir la señal del dominio óptico al dominio electrónico que se encuentra en cada núcleo. La interconexión entre núcleos electrónicos se realiza mediante una red fotónica mediante diferentes técnicas

Estos enfoques tienen algunos atributos en común, a saber: a. Núcleos fotónicos:

1. Se basan en bloques fijos de aplicación específica (matrices de conmutación y / o demultiplexores) generalmente aplicados al enrutamiento de red o interconexiones ópticas (es decir, que no llevan a cabo tareas de procesamiento de señales ópticas).

2. Se basan en conmutadores en lugar de acopladores sintonizables, es decir, ambos núcleos operan con estados digitales de encendido / apagado representados por un 1 o un 0 respectivamente programando el conmutador en estado de bar (estado 1) o cross (estado 0) respectivamente, mientas que los estados intermedios entre el 0 y el 1 no se emplean.

3. Son fijos y rígidos en sus diseños. Si bien ambos pueden usarse para enrutar el canal de manera selectiva a varias salidas, no pueden usarse para realizar ninguna otra función o replicar cualquier otro circuito según la demanda. b. Núcleos eléctrónicos:

1. La fotónica solo se emplea para asistir en la interconexión entre núcleos electrónicos.

2. Se requieren componentes fotónicos, electroópticos y optoelectrónicos en cada interfaz con el núcleo electrónico

DESCRIPCION DE LA INVENCION

La invención aquí descrita resuelve los problemas de escalabilidad y rendimiento descritos anteriormente para circuitos integrados fotónicos programables y permite el diseño e implementación de circuitos integrados fotónicos programables escalables mediante una arquitectura multinúcleo donde dos o más núcleos fotónicos programables y / o bloques de alto rendimiento adicionales, se conectan entre sí para proporcionar una clara ventaja técnica a los enfoques actuales en términos de facilidad de fabricación de circuitos a gran escala, rendimiento, interconexión eléctrica / óptica y escalabilidad. Además, el enfoque modular multinúcleo permite la configuración rápida y eficiente de operaciones de procesamiento y / o cálculos en paralelo y multitarea y la explotación de sus ventajas inherentes. El objeto de la invención se basa en la interconexión de núcleos de procesadores fotónicos programables multifuncionales. Cada núcleo incluye una disposición reconfigurable de puertas fotónicas dispuestas en malla de guías de ondas ópticas. Cada puerta es capaz de realizar operaciones analógicas básicas sobre sus señales ópticas de entrada (división de potencia óptica y desplazamiento de fase reconfigurables de forma independiente). Además, cada núcleo puede incluir un conjunto de bloques fotónicos de alto rendimiento diseñados específicamente para realizar operaciones fotónicas y electroópticas complejas. La combinación e interconexión de los componentes / recursos anteriores define un solo módulo o núcleo. Por tanto, y a la vista de lo anterior, se puede observar que el presente objeto de la invención permite la implementación de uno o varios circuitos fotónicos simultáneos y / o transformaciones lineales multipuerto mediante la programación adecuada de sus recursos, es decir de los circuitos de cada núcleo y los puertos de entrada y salida.

La invención se refiere a circuito integrado fotónico programable que comprende:

- al menos dos bloques fotónicos, donde al menos uno de los al menos dos bloques fotónicos es un núcleo fotónico programable que comprende: i. una disposición de malla de guías de ondas ópticas reconfigurables de puertas fotónicas configuradas para realizar operaciones analógicas ópticas; en el que el al menos un núcleo fotónico programable está configurado para ser programado y reconfigurado para ofrecer tareas de procesamiento de señales a través de una propagación de señales recursiva, no recursiva o una propagación de señales recursiva y no recursiva combinada.

Opcionalmente, cada uno de los al menos un núcleo fotónico programable comprende además un conjunto de bloques fotónicos internos de alto rendimiento configurados para realizar operaciones fotónicas y electroópticas.

Opcionalmente, cada uno de los al menos un núcleo fotónico programable comprende además puertos de E/S ópticos, en el que cada uno del al menos un núcleo fotónico programable está conectado a al menos un núcleo fotónico programable a través de los puertos E/S ópticos. Opcionalmente, cada uno de los al menos un núcleo fotónico programable comprende además un conjunto de bloques fotónicos de transición de alto rendimiento configurados para realizar operaciones fotónicas y electroópticas y, además, para ser conectado a los puertos E/S ópticos.

Opcionalmente, cada uno del al menos un núcleo fotónico programable se combina con una red de comunicación configurada para enrutar las señales ópticas de cada uno de los al menos un núcleo fotónico programable.

Opcionalmente, cada uno del al menos un núcleo fotónico programable está conectado a un núcleo fotónico programable adyacente.

Opcionalmente, cada uno de los al menos un núcleo fotónico programable comprende además una capa auxiliar de conmutación o enrutamiento.

Opcionalmente, cada uno de los al menos un núcleo fotónico programable está conectado a un núcleo fotónico programable no adyacente.

Opcionalmente, cada uno del al menos un núcleo fotónico programable está conectado directamente a través de al menos un puerto de E/S óptico a una red de distribución.

Opcionalmente, la red de distribución que conecta al menos un núcleo fotónico programable está configurada para distribuir bloques de enrutamiento dedicados en cada núcleo fotónico programable.

Opcionalmente, la red de distribución que conecta el al menos un núcleo fotónico programable está configurada para distribuir bloques de enrutamiento dedicados en un subsistema centralizado.

Opcionalmente, el al menos un núcleo fotónico programable se distribuye sobre una capa bidimensional.

Opcionalmente, el al menos un núcleo fotónico programable está distribuido sobre capas apiladas tridimensionales, comprendiendo cada capa un núcleo fotónico programable. Opcionalmente, el al menos un núcleo fotónico programable se distribuye sobre capas apiladas tridimensionales, comprendiendo cada capa al menos un núcleo fotónico programable.

Opcionalmente, circuito integrado fotónico programable comprende además conectores o acopladores ópticos configurados para permitir una interconexión entre el al menos un núcleo fotónico programable de la capa o capas.

Opcionalmente, circuito integrado fotónico programable comprende además una plataforma integrada en la que los núcleos fotónicos están interconectados físicamente.

Opcionalmente, los al menos un núcleos fotónicos están conectados óptica y eléctricamente.

Opcionalmente, el circuito integrado fotónico programable comprende además al menos un monitor de potencia óptica al que está conectado al menos un núcleo fotónico programable.

Opcionalmente, el circuito integrado fotónico programable comprende además bloques orientados a aplicaciones tales como sensores, detectores, antenas, bloques de medición, transmisión, circuitos integrados de electrónica seleccionados entre DAC o ADC, controladores, monitores y / o amplificadores a los que el al menos uno de los núcleos programables está conectado.

Opcionalmente, el circuito integrado fotónico programable comprende además un subsistema eléctrico que acciona actuadores o accionadores / receptores en chip, un subsistema eléctrico que supervisa las lecturas optoelectrónicas y un procesador o microprocesador electrónico que ejecuta los programas de optimización y configuración.

Opcionalmente, el circuito integrado fotónico programable comprende además un plano de control y / o una capa de software distribuida sobre diferentes subsistemas que está configurada para controlar el al menos un núcleo fotónico programable.

Opcionalmente, el circuito integrado fotónico programable comprende además un plano de control y / o una capa de software agregada en un único sistema que está configurado para controlar el al menos un núcleo fotónico programable.

Opcionalmente, cada uno de los al menos un núcleo fotónico programable está conectado a múltiples núcleos fotónicos programables adyacentes.

Opcionalmente, la red de comunicación es una red de comunicación dedicada configurada para enrutar las señales ópticas de cada uno de los al menos un núcleo fotónico programable.

Opcionalmente, la red de comunicación es una red de comunicación dedicada configurada para permitir la interconexión del núcleo fotónico programable con otro núcleo fotónico programable no adyacente a través de la capa auxiliar de conmutación o enrutamiento.

Opcionalmente, el circuito integrado fotónico programable se implementa e integra en un chip.

Opcionalmente, el chip sigue una integración PIC homogénea en la que el al menos un núcleo fotónico programable está integrado en un mismo sustrato.

Opcionalmente, el chip sigue una integración de PIC heterogénea en la que el al menos un núcleo fotónico programable está integrado en un mismo sustrato.

Opcionalmente, el chip sigue un enfoque de integración a bordo (tipo chiplet) en el que se utiliza un sustrato común o una plataforma común para aplicar una conexión plug- and-play para diseñar el al menos uno. núcleo fotónico programable basado en un rendimiento deseado de un procesador.

La invención se refiere además a un método para operar el circuito integrado fotónico programable descrito anteriormente, en el que el método comprende conectar y utilizar el al menos un núcleo fotónico programable de modo que una señal de un núcleo fotónico programable, ingrese al menos a otro núcleo fotónico programable, en una secuencia particular donde el circuito integrado fotónico programable progresa en serie. Opcionalmente, el método comprende conectar y utilizar el al menos un núcleo fotónico programable de modo que una señal de un núcleo fotónico programable, ingrese al menos a otro núcleo fotónico programable siguiendo una secuencia particular donde el circuito integrado fotónico programable divide y procesa las señales sobre el al menos un núcleo fotónico programable antes de su combinación en un núcleo fotónico programable diferente.

Opcionalmente, el método comprende programar el al menos un núcleo fotónico programable para realizar tareas independientes al mismo tiempo, funcionando en paralelo.

La arquitectura fotónica propuesta basada en el circuito integrado fotónico programable de la invención incrementa drásticamente la serie de ventajas inherentes a los enfoques de hardware fotónico programables en campo, que se expanden mediante las topologías de circuito introducidas por la invención. Éstas incluyen:

• Escalabilidad de circuitos fotónicos programables polivalentes.

• Tiempos más cortos de producción y comercialización.

• Costes menores de desarrollo de prototipos y de ingeniería no recurrentes.

• · Reducción del riesgo financiero al desarrollar ideas y traducirlas en ASPIC.

• · Operación multifuncional y multitarea.

• · Optimización de circuitos.

• · Diseños regulares y espacio reducido.

• · Mejor rendimiento y reproducibilidad de los bloques analógicos fotónicos programables.

• · Mayor número de topologías de circuitos alternativos no restringidas por factores geométricos.

• · Programación de circuitos más complejos y versátiles. Mayor número de puertos, es decir, entradas y salidas

• · Funcionalidad mejorada

• · Interfaz óptica y eléctrica mejorada.

• · Mejor rendimiento al programar circuitos más grandes y complejos.

• · Reducción y mitigación de diafonía óptica y diafonía de sintonización.

• · Escalabilidad futura con costes menores de diseño y verificación. El circuito integrado fotónico programable propuesto en la invención es adecuado para las siguientes aplicaciones:

• Sectores aeroespacial y de la defensa (aviónica, comunicaciones, soluciones seguras, espacio)

• Sector automotriz (video de alta resolución, procesamiento de imágenes, conectividad y redes de vehículos, infoentretenimiento)

• Centros de datos (servidores, enrutadores, conmutadores, puertas de enlace)

• Computación de alto rendimiento (servidores, súper computadoras, sistemas SIGINT, RADAR, sistemas de formación de haces, computación cuántica, redes neuronales)

• Diseño de circuitos fotónicos integrados (creación de prototipos ASPIC, emulación de hardware)

• Comunicaciones cableadas e inalámbricas (redes de transporte ópticas, interfaces de conectividad 5G de procesamiento de red, backhaul móvil)

• Aceleradores de hardware.

• Aplicaciones de aprendizaje profundo y automático.

• Inteligencia artificial

• Transceptores inteligentes.

• Procesadores fotónicos cuánticos

Así, la innovación técnica propuesta en esta invención incluye las arquitecturas junto con los flujos de trabajo y protocolos de control de procesadores integrados fotónicos programables multinúcleo que permiten la integración a gran escala de células de procesamiento programables y pueden explotar la paralelización de múltiples tareas. Aporta al mismo tiempo una mejora considerable del rendimiento en comparación con las arquitecturas actuales. Logra una mejora en la funcionalidad con respecto a varios factores, incluidos, entre otros, la escalabilidad, el rendimiento y la eficiencia multitarea. Los núcleos fotónicos de la presente invención no son meros subsistemas de interconexión programables que no pueden reconfigurarse para ofrecer tareas de procesamiento de señales mediante la propagación de señales no recursiva o recursiva. Por lo tanto, estos núcleos aprovechan el grado adicional de libertad que es independiente de la aplicación. El dispositivo general aquí se puede definir de esta forma como una red reconfigurable de núcleos de procesamiento de señales reconfigurables. DESCRIPCION DE LAS FIGURAS

Con el fin de complementar la descripción que se realiza y con el objeto de ayudar a comprender mejor las características de la invención, de acuerdo con una realización práctica preferida de la misma, dicha descripción se acompaña, como parte integrante de la misma, de un conjunto de figuras donde, De forma ilustrativa y no limitativa, se ha representado lo siguiente:

La Figura 1 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención, en donde la ilustración muestra un ejemplo de implementación de procesador Multinúcleo con interconexión ilimitada.

La figura 2 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención.

La Figura 3 muestra ejemplos no limitativos de diagramas esquemáticos de la arquitectura fotónica propuesta de la invención.

La figura 4 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención.

La figura 5 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención.

La Figura 6 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención.

La figura 7 (izquierda) muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención. La figura 7 (derecha) muestra un ejemplo no limitativo de diagrama esquemático de la arquitectura fotónica propuesta de la invención.

La Figura 8 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención. REALIZACIÓN PREFERENTE DE LA INVENCIÓN

En una realización preferida del objeto de la invención, se considera un dispositivo como se muestra en la Figura 1 donde un conjunto de al menos dos, pero preferiblemente una cantidad mayor de circuitos fotónicos programables multipropósito se agregan y conectan en módulos o núcleos, donde cada módulo o núcleo de circuito integrado fotónico programable se utiliza junto con otros circuitos fotónicos programables, o bloques funcionales adicionales que pueden ser bloques de alto rendimiento, bloques de funcionalidad específica u otras unidades similares. Estos bloques tienen características programables y realizan procesamiento de señales ópticas en un chip fotónico.

Ha de tenerse en cuenta que el diseño de la Figura 1 no asume ninguna geometría o topología de interconexión particular para el circuito fotónico programable multipropósito presente en cada núcleo o módulo y que el diseño resultante que se muestra allí es solo a fin ilustrativo. Aunque se pueden considerar varias arquitecturas de subnúcleo, aquí ilustramos el diseño con una malla de guía de ondas hexagonal muy básica conectada a un conjunto de 8 bloques de construcción de altas prestaciones y bloques de transición de altas prestaciones. Las Figuras 1-3 muestran ejemplos de las posibles opciones de interconexión y arquitectura, pero no se limitan solo a estos ejemplos. En particular, el esquema de dicho procesador fotónico programable multinúcleo multipropósito se muestra en la Figura 1 para un procesador multinúcleo particular con arquitectura de interconexión no constreñida. En esta arquitectura, cada núcleo de procesamiento está conectado con hasta 4 núcleos vecinos a través de sus puertos de E / S ópticos. La replicación e interconexión de este módulo con sus núcleos vecinos conduce a una red de procesamiento sencilla que se caracteriza por su simplicidad, escalabilidad, costes de diseño reducidos y versatilidad. Algunas variaciones de diseños pueden incorporar bloques de construcción de alto rendimiento colocados en la interfaz óptica para realizar funciones específicas que incluyen, entre otras, la amplificación de la señal óptica y las operaciones no lineales. En algunos casos, resulta beneficioso acceder a los núcleos sin necesidad de acceder directamente a sus recursos internos o tener un hardware que pueda soportar ambos según sea necesario a través de un software de control. La figura 2 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención, donde la ilustración muestra un ejemplo de implementación de una implementación de un procesador multinúcleo con interconexión distribuida. En esta arquitectura, cada núcleo de procesamiento se combina con una red de comunicación que enruta las señales ópticas de cada núcleo modular. La replicación e interconexión de este módulo con sus núcleos vecinos conduce a una red de procesamiento y comunicación en chip caracterizada por su eficiencia, escalabilidad, coste de diseño reducido y versatilidad. Esta arquitectura funciona de manera similar a la arquitectura de matriz de puertas fotónicas programable en campo, donde el usuario tiene acceso a grandes cantidades de recursos de procesamiento general. Como en el enfoque anterior, el diseño no tiene un recurso centralizado que pueda volverse más grande y complicado a medida que aumenta el número de núcleos. Por lo tanto, la complejidad del diseño y la complejidad de la verificación son independientes del número de núcleos.

Los dos enfoques anteriores no permiten la interconexión directa de núcleos que no son adyacentes entre sí. La Figura 3 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención, donde la ilustración muestra un ejemplo de implementación de un procesador multinúcleo con interconexión centralizada. Este esquema permite la interconexión de un núcleo dado con otros núcleos no vecinos empleando una capa auxiliar de conmutación / enrutamiento. Este diseño es interesante en procesadores multinúcleo con un número reducido de núcleos, pero el precio que hay que pagar se traduce en problemas de escalabilidad y requisitos de verificación y personalización adicionales para cada actualización de hardware.

Mediante la programación adecuada de cada núcleo o módulo, el procesador fotónico programable multinúcleo multipropósito puede implementar circuitos fotónicos complejos ya sean autónomos y/o en paralelo, así como transformadores para procesamiento de señales descomponiendo diferentes circuitos de procesamiento óptico en módulos de procesadores fotónicos programables diferentes e interconectándolos después. El objetivo entonces es lograr una ventaja funcional aportada por el enfoque modular y aumentar el rendimiento, la escalabilidad, la versatilidad y agregar nuevas capacidades de procesamiento superiores.

En particular, la invención se ilustra en las Figuras 4-6, donde se muestra cómo se pueden configurar complejos circuitos de procesamiento de señales ópticas mediante la programación del dispositivo propuesto. En particular, mostramos cómo el procesador multinúcleo con arquitectura de interconexión ilimitada programa un circuito complejo distribuido en 4 núcleos, la capacidad de agregar secciones del circuito trabajando en paralelo y la capacidad de realizar operaciones multitarea independientes.

El procesador fotónico programable multinúcleo multipropósito combina la capacidad de programación de los procesadores fotónicos programables básicos en una estructura de interconexión escalable, lo que permite circuitos programables con capacidades de procesamiento escalables y con funcionalidades adicionales como la paralelización de circuitos mejorada. Por lo tanto, la complejidad del procesamiento deriva de la interconectividad interna al núcleo y entre núcleos. Además, resuelve los principales problemas relacionados con la escalabilidad de los circuitos fotónicos programables, donde el aumento de la densidad de sus celdas unitarias programables tiene el coste de introducir efectos adversos como diafonía óptica, diafonía de sintonización, interfaz óptica y eléctrica no escalable y superficie limitada en procesos de fabricación. Las arquitecturas de procesadores fotónicos programables multinúcleo incluyen la interconexión de varios núcleos de uso general y surgen como una solución elegante para escalar el rendimiento de los procesadores fotónicos convencionales Dado que los límites de escalabilidad de los procesadores de un solo núcleo se agravan cuando se integra una mayor cantidad de celdas unitarias programables en el circuito, un enfoque sencillo es utilizar una arquitectura que integre e interconecte varios núcleos más pequeños.

El control de todo este dispositivo, incluidos todos los bloques interconectados, puede llevarse a cabo utilizando software individual para controlar cada núcleo o puede agregarse a una interfaz de software que conduce a un medio común para conducir, programar, controlar y reconfigurar todo el hardware. Un software común permite la programación y gestión inteligente de recursos para lograr configuraciones óptimas en términos de número de componentes empleados, consumo de energía, eficiencia de programación, mitigación de efectos secundarios (diafonía óptica y de sintonización).

EJEMPLOS DE OPERACION

La naturaleza desagregada de los procesadores fotónicos multinúcleo permite un amplio conjunto de modos de funcionamiento. En esta sección ilustramos algunos ejemplos no limitantes: La Figura 4 muestra un esquema de Programación progresiva en serie de circuitos distribuidos (Señalización) en donde la ilustración muestra un ejemplo de configuración de un procesador Multinúcleo con interconexión no limitada donde se programa un circuito complejo sobre 4 núcleos siguiendo una disposición en serie. El circuito incluye la programación del resonador de anillo (en el primer núcleo), retardo dispersivo en un bloque de construcción de alto rendimiento, amplificador óptico en un HPB de transición, (en el segundo núcleo) un divisor óptico, una red de formación de haces, (en el tercer núcleo) un filtro de respuesta impulsiva finita de sexto orden y (en el cuarto núcleo) una rama con un atenuador óptico implementado por un bloque de construcción de alto rendimiento y una rama con un filtro de alto factor de calidad Q y un filtro de polarización. La configuración del circuito fotónico complejo en un procesador de un solo núcleo está limitada por la cantidad de puertos ópticos, celdas unitarias programables y bloques de alto rendimiento disponibles en el circuito. Además, la acumulación de efectos no ideales (ópticos y diafonía durante el ajuste de fase) y la gran cantidad de celdas unitarias programables necesarias para realizar operaciones complejas podrían limitar rápidamente los circuitos que puede implementar el núcleo interno. La Figura 4 ilustra cómo la arquitectura multinúcleo divide y distribuye el circuito en los núcleos. El circuito programado no tiene como objetivo ninguna aplicación y simplemente está configurado para resaltar las principales capacidades de este modo de operación. En este caso, el primer núcleo (arriba a la izquierda) configura un resonador de anillo óptico en el núcleo interno, accede a un retardo dispersivo proporcionado por el FIPB 7 y amplifica la señal óptica antes de conectarse al siguiente núcleo. El siguiente núcleo (arriba a la derecha) divide la señal óptica en dos caminos. La primera ruta alimenta un formador de haz óptico programado, lo que demuestra los beneficios del enfoque multinúcleo para circuitos que requieren múltiples rutas y puertos ópticos. La otra ruta se dirige a la salida interconectada para acceder al tercer núcleo. El tercer núcleo (abajo a la derecha) implementa un filtro de celosía óptica en su núcleo basado en tres MZI no balanceados y dirige las dos salidas del filtro al siguiente y último núcleo. El último núcleo (abajo a la izquierda) distribuye una de las interconexiones ópticas a un atenuador óptico y la otra conexión óptica a una cascada de un filtro FIPB y un filtro de polarización, respectivamente.

La Figura 5 muestra un esquema de programación de circuitos distribuidos en paralelo (Paralelización) donde la ilustración muestra un ejemplo de configuración de un procesador Multinúcleo con interconexión ilimitada donde se programa un circuito complejo sobre 4 núcleos siguiendo una configuración en paralelo. El circuito incluye la programación del modulador Mach-Zehnder (núcleo superior izquierdo), un divisor óptico y un amplificador óptico, (núcleo superior derecho) un filtro óptico con dos salidas, (núcleo inferior izquierdo) un filtro óptico basado en un MZI y cuatro resonadores de anillo y (núcleo inferior derecho) un combinador y un fotodetector. Algunos circuitos incluyen divisiones de circuitos en bloques que se ejecutan en paralelo. Aunque es posible en procesadores de un solo núcleo, la programación de estos circuitos se puede limitar cuando se programan en un solo núcleo de forma individual. En este caso, la interferencia entre las ramas del circuito que se ejecutan en paralelo puede reducir el rendimiento general del procesamiento. Para mitigar este efecto, las arquitecturas multinúcleo pueden distribuir secciones del mismo circuito que se ejecutan en paralelo sobre diferentes núcleos de procesamiento. La figura 5 ilustra la programación de un circuito distribuido en 4 núcleos. El primer núcleo (arriba a la izquierda) obtiene la señal de entrada y accede a un modulador MZI antes de dividirlo y enrutarlo al segundo (arriba a la derecha) y al tercer núcleo (abajo a la izquierda). Cada núcleo contiene un filtro óptico diferente. En el primer caso, se trata de una arquitectura de resonador de anillo de tercer orden que extrae la banda de paso y la alimenta al cuarto núcleo (abajo a la derecha) y la banda de parada o respuesta de reflexión a un puerto externo. El segundo caso (abajo a la izquierda) es un filtro óptico que combina filtros de celosía y resonadores de anillo óptico antes de dirigir los dos puertos de salida al cuarto núcleo. El último núcleo (abajo a la derecha) recibe la señal de dos núcleos diferentes. La señal que proviene del núcleo inferior izquierdo se detecta mediante un bloque de fotodiodos de alta velocidad. La segunda señal procedente del núcleo inferior izquierdo se combina con la señal óptica procedente del núcleo superior derecho antes de acceder al puerto de salida óptica.

La figura 6 muestra un esquema de programación de circuitos independientes (multitarea), en donde la ilustración muestra un ejemplo de configuración de un procesador Multinúcleo con interconexión ilimitada donde se programan dos circuitos complejos independientes sobre 4 núcleos implementando una operación multitarea. El circuito incluye una cascada de dos bloques unitarios con una sección intermedia no lineal (núcleos superiores) y otra cascada de una sección de filtrado de 4 anillos en una matriz seguida de un interferómetro multipuerto 4x4. La última ventaja clave de los procesadores fotónicos multinúcleo reside en su capacidad para realizar tareas independientes al mismo tiempo. Esta capacidad también se puede aprovechar en procesadores de un solo núcleo, pero es necesario aplicar técnicas de optimización adicionales para mitigar la diafonía entre ambos circuitos. En resumen, el procesador programa dos o más circuitos que se ejecutan en paralelo y realizan tareas independientes. Los circuitos pueden ser del mismo diseño o totalmente diferente. Además, los circuitos se pueden distribuir en diferentes núcleos o se pueden programar para compartir algunos de los recursos disponibles en el mismo núcleo para los casos que incluyen, entre otros, aplicaciones exigentes. La Figura 6 ilustra un ejemplo donde la arquitectura multinúcleo programa dos circuitos independientes. Los núcleos superiores configuran una red neuronal de dos capas de 6 modos. Los núcleos ubicados en la parte inferior del procesador configuran una etapa de filtrado inicial antes de acceder a un interferómetro 4x4 seguido de una matriz no lineal.

IMPLEMENTATION FISICA

La implementación física del PROCESADOR FOTÓNICO MULTIPROPÓSITO MULTINUCLEO PROGRAMABLE requiere un enfoque óptico integrado, ya sea basado en una plataforma de fotónica de silicio y / o un lll-V híbrido / heterogéneo, y / o grupo IIV-Vs y / o titanato de bario y / o cualquier otro calcogenuro y / o plataforma I l-VI. No solo se limita a la integración de circuitos integrados fotónicos programables con otros circuitos integrados y / o bloques fotónicos, sino también con circuitos integrados electrónicos y bloques posteriores de esta naturaleza.

En cuanto a los bloques fotónicos programables, las opciones de tecnología fotónica disponibles actualmente se basan en cualquier efecto de sintonización de fase o amplitud como: MEMS, efectos termoópticos, electroópticos, opto-mecánicos, efectos electro-capacitivos o actuadores de fase no volátiles . Estos desfasadores y actuadores están integrados en cualquier estructura interferométrica con dos o más puertos

Para su implementación física se contemplan diferentes posibilidades de arquitecturas y enfoques de integración que se pueden clasificar de la siguiente manera:

ARQUITECTURAS:

Arquitecturas heterogéneas: aunque una de las ventajas clave de las arquitecturas multinúcleo es la replicación del mismo núcleo de unidad, la gama de aplicaciones se puede ampliar si cada núcleo emplea diferentes HPB, así como topologías de núcleo interno. Como ejemplo ilustrativo, la Figura 7 (a) muestra un ejemplo de configuración de un procesador Multinúcleo con interconexión no constreñida implementando una arquitectura heterogénea donde 4 núcleos tienen una composición interna diferente. En particular, cada núcleo incluye un conjunto de bloques de procesamiento de alto rendimiento y una disposición de malla de guía de ondas diferente (hexagonal, triangular, cuadrada y de avance). Es decir, es una arquitectura de 4 núcleos con diferentes núcleos internos para cada módulo: arquitectura de malla hexagonal, arquitectura de malla triangular, arquitectura de malla cuadrada y un interferómetro multipuerto rectangular. Téngase en cuenta también que cada uno puede integrar diferentes HPB. La ventaja clave de esta implementación reside en la disponibilidad de recursos específicos requeridos por algunas aplicaciones. Por ejemplo, la malla de alimentación hacia adelante ilustrada en el núcleo inferior derecho puede implementarse mediante la malla hexagonal, pero de una manera menos eficiente.

Arquitecturas 2D: las arquitecturas 2D se pueden implementar considerando los estándares actuales de PICs y su integración. Las arquitecturas 2D se encontrarían más comúnmente en forma de conexión de un chip a otro en el equivalente fotónico de hacer un "corto" mediante la conexión de fibras ópticas o guías de ondas que salen de los diferentes chips. Esto se puede hacer con un encapsulado singular de diferentes chips fotónicos en la misma o diferentes plataformas de integración.

Arquitecturas 3D (de un solo núcleo y de varios núcleos): la Figura 7 (b) muestra una arquitectura 3D con 4 núcleos, cada uno conectado a sus vecinos mediante interconexiones verticales. Es decir, es un procesador multinúcleo con programación sin limitaciones de interconexión en el que se programan circuitos en cascada en una forma de integración 3D. Las conexiones entre los núcleos se realizan mediante acopladores de guías de ondas diseñados para acoplar la luz en la dirección vertical a una capa superior / inferior de guías de ondas.

Las arquitecturas 3D por apilamiento se basan en la colocación de varios núcleos en un diseño 3D (como se muestra en la Fig. 7) para mejorar el rendimiento en relación con la potencia de procesamiento. Los diseños de un solo núcleo tienen una escalabilidad limitada por el tamaño de la retícula de las herramientas de fabricación. El post ensamblaje de tal núcleo se puede realizar apilando individualmente capas para formar múltiples núcleos y así superar dichos límites, pero luego el factor de forma se ve comprometido .Una solución en la que se puede reducir drásticamente el factor de forma mientras se muestra un aumento múltiple en el rendimiento es el apilamiento 3D mediante el cual dichos núcleos se colocan en pilas de capas situadas una encima de la otra con interconexiones que atraviesan cada una para formar una unidad más grande y funcionalmente más potente. El apilamiento se puede configurar en paralelo para ayudar al procesamiento en paralelo, lo que da la posibilidad de realizar funcionalidades en paralelo. También se puede implementar una arquitectura mixta de multinúcleos 2D y 3D.

NIVEL DE INTEGRACION:

Integración en chip: La integración en chip implica que el núcleo fotónico está conectado a núcleos vecinos o bloques funcionales adicionales con el núcleo y los elementos en el mismo sustrato. La integración en el chip se puede llevar a cabo empleando una multitud de enfoques, los más comunes se enumeran a continuación:

• Integración homogénea de PIC: en este enfoque, todos los núcleos se realizan en la misma ronda de fabricación en un único troquel (die) del PIC. Se pueden implementar múltiples núcleos empleando este enfoque y la ventaja clave de la integración homogénea proviene del factor de forma muy pequeño que se puede lograr. La implementación de un solo núcleo en los PIC programables está limitada por las estrictas restricciones geométricas presentadas por el tamaño de la retícula. En este enfoque como se presenta en la presente invención, un ejemplo no limitante es un procesador multinúcleo formado fabricando el mismo núcleo a través de una sola oblea y con uno o más núcleos siendo definidos como la unidad fabricada en una retícula. Todos o algunos de los diferentes segmentos de la oblea con el núcleo (s) definido en una retícula se dejan interconectados, es decir, los diferentes troqueles no se cortan, sino que se dejan como una interconexión conglomerada de múltiples troqueles con núcleos para dar lugar a un procesador multinúcleo donde todos los núcleos se definen y configuran puramente durante la fabricación, lo que descarta la necesidad de interconectar los diferentes núcleos durante el embalaje. Este enfoque relaja posteriormente las demandas en el empaquetado del PIC, aumenta el rendimiento y facilita la realización del hardware a través de un flujo de proceso más simple. • Integración heterogénea de PICs: los PIC heterogéneos se basan en a integración de dos o más materiales diferentes en el mismo sustrato de chip. Las ejecuciones más comunes de este enfoque se pueden ver con dispositivos activos en InP integrados con circuitos SOI de factor de forma pequeño o con la plataforma SiN de bajas pérdidas, pero incluso pueden extenderse a otros materiales como titanato de bario (BTO), grafeno, calcogenuros, etc. El medio de ganancia fotónica no existe en los circuitos de tecnología SOI o SiN puro, por lo que este enfoque agrega una gran cantidad de funcionalidad, que incluye, entre otras, la integración de láser en el chip, así como elementos de ganancia que, a su vez, pueden ayudar a lograr varios núcleos múltiples arquitecturas. La implementación en sí misma depende de una capa delgada de InP u otro material lll-V que se “adhiera” en secciones específicas, encima de un chip SOI o SiN. La luz, en estas secciones, se acopla de manera evanescente desde las guías de onda SOI o SiN a las secciones InP para inducir ganancia o como secciones de modulación de fase eficiente. El proceso de "unión" se lleva a cabo a través de medios como BCB u otros polímeros mediante técnicas de unión de obleas o puede implicar otros medios como la impresión por micro-transferencia.

•

• Integración a bordo (tipo chiplet): la base de esta implementación es dividir el diseño del chip (codiseño) y la fabricación considerando de su función básica que puede venir, por ejemplo en forma de bloques de subsistemas funcionales como el núcleo, bloques activos como láseres y medio de ganancia, bloques no lineales, etc. Una vez fabricados dichos bloques y realizado el subconjunto (empaquetado de chips individuales), se colocarán sobre una plataforma que es un sustrato entrelazado y luego empaquetado en una sola unidad. Los chiplets abordan el inconveniente de que no existe un enfoque único para fabricar los necesarios para satisfacer las necesidades actuales. Esta implementación no solo se limita a la agregación de bloques fotónicos multipropósito fotónicos y / u otros bloques fotónicos de alto rendimiento, sino que también puede incluir bloques electrónicos puros que incluyen, entre otros, controladores, monitores, ADC, DAC, amplificadores, sensores y antenas.

La Figura 8 muestra un ejemplo no limitativo de un diagrama esquemático de la arquitectura fotónica propuesta de la invención, donde la ilustración muestra un ejemplo de implementación de un PROCESADOR FOTÓNICO PROGRAMABLE MULTIUSOS en un diseño que contiene múltiples núcleos y donde cada núcleo se puede conectar en modo plug-and-play o siguiendo un enfoque similar al chiplet mediante el cual se utiliza una plataforma común que se muestra en verde para interconectar dos o más bloques fotónicos programables con otros bloques fotónicos programables o unidades funcionales. Todas estas unidades están representadas en el esquema como cajas negras, yaque pueden incluir dos o más PIC programables y/o bloques de construcción fotónicos de alto rendimiento que pueden ampliarse para incluir circuitos integrados electrónicos puros como controladores, monitores, ADC, DAC, sensores, antenas, etc.

Además, todas las implementaciones anteriores pueden emplear un subsistema de control y alimentación para permitir el control y operación del procesador fotónico programable multinúcleo multipropósito. Los circuitos de control y conducción permiten la extracción y lectura de señales ópticas y la activación de los actuadores fotónicos