Die Erfindung betrifft eine Transistorzelle gemäß dem Oberbegriff des Anspruchs 1 , einen Transistor, insbesondere einen lateralen Transistor mit hoher Stromtragfähigkeit, gemäß dem Oberbegriff des Anspruchs 10, ein Verfahren zur Herstellung eines Transistors gemäß dem Oberbegriff des Anspruchs 14, sowie eine Diode gemäß dem Obergriff des Anspruchs 15.

Galliumnitrid-basierte Transistoren können durch einen Kontakt zwischen einer Galliumnitrid- (GaN-)Schicht und einer Aluminiumgalliumnitrid-(AIGaN-)Schicht eine stark leitfähige Schicht an der AIGaN/GaN-Grenzfläche aufweisen, die sich als Transistorkanal eines Feldeffekttransistors einsetzen lässt. Die leitfähige Schicht wird über zwei auf der Halbleiteroberfläche aufgebrachte Metallflächen kontaktiert, welche Source und Drain des Transistors darstellen. Eine zwischen Source und Drain auf die Oberfläche aufgebrachte Steuerelektrode dient als Gate des Feldeffekttransistors. Kennzeichnend für einen derartigen Aufbau ist, dass alle drei Transistoranschlüsse über die Oberseite des Halbleiters zugänglich sind. Außerdem ist charakteristisch, dass der Strom im Transistorkanal parallel zur Halbleiteroberfläche fließt. Bei einem derartigen Transistoraufbau spricht man von einem lateralen Bauelement. Im Gegensatz dazu werden viele Transistoren z. B. in der Siliziumtechnologie als vertikale Bauelemente entworfen. Dabei ist mindestens ein Transistoranschluss - üblicherweise Source oder Drain - von der Unterseite des Halbleitersubstrats kontaktierbar.

Die Entwicklung GaN-basierter Feldeffekttransistoren mit einem Schottkymetall als Gate (HEMT) oder einem durch ein Dielektrikum isolierten Metall als Gate (MISFET) ist für Anwendungen als Mikrowellenverstärker weit fortgeschritten. Derartige Bauelemente haben typischerweise Gateweiten unterhalb 100 mm. Die Anordnung der Source-, Drain- und Gateelektroden auf der Halbleiteroberfläche wird dabei durch die Besonderheiten der elektrischen Signalausbreitung im Frequenzbereich der Mikrowellen bestimmt und führt zu untereinander liegenden abwechselnden Source- und Drainfeldern, zwischen denen die Gateelektroden liegen. Diese sind in der Regel seitlich der Source- und Drainfelder auf einer Seite elektrisch leitend miteinander verbunden. Die Entwicklung GaN-basierter Transistoren als Schalttransistoren in der Leistungselektronik ist noch nicht so weit fortgeschritten. Hier werden Transistoren mit einer höheren Pulsstromtragfähigkeit, typischerweise oberhalb 50 A, und einer größeren Gateweite von typischerweise oberhalb 100 mm benötigt. Da die angestrebten Schaltfrequenzen in der Leistungselektronik deutlich unterhalb 1 GHz liegen und somit die Länge der elektromagnetischen Wellen als sehr groß gegenüber den Transistorabmessungen betrachtet werden kann, ergeben sich hier größere Freiheiten in der Anordnung der Source-, Drain- und Gateelektroden auf der Halbleiteroberfläche.

Es ist somit erkennbar, dass sich der laterale Aufbau eines GaN-Transistors für Schaltzwecke in der Leistungselektronik sowohl von dem Aufbau eines GaN-Mikrowellentransistors unterscheiden kann, als auch von dem Aufbau eines vertikalen Schalttransistors für die Leistungselektronik. Besondere Aufmerksamkeit muss der effizienten Ausnutzung der Halbleiterfläche zukommen, da GaN-basierte Halbleiter besonders hohe Kosten pro Halbleiterfläche aufweisen.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Transistoraufbau anzugeben, welcher die zur Verfügung stehende Halbleiterfläche möglichst effizient ausnutzt und bei gegebener Halbleiterfläche eine möglichst hohe Stromtragfähigkeit erzielt. Der Transistoraufbau soll so strukturiert sein, dass eine einfache Skalierung der Stromtragfähigkeit der Transistoren möglich ist. Die elektrisch aktiven Gebiete sollen so angeordnet werden, dass die im Transistorbetrieb sich einstellende Temperatur der elektrisch aktiven Gebiete auf dem Halbleiter möglichst konstant verteilt ist.

Diese Aufgaben werden durch eine Transistorzelle mit den in Anspruch 1 genannten Merkmalen, einen Transistor mit den in Anspruch 10 genannten Merkmalen bzw. ein Verfahren mit den in Anspruch 15 genannten Merkmalen gelöst.

Die erfindungsgemäße Transistorzelle nach Anspruch 1 umfasst eine Steuerelektrode, eine Vielzahl von Quellenfeldern sowie eine Vielzahl von Senkenfeldern. Die Steuerelektrode umschließt mindestens eines der Quellenfelder und/oder der Senkenfelder vollständig. Dadurch wird ein aktives Transistorgebiet an allen Kanten des mindestens einen der Quellenfelder und/oder der Senkenfelder ermöglicht. Die hier präsentierten Aufbauvarianten sind aus der Technologie der lateralen GaN- basierten Transistoren heraus motiviert, sie sind aber im gleichen Maße auf laterale Transistoren, die auf anderen Halbleitertechnologien beruhen, anwendbar, beispielsweise auf Feldeffekttransistoren und bipolare Transistoren. Die Anschlüsse allgemeiner Transistoren werden hier mit den allgemeinen Begriffen„Steuerelektrode",„Quelle" und„Senke" bezeichnet. Dabei kann es sich beispielsweise bei bipolaren Transistoren um Basis, Emitter und Kollektor und bei Feldeffekttransistoren um Gate, Source und Drain handeln. Unter einer Steuerelektrode kann somit beispielsweise eine Basis oder ein Gate verstanden werden; unter einer Quelle kann beispielsweise ein Emitter oder eine Source verstanden werden; und unter einer Senke kann beispielsweise ein Kollektor oder ein Drain verstanden werden. Unter einem Quellenfeld bzw. einem Senkenfeld ist ein Bereich auf einer Halbleiteroberfläche zu verstehen, der dazu ausgelegt ist, als Teil einer Quelle bzw. einer Senke zu fungieren.

Die erfindungsgemäße Transistorzelle kann ferner ein Quellenkontaktfeld und/oder ein Senken kontaktfeld aufweisen, wobei die Quellenfelder leitend mit dem Quellenkontaktfeld verbunden sind und/oder die Senkenfelder leitend mit dem Senkenkontaktfeld verbunden sind. Dabei ist unter einem Quellenkontaktfeld bzw. einem Senkenkontaktfeld ein Bereich auf einer Halbleiteroberfläche zu verstehen, der dazu dient, den Kontakt zu einem oder mehreren Quellenfeldern bzw. Senkenfeldern herzustellen. Weist eine Transistorzelle sowohl ein Quellenkontaktfeld als auch ein Senkenkontaktfeld auf, so können sowohl die Quellenfelder mit dem Quellenkontaktfeld verbunden sein als auch die Senkenfelder mit dem Senkenkontaktfeld verbunden sein. Weist eine Transistorzelle dagegen lediglich ein Quellenkontaktfeld auf, so können die Senkenfelder der Transistorzelle mit Senkenkontaktfeldern einer oder mehrerer anderer Transistorzellen verbindbar sein. Entsprechend können die Quellenfelder der Transistorzelle mit Quellenkontaktfeldern einer oder mehrerer anderer Transistorzellen verbindbar sein, wenn die Transistorzelle lediglich ein Senkenkontaktfeld aufweist.

Vorzugsweise weist das Quellenkontaktfeld und/oder das Senkenkontaktfeld der erfindungsgemäßen Transistorzelle mindestens einen Bump auf, der mit einer Leiterplatine leitend verbindbar ist. Dadurch wird erreicht, dass die Quellenfelder und/oder die Senkenfelder der Transistorzelle möglichst einfach mit einer Leiterplatine verbindbar sind. Dabei ist unter einem Bump eine Struktur, beispielsweise aus Lot, zu verstehen, die auf einem Kontaktfeld aufgebracht ist, um die Kontaktierung des Kontaktfeldes von jenseits der Halbleiteroberfläche zu ermöglichen.

Der mindestens eine Bump ist vorzugsweise dazu ausgelegt, die erzeugte Verlustwärme abzuführen. Die Steuerelektrode kann konzentrisch um den mindestens einen Bump angeordnet sein. Dadurch wird der Wärmewiderstand zwischen dem aktiven Transistorgebiet und dem mindestens einen Bump minimiert, so dass der mindestens eine Bump besonders effizient zur Abfuhr der Verlustwärme des Transistors zur Leiterplatine hin genutzt werden kann. Vorzugsweise sind die konzentrische Steuerelektrode und das damit verbundene aktive Transistorgebiet so angeordnet, dass die sich beim Transistorbetrieb einstellende Temperatur des aktiven Transistorgebiets mit zunehmendem Abstand zu dem mindestens einen Bump nicht zunimmt.

In einer bevorzugten Ausführung der erfindungsgemäßen Transistorzelle sind die Quellenfelder und/oder die Senkenfelder rechteckig. Dadurch wird eine besonders einfache flächenfüllende Anordnung erreicht. In einer weiteren bevorzugten Ausführung der erfindungsgemäßen Transistorzelle weist die Steuerelektrode eine hexagonale Anordnung auf. Dadurch wird erreicht, dass die Halbleiteroberfläche lückenlos mit Quellenfeldern und Senkenfeldern mit in der Mitte liegenden Bumps belegt werden kann. In noch einer weiteren bevorzugten Ausführung der erfindungsgemäßen Transistorzelle weist die Steuerelektrode eine polygonale Anordnung auf, wobei die Kantenanzahl der Polygone ein ganzzahliges Vielfaches von 4 ist. Dadurch wird erreicht, dass die Quellenfelder und Senkenfelder besonders einfach über eine Metallbrücke mit den Quellenkontaktfeldern bzw. Senkenkontaktfeldern verbunden werden können.

Der erfindungsgemäße Transistor nach Anspruch 10 umfasst eine Vielzahl von Transistorzellen auf einer Halbleiteroberfläche, wobei jede der Transistorzellen ein Quellenkontaktfeld und/oder ein Senken kontaktfeld umfasst. Die Quellenkontaktfelder sind jenseits der Halbleiteroberfläche miteinander leitend verbunden, und die Senkenkontaktfelder sind ebenfalls jenseits der Halbleiteroberfläche miteinander leitend verbunden. Dadurch wird erreicht, dass die hohen Quellen- und Senkenströme der zusammen geschalteten Transistorzellen nicht auf der Ebene Halbleiteroberfläche fließen, so dass die Verdrahtungen auf der Halbleiteroberfläche verringert werden und die Stromtragfähigkeit erhöht werden kann. Vorzugsweise weist jede der Transistorzellen die oben beschriebenen bevorzugten Merkmale auf. Vorzugsweise sind die Transistorzellen auf der Halbleiteroberfläche lateral zusammengefügt. Vorzugsweise sind die Bumps der Quellenkontaktfelder über Leiterbahnen auf einer Leiterplatine miteinander leitend verbunden und die Bumps der Senkenkontaktfelder ebenfalls über Leiterbahnen auf der Leiterplatine miteinander leitend verbunden. Die Leiterplatine weist vorzugsweise eine hohe Wärmeleitfähigkeit auf. Gegenüber der in der Leistungselektronik üblichen Drahtbondverbindung weist die Chipkontaktierung über einen Bump eine geringere Induktivität auf, wodurch sehr schnelle Transistoren ermöglicht werden.

Vorzugsweise sind die Steuerelektroden der Transistorzellen auf einem anderen Substrat miteinander leitend verbunden als die Quellenkontaktfelder und die Senkenkontaktfelder. Insbesondere können die Steuerelektroden der Transistorzellen auf der Ebene der Halbleiteroberfläche miteinander leitend verbunden sein.

In dem erfindungsgemäßen Transistor fließen die hohen Quellen- und Senkenströme der zusammen geschalteten Transistorzellen nicht auf der Chipebene, sondern vorzugsweise auf einer Leiterplatine. Somit wird ein wesentlicher Teil der Transistorverdrahtungsebenen von der teuren Halbleiteroberfläche auf eine vergleichsweise sehr preiswerte Leiterplatine verschoben. Auch können auf Leiterplatinen besonders einfach dicke Kupferbahnen erzeugt werden, die bei gleichem Querschnitt die Leitfähigkeit von Leiterbahnen, welche durch Aufdampf- oder Sputterprozesse auf der Halbleiteroberfläche realisierbar sind, übersteigen.

Auf der Waferebene - das heißt vor der Flip-Chip-Montage des Transistors auf der Leiterplatine - sind die einzelnen Transistorzellen unabhängig voneinander funktionsfähig. Dies bietet die Möglichkeit, die elektrische Charakterisierung des Transistors durch die elektrische Charakterisierung seiner Transistorzellen vorzunehmen. Die Stromtragfähigkeit des eingesetzten Messaufbaus muss dann nur den Transistorzellen entsprechen, Defekte lassen sich auf einzelne Transistorzellen eingrenzen, und die Parameterstreuung einzelner Zellen des Transistors kann bestimmt werden. Auch können bei Transistoren mit sehr vielen Zellen einzelne defekte Zellen durch das Weglassen der entsprechenden Bumps aus dem Transistor eliminiert werden.

Das erfindungsgemäße Verfahren nach Anspruch 15 zur Herstellung eines Transistors um- fasst folgende Schritte: Bereitstellen eines Substrats; Ausbilden einer Vielzahl von Transistorzellen auf dem Substrat, deren jede eine Steuerelektrode, eine Vielzahl von Quellen- feldern und eine Vielzahl von Senkenfeldern umfasst; leitendes Verbinden der Steuerelektroden miteinander; Ausbilden eines Quellenkontaktfelds und/oder eines Senkenkontaktfelds in jeder Transistorzelle; leitendes Verbinden der Quellenfelder jeder Transistorzelle mit einem Quellenkontaktfeld; leitendes Verbinden der Senkenfelder jeder Transistorzelle mit einem Senkenkontaktfeld; Ausbilden mindestens eines Bumps auf jedem der Quellenkontaktfelder und auf jedem der Senkenkontaktfelder; Bereitstellen einer Leiterplatine; leitendes Verbinden der Bumps der Quellenkontaktfelder miteinander über Leiterbahnen auf der Leiterplatine; und leitendes Verbinden der Bumps der Senkenkontaktfelder miteinander über Leiterbahnen auf der Leiterplatine.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Diodenaufbau mit den beschriebenen Vorteilen anzugeben.

Diese Aufgabe wird durch eine Diode mit den in Anspruch 16 genannten Merkmalen gelöst. Die erfindungsgemäße Diode nach Anspruch 16 umfasst eine Vielzahl von Diodenzellen auf einer Halbleiteroberfläche, wobei jede der Diodenzellen ein Kathodenkontaktfeld und/oder ein Anodenkontaktfeld umfasst. Die Kathodenkontaktfelder sind jenseits der Halbleiteroberfläche miteinander leitend verbunden, und die Anodenkontaktfelder sind ebenfalls jenseits der Halbleiteroberfläche miteinander leitend verbunden. Dadurch wird erreicht, dass die hohen Kathoden- und Anodenströme der zusammen geschalteten Diodenzellen nicht auf der Ebene der Halbleiteroberfläche fließen, so dass die Verdrahtungen auf der Halbleiteroberfläche verringert werden und die Stromtragfähigkeit erhöht werden kann.

Die Erfindung wird nachfolgend in Ausführungsbeispielen anhand der zugehörigen Zeichnungen näher erläutert. Es zeigen:

Figur 1 eine schematische Querschnittsansicht eines erfindungsgemäßen Transistors;

Figur 2 eine Aufsicht eines ersten Ausführungsbeispiels einer erfindungsgemäßen

Transistorzelle;

Figur 3 eine Aufsicht eines zweiten Ausführungsbeispiels erfindungsgemäßer Transistorzellen; und Figur 4 eine Aufsicht eines dritten Ausführungsbeispiels erfindungsgemäßer Transistorzellen.

Fig. 1 zeigt exemplarisch den Querschnitt eines erfindungsgemäßen Transistors. Der Transistor ist auf der Halbleiteroberfläche 102, die sich auf einem Substrat 101 befinden kann, in mehrere identische Transistorzellen 103 aufgeteilt, welche für sich genommen funktionsfähige Transistoren darstellen. Dabei sind die Steuerelektroden aller Transistorzellen des Transistors miteinander auf der Halbleiteroberfläche verbunden. Eine vollständige Verbindung der Quellen und Senken der Transistorzellen untereinander erfolgt nicht - wie sonst üblich - auf der Halbleiteroberfläche. Die Quellen- und Senkenkontaktfelder 104 der Transistorzellen werden jeweils mit einem Bump 105 versehen. Auch wird der Steuerelektrodenkontakt des kompletten Transistors mit einem oder mehreren Bumps versehen. Die Bumps sind in einem Flip-Chip-Verfahren mit Leiterbahnen 106 auf einer in der elektronischen Aufbautechnologie üblichen Leiterplatine 107 verbunden, die bevorzugt eine hohe Wärmeleitfähigkeit aufweist. Die Leiterbahnen auf der Leiterplatine sind derart angeordnet, dass sie alle Quellen- bzw. Senkenbumps parallel so verschalten, dass alle Transistorzellen einen parallel geschalteten Transistor mit hoher Stromtragfähigkeit ergeben. Die Größe der Transistorzellen ist so gewählt, dass deren Stromtragfähigkeit an die der Bump-Kontakte angepasst ist.

Fig. 2, 3 und 4 zeigen Aufsichten von Ausführungsbeispielen erfindungsgemäßer Transistorzellen. Die Transistorzellen sind auf der Halbleiteroberfläche als abwechselnde Folge von Quellenfeldern 201 , 301 , 401 und Drainfeldern 202, 302, 402 aufgebaut, die durch eine netzartig angeordnete zusammenhängende Steuerelektrode 203, 303, 403 voneinander getrennt sind. Somit ist ein aktives Transistorgebiet 204 an allen Kanten der Source- und Drainfelder möglich, sofern das entsprechende Feld nicht an einer Außenseite der Transistorzelle liegt. Die Steuerelektroden 203, 303, 403 unterschiedlicher Transistorzellen sind durch auf der Halbleiterebene angeordnete Metallstreifen 205, 304, 404 miteinander elektrisch leitend verbunden.

In einer ersten in Fig. 2 dargestellten möglichen Ausführung sind die Quellen- und Senkenfelder 201 und 202 rechteckig. Die Quellenkontaktfelder 206 und Senkenkontaktfelder 207 mit den Bumps 208 liegen an entgegengesetzten Seiten des Feldes mit den aktiven Transistorgebieten. Die elektrisch leitende Verbindung zwischen den Quellen- und Senkenfeldern und den zugehörigen Kontaktfeldern ist mit Metallbrücken realisiert. Diese können als Luft- brücke oder als Brücke über ein Dielektrikum realisiert sein, welches über den zu kontaktierenden Quellen- oder Senkenfeldern geöffnet ist.

In einer zweiten, in Fig. 3 dargestellten und einer dritten, in Fig. 4 dargestellten möglichen Ausführung sind die Quellen- und Senkenfelder 301 , 401 bzw. 302, 402 konzentrisch um ein Quellen- oder Senkenkontaktfeld 305, 405 bzw. 306, 406 mit Bump 307, 407 angeordnet. Die Steuerelektroden 303, 403 ergeben ein Netzwerk aus konzentrischen und radialen Metallisierungen, welche über auf der Halbleiterebene angeordnete Metallstreifen 304, 404 mit den Steuerelektroden der übrigen Transistorzellen des Transistors elektrisch leitend verbunden sind. Der Vorteil der in Fig. 3 und 4 dargestellten Ausführungen liegt in dem minimierten Wärmewiderstand zwischen dem aktiven Transistorgebiet und dem Bump, der dann besonders effizient zur Wärmeabfuhr der Verlustwärme des Transistors zur Leiterplatine hin genutzt werden kann. Auch ermöglicht es die konzentrische Anordnung der Steuerelektroden deren Abstand zueinander mit zunehmendem Abstand vom Bump derart zu erhöhen, dass sich die sich beim Transistorbetrieb einstellende Temperatur auf der Halbleiteroberfläche mit zunehmendem Abstand zum Bump nicht erhöht. Die Kontaktierung der Quellen- und Senkenfelder erfolgt analog zu der beschriebenen ersten Ausführung. Dabei werden die Quellenfelder in Transistorzellen, die ein Quellenkontaktfeld aufweisen, mit diesem Quellenkontaktfeld verbunden; die Quellenfelder in Transistorzellen, die ein Senkenkontaktfeld aufweisen, werden mit dem Quellenkontaktfeld einer benachbarten Transistorzelle verbunden. Entsprechendes gilt für die Senkenfelder.

Ist die Anordnung der Steuerelektroden, wie in Fig. 3 anhand von vier Transistorzellen dargestellt, hexagonal, so kann die Halbleiteroberfläche lückenlos mit Quellen- und Senkenfeldern mit in der Mitte liegenden Quellen- oder Senkenbumps 307 belegt werden.

Ist die Anordnung der Steuerelektroden, wie in Fig. 4 anhand von vier Transistorzellen dargestellt, oktagonal, so ist eine Transistorzelle mit zentralem Quellenkontaktfeld 405 zu allen Seiten von Transistorzellen mit zentralem Senkenkontaktfeld 406 umgeben und umgekehrt. Dies hat den Vorteil, dass die einzelnen Quellen- und Senkenfelder 401 und 402 besonders einfach über eine Metallbrücke mit den Quellen- und Senkenkontaktfeldern 405 und 406 verbunden werden können. Die für die in Fig. 4 dargestellte oktagonale Ausführung beschriebenen Vorteile gelten für alle bumpzentrierten polygonalen Ausführungen, bei denen die Kantenanzahl der Polygone ganzzahlig durch 4 teilbar ist. Andere Ausführungen der lateralen Anordnungen der Quellen- und Senkenfelder mit den dazwischen liegenden Steuerelektroden sind möglich.

Jede der beschriebenen Ausführungen lässt sich auch auf einen erfindungsgemäßen Diodenaufbau übertragen. Hierzu sind jeweils die Steuerelektroden und ihre Kontakte wegzulassen und die Quellenfelder durch Kathodenfelder, die Quellenkontaktfelder durch Kathodenkontaktfelder, die Senkenfelder durch Anodenfelder und die Senkenkontaktfelder durch Anodenkontaktfelder zu ersetzen. Die Kathodenkontaktfelder werden jenseits der Halbleiteroberfläche miteinander leitend zu einer Kathode verbunden, und die Anodenkontaktfelder werden jenseits der Halbleiteroberfläche miteinander leitend zu einer Anode verbunden. Dadurch entsteht eine Diode mit hoher Stromtragfähigkeit und effizienter Ausnutzung der Halbleiteroberfläche.

BEZUGSZEICHENLISTE

101 Substrat

102 Halbleiteroberfläche

103 Transistorzelle

104 Quellen-/Senkenkontaktfeld

105 Bump

106 Leiterbahn

107 Leiterplatine

201 , 301 , 401 Quellenfeld

202, 302, 402 Senkenfeld

203, 303, 403 Steuerelektrode

204 aktives Transistorgebiet

205, 304, 404 Metallstreifen

206, 305, 405 Quellenkontaktfeld

207, 306, 406 Senkenkontaktfeld

208, 307, 407 Bump