Login| Sign Up| Help| Contact|

Patent Searching and Data


Title:
SEMICONDUCTOR DEVICE HAVING HETERO JUNCTION
Document Type and Number:
WIPO Patent Application WO/2008/126821
Kind Code:
A1
Abstract:
A semiconductor device (10) is provided with a first hetero junction (40b) composed of nitride semiconductors of two types having different band gap widths; a second hetero junction (50b), which can be electrically connected to the first hetero junction (40b) and is composed of nitride semiconductors of two types having different band gap widths; and a gate electrode (58) facing the second hetero junction (50b). The first hetero junction (40b) is a c-plane, and the second hetero junction (50b) is an a-plane or an m-plane.

Inventors:
UESUGI TSUTOMU (JP)
ITO KENJI (JP)
ISHIGURO OSAMU (JP)
KACHI TETSU (JP)
SUGIMOTO MASAHIRO (JP)
Application Number:
PCT/JP2008/056869
Publication Date:
October 23, 2008
Filing Date:
April 07, 2008
Export Citation:
Click for automatic bibliography generation   Help
Assignee:
TOYOTA CHUO KENKYUSHO KK (JP)
TOYOTA MOTOR CO LTD (JP)
UESUGI TSUTOMU (JP)
ITO KENJI (JP)
ISHIGURO OSAMU (JP)
KACHI TETSU (JP)
SUGIMOTO MASAHIRO (JP)
International Classes:
H01L29/12; H01L21/336; H01L21/338; H01L29/778; H01L29/78; H01L29/80; H01L29/812
Foreign References:
JP2006100820A2006-04-13
JP2006245564A2006-09-14
JP2002198516A2002-07-12
JP2004260140A2004-09-16
JPH06163928A1994-06-10
JP2008004720A2008-01-10
Attorney, Agent or Firm:
KAI-U PATENT LAW FIRM (45-14 Meieki 2-chome,Nakamura-ku, Nagoya-shi, Aichi, JP)
Download PDF:
Claims:
 半導体装置であって、
 バンドギャップの幅が異なる2種類の窒化物半導体で構成されている第1ヘテロ接合と、
 その第1ヘテロ接合に電気的に接続可能であり、その第1ヘテロ接合に直交する方向に伸びているとともにバンドギャップの幅が異なる2種類の窒化物半導体で構成されている第2ヘテロ接合と、
 第2ヘテロ接合に対向しているゲート電極と、を備えており、
 第1ヘテロ接合はc面に形成されており、
 第2ヘテロ接合はa面又はm面に形成されている半導体装置。
 半導体装置であって、
 ドリフト部と、そのドリフト部に接しているゲート部を備えており、
 ドリフト部は、
 第1へテロ接合を有しており、その第1へテロ接合は、窒化物半導体の第1半導体領域と、その第1半導体領域に接するとともに第1半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第2半導体領域を含み、
 ゲート部は、
 第2へテロ接合とその第2へテロ接合に対向しているゲート電極を有しており、その第2へテロ接合は、窒化物半導体の第3半導体領域と、その第3半導体領域に接するとともに第3半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第4半導体領域を含み、
 第1へテロ接合と第2へテロ接合は電気的に接続可能であり、
 第1ヘテロ接合はc面に形成されており、
 第2ヘテロ接合はa面又はm面に形成されている半導体装置。
 半導体装置であって、
 ドレイン電極に電気的に接続されているとともに不純物を含む窒化物半導体のドレイン領域と、
 ドレイン領域上に配置されているドリフト部と、
 ドリフト部上の一部に配置されているゲート部と、
 ドリフト部上の他の一部に配置されており、ソース電極に電気的に接続されているとともに不純物を含む窒化物半導体のソース領域と、を備えており、
 前記ドリフト部は第1へテロ接合を有しており、その第1へテロ接合は、
 平面視したときにゲート部が存在する範囲に配置されており、ドレイン領域とゲート部を結ぶ方向に沿って伸びている窒化物半導体の第1半導体領域と、
 平面視したときにゲート部が存在する範囲に配置されており、ドレイン領域とゲート部を結ぶ方向に沿って伸びており、前記第1半導体領域に接するとともに第1半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第2半導体領域を含み、
 前記ゲート部は第2へテロ接合とその第2へテロ接合に対向しているゲート電極を有しており、その第2へテロ接合は、
 ドレイン領域とゲート部を結ぶ方向に対して直交する方向に伸びている窒化物半導体の第3半導体領域と、
 ドレイン領域とゲート部を結ぶ方向に対して直交する方向に伸びており、その第3半導体領域に接するとともに第3半導体領域とは異なる幅のバンドギャップを有する窒化物半導体の第4半導体領域を含み、
 第1へテロ接合と第2へテロ接合は電気的に接続可能であり、
 第2へテロ接合とソース領域は電気的に接続可能であり、
 第1ヘテロ接合はc面に形成されており、
 第2ヘテロ接合はa面又はm面に形成されている半導体装置。
 ドリフト部は、拡散半導体層と第3へテロ接合をさらに有しており、
 拡散半導体層は、平面視したときにソース領域が存在する範囲に少なくとも配置されており、第2へテロ接合と第1へテロ接合を介してソース領域に電気的に接続可能であるとともに不純物を含んでおり、
 第3へテロ接合は、拡散半導体層とドレイン領域の間に配置されているとともに、バンドギャップの幅が異なる2種類の窒化物半導体を含んでおり、
 第3へテロ接合はc面に形成されていることを特徴とする請求項3の半導体装置。
 第1半導体領域と第2半導体領域は、ドリフト部において、少なくとも一方方向に沿って繰返し配置されていることを特徴とする請求項2~4のいずれか一項に記載の半導体装置。
 第3半導体領域は、第2半導体領域の一部で構成されており、
 第1半導体領域と第2半導体領域は、第4半導体領域に直接的に接していることを特徴とする請求項2~5のいずれか一項に記載の半導体装置。
 第1半導体領域と第4半導体領域は、同一種類の窒化物半導体であることを特徴とする請求項6に記載の半導体装置。
 前記窒化物半導体が、Al X Ga Y In 1-X-Y N(ただし、0≦X≦1、0≦Y≦1、0≦1-X-Y≦1)であることを特徴とする請求項1~7のいずれか一項に記載の半導体装置。
 
 
Description:
へテロ接合を有する半導体装置

 本出願は、2007年4月9日に出願された日本国 許出願第2007-101346号に基づく優先権を主張 る。その出願の全ての内容はこの明細書中 参照により援用されている。
 本発明は、ヘテロ接合を有する半導体装置 関する。

 窒化物半導体は、大きな絶縁破壊電界と 和電子速度を有している。このため、窒化 半導体は、半導体装置の高耐圧化と低オン 抗化を実現可能な半導体材料として期待さ ている。窒化物半導体を用いた従来の半導 装置は、ヘテロ接合を利用するものが多い ヘテロ接合は、バンドギャップの幅が異な 2種類の窒化物半導体で構成されており、そ の接合面近傍に2次元電子ガス層を発生させ ことができる。ヘテロ接合を有する半導体 置は、この2次元電子ガス層を利用して電流 流すことによって、低いオン抵抗を実現す ことができる。この種の半導体装置は、高 子移動度トランジスタ(HEMT:High Electron Mobili ty Transistor)と称される。

 従来のこの種の半導体装置は、電流のオ ・オフを切換えるためにゲート部を備えて る。ゲート部は、ヘテロ接合とそのヘテロ 合に対向するゲート電極を有する。一般的 、ヘテロ接合は、半導体結晶のc面に形成さ れている。c面は、自発分極及びピエゾ分極 よる内部電界が高い。このため、電子はヘ ロ接合面近傍に高密度に存在することがで る。これにより、ヘテロ接合面近傍には、 密度な2次元電子ガス層が発生する。従来の の種の半導体装置では、このヘテロ接合に 生する2次元電子ガス層をチャネルに利用す るので、低いオン抵抗を実現することができ る。しかし、従来のこの種の半導体装置では 、2次元電子ガス層を消失させるために、ゲ ト電極に負の電圧を印加しなければならな 。即ち、従来のこの種の半導体装置は、ノ マリオンで動作する。

 下記の文献1には、ノーマリオフで動作する 半導体装置が開示されている。文献1の半導 装置のゲート部は、a面に形成されているヘ ロ接合を利用する。a面は、c面に直交する 向に延びている結晶面である。このため、a の自発分極及びピエゾ分極による内部電界 方向は、ヘテロ接合面に対して平行な方向 なる。これにより、a面は、無極性の特性を 有している。この技術を利用すると、ヘテロ 接合面近傍の電子の密度が低減され、半導体 装置をノーマリオフで動作させることができ る。
(文献1) 黒田正行、石田秀俊、上田哲三、田 毅、「無極性(11-20)面上に形成されたAlGaN/GaN へテロ接合トランジスタのノーマリオフ動作 」、信学技報、IEICE Technical Report、ED2005-205 MW2005-159(2006-1)、p.35-39

 文献1の半導体装置は、ドレインとソースの 双方が半導体基板の表面に配置されている横 型である。ヘテロ接合は、ドレインとソース の間に亘って横方向に伸びている。文献1の 導体装置では、ドレイン・ソース間の耐圧 向上させるためには、ドレイン・ソース間 距離を長くしなければならない。ドレイン ソース間の距離が長くなると、ヘテロ接合 距離も長くなる。文献1の半導体装置では、 テロ接合がa面に形成されているので、ヘテ ロ接合面近傍の電子の密度が小さい。このた め、文献1の半導体装置では、耐圧を向上さ るためにヘテロ接合の距離を長くすると、 ン抵抗が増大してしまう。逆に、文献1の半 体装置では、オン抵抗を低減するためにヘ ロ接合の距離を短くすると、耐圧が低下し しまう。
 本発明は、ノーマリオフで動作するととも 、高耐圧で低オン抵抗な半導体装置を提供 ることを目的としている。

 本明細書で開示される技術は、少なくと 2つのヘテロ接合を利用することを特徴とし ている。1つのヘテロ接合はc面に形成されて り、他の1つのヘテロ接合はa面又はm面に形 されている。c面のヘテロ接合は、耐圧を確 保するための領域に設けられている。a面又 m面のヘテロ接合は、ゲート電極と共にゲー 部を構成する。c面のヘテロ接合は内部電界 が高いので、c面のヘテロ接合面近傍にはキ リアが高密度に存在することができる。こ ため、耐圧を確保するための領域にc面のヘ ロ接合を設けると、耐圧を確保するための 域の幅を長くして耐圧を向上させたとして 、オン抵抗の増加が抑えられる。即ち、耐 を確保するための領域にc面のヘテロ接合を 設けると、オン抵抗の増加を抑えながら耐圧 を向上させることができる。a面又はm面のヘ ロ接合は、無極性の特性を有しており、ノ マリオフで半導体装置のオン・オフを切替 ることができる。このように、耐圧を確保 るための領域にはc面のヘテロ接合を選択的 に配置し、半導体装置のオン・オフを切替え るための領域にはa面又はm面のヘテロ接合を 択的に配置することによって、ノーマリオ で動作するとともに、高耐圧で低オン抵抗 半導体装置を提供することができる。

 即ち、本明細書で開示される半導体装置は バンドギャップの幅が異なる2種類の窒化物 半導体で構成されている第1ヘテロ接合と、 の第1ヘテロ接合に直交する方向に伸びてい とともにバンドギャップの幅が異なる2種類 の窒化物半導体で構成されている第2ヘテロ 合を備えている。第1ヘテロ接合と第2へテロ 接合は、電気的に接続可能である。半導体装 置はさらに、第2ヘテロ接合に対向している ート電極を備えている。第1ヘテロ接合はc面 に形成されており、第2ヘテロ接合はa面又はm 面に形成されている。
 上記の半導体装置では、電流は第1へテロ接 合と第2へテロ接合を介して流れる。第1へテ 接合は、耐圧を確保するための領域に設け れている。第2へテロ接合は、ゲート電極と 共にゲート部を構成する。上記の半導体装置 によると、第1ヘテロ接合は内部電界が高い で、第1へテロ接合面近傍にはキャリアが高 度に存在している。このため、耐圧を確保 るための領域の幅を長くして耐圧を向上さ たとしても、オン抵抗の増加は抑えられる 第2ヘテロ接合は無極性の特性を有しており 、半導体装置がノーマリオフで動作すること ができる。上記の半導体装置は、2つのヘテ 接合を利用することによって、ノーマリオ で動作するとともに、高耐圧で低オン抵抗 特性を得ることができる。

 本明細書で開示される技術で具現化される1 つの半導体装置は、ドリフト部と、そのドリ フト部に接しているゲート部を備えている。 ドリフト部は、第1へテロ接合を有している 第1ヘテロ接合は、窒化物半導体の第1半導体 領域と、その第1半導体領域に接するととも 第1半導体領域とは異なる幅のバンドギャッ を有する窒化物半導体の第2半導体領域を含 む。第1半導体領域と第2半導体領域は、第1へ テロ接合を構成している。ゲート部は、第2 テロ接合と、その第2へテロ接合に対向して るゲート電極を有している。第2ヘテロ接合 は、窒化物半導体の第3半導体領域と、その 3半導体領域に接するとともに第3半導体領域 とは異なる幅のバンドギャップを有する窒化 物半導体の第4半導体領域を含む。第3半導体 域と第4半導体領域は、第2へテロ接合を構 している。第1ヘテロ接合と第2へテロ接合は 、電気的に接続可能である。第1ヘテロ接合 c面に形成されており、第2ヘテロ接合はa面 はm面に形成されている。
 上記の半導体装置では、電流は第1へテロ接 合と第2へテロ接合を介して流れる。第1ヘテ 接合は、ドリフト部に設けられている。第2 へテロ接合は、ゲート部に設けられている。 第1ヘテロ接合は内部電界が高いので、第1へ ロ接合面近傍にはキャリアが高密度に存在 ている。このため、ドリフト部の幅を長く て耐圧を向上させたとしても、オン抵抗の 加は抑えられる。第2ヘテロ接合は無極性の 特性を有しており、半導体装置はノーマリオ フで動作することができる。即ち、上記の半 導体装置は、2つのヘテロ接合を利用するこ によって、ノーマリオフで動作するととも 、高耐圧で低オン抵抗な特性を得ることが きる。

 本明細書で開示される技術で具現化される1 つの半導体装置は、不純物を含む窒化物半導 体のドレイン領域と、ドレイン領域上に配置 されているドリフト部と、ドリフト部上の一 部に配置されているゲート部と、ドリフト部 上の他の一部に配置されているとともに不純 物を含む窒化物半導体のソース領域を備えて いる。ドレイン領域は、ドレイン電極に電気 的に接続されている。ソース領域は、ソース 電極に電気的に接続されている。即ち、この 半導体装置は、ドレイン領域とソース領域が 縦方向に分かれて配置されている縦型の半導 体装置である。ドリフト部は、第1へテロ接 を有している。第1ヘテロ接合は、平面視し ときにゲート部が存在する範囲に配置され いる窒化物半導体の第1半導体領域及び第2 導体領域を備えている。第1半導体領域は、 レイン領域とゲート部を結ぶ方向に沿って びている。第2半導体領域は、ドレイン領域 とゲート部を結ぶ方向に沿って伸びており、 第1半導体領域に接するとともに第1半導体領 とは異なる幅のバンドギャップを有する。 1半導体領域と第2半導体領域は、第1へテロ 合を構成している。ゲート部は、第2へテロ 接合と、その第2へテロ接合に対向している ート電極を有している。第2ヘテロ接合は、 レイン領域とゲート部を結ぶ方向に対して 交する方向に伸びている窒化物半導体の第3 半導体領域及び第4半導体領域を有している 第4半導体領域は、第3半導体領域に接すると ともに第3半導体領域とは異なる幅のバンド ャップを有する。第3半導体領域と第4半導体 領域は、第2ヘテロ接合を構成している。第1 テロ接合と第2へテロ接合は、電気的に接続 可能である。第2へテロ接合とソース領域も 気的に接続可能である。第1ヘテロ接合はc面 に形成されており、第2ヘテロ接合はa面又はm 面に形成されている。
 上記の半導体装置では、ドレイン領域から 給されたキャリアは、第2へテロ接合と第1 テロ接合を介してソース領域に流れる。こ 半導体装置も、ドリフト部に第1へテロ接合 選択的に設けられており、ゲート部に第2へ テロ接合が選択的に設けられているので、ノ ーマリオフで動作するとともに、高耐圧で低 オン抵抗な特性を得ることができる。
 この半導体装置では、ドリフト部が、拡散 導体層と第3へテロ接合をさらに有している ことが好ましい。拡散半導体層は、平面視し たときにソース領域が存在する範囲に少なく とも配置されている。拡散半導体層は、不純 物を含んでおり、第2へテロ接合と第1へテロ 合を介してソース領域に電気的に接続可能 ある。第3ヘテロ接合は、拡散半導体層とド レイン領域の間に配置されているとともに、 バンドギャップの幅が異なる2種類の窒化物 導体で構成されている。第3へテロ接合はc面 に形成されている。
 この半導体装置によると、ソース領域とド イン領域の間において、拡散半導体層と第3 へテロ接合を介した電流の経路を利用するの で、オン抵抗がさらに低減される。

 本明細書で開示される半導体装置では、第1 半導体領域と第2半導体領域が、ドリフト部 おいて、少なくとも一方方向に沿って繰返 配置されていることが好ましい。
 上記の形態によると、ドリフト部内に複数 電流経路を設けることができるので、オン 抗がさらに低減される。

 本明細書で開示される半導体装置では、第3 半導体領域が第2半導体領域の一部で構成さ ていてもよい。この形態によると、第1半導 領域と第2半導体領域は、第4半導体領域に 接的に接している。
 上記の半導体装置では、第1へテロ接合と第 2へテロ接合が直接的に接しているので、第1 テロ接合と第2へテロ接合の間の抵抗が低減 される。上記の半導体装置によると、オン抵 抗がさらに低減される。
 また、上記の半導体装置では、第1半導体領 域と第4半導体領域が、同一種類の窒化物半 体であるのが好ましい。第1半導体領域と第4 半導体領域を共通の結晶成長工程で作成する ことができる。

 本明細書で開示される半導体装置では、前 窒化物半導体が、Al X Ga Y In 1-X-Y N(ただし、0≦X≦1、0≦Y≦1、0≦1-X-Y≦1)であ ことが好ましい。

 本明細書で開示される技術は、耐圧を確 するための領域にc面のヘテロ接合を選択的 に配置し、半導体装置のオン・オフを切替え るための領域にa面又はm面のヘテロ接合を選 的に配置することによって、ノーマリオフ 動作するとともに、高耐圧で低オン抵抗な 導体装置を提供することができる。

図1は、半導体装置10の要部断面図を模 的に示す。 図2は、半導体装置10の電流経路に示す 図3は、半導体装置11の要部断面図を模 的に示す。 図4は、半導体装置12の要部断面図を模 的に示す。 図5は、半導体装置12の電流経路に示す 図6は、半導体装置12の製造工程中の第1 の段階を示す。 図7は、半導体装置12の製造工程中の第2 の段階を示す。 図8は、半導体装置12の製造工程中の第3 の段階を示す。 図9は、半導体装置12の製造工程中の第4 の段階を示す。 図10は、半導体装置12の製造工程中の 5の段階を示す。 図11は、半導体装置12の製造工程中の 6の段階を示す。 図12は、半導体装置12の製造工程中の 7の段階を示す。 図13は、半導体装置12の製造工程中の 8の段階を示す。

 図面を参照して以下に実施形態の一例を詳 に説明する。
 図1に、半導体装置10の要部断面図を模式的 示す。半導体装置10は、半導体基板の裏面 設けられているドレイン電極20と、半導体基 板の表面に設けられているソース電極64を備 ている。半導体装置10は、ドレイン電極20と ソース電極64の間を電流が流れる縦型の構造 備えている。ドレイン電極20の材料には、 えばチタン(Ti)とアルミニウム(Al)の積層電極 が用いられている。ソース電極64の材料にも 例えばチタン(Ti)とアルミニウム(Al)の積層 極が用いられている。

 半導体装置10はさらに、ドレイン電極20上 に設けられている窒化ガリウム(GaN)のドレイ 領域30を備えている。ドレイン領域30は、n の不純物(典型的にはシリコン)を高濃度に含 んでおり、ドレイン電極20に電気的に接続し いる。

 半導体装置10はさらに、ドレイン領域30上 に設けられているドリフト部40と、そのドリ ト部40上の一部に配置されているゲート部50 と、ドリフト部40上の他の一部に配置されて るソース領域62を備えている。ドリフト部40 は、半導体装置10の耐圧を確保するための領 である。このため、ドリフト部40の厚みは 半導体装置10に要求される耐圧に基づいて適 宜設定される。ゲート部50は、半導体装置10 オン・オフを制御する領域である。ソース 域62は、後述する製造方法で説明するように 、窒化ガリウムと窒化アルミニウムガリウム (AlGaN)で構成されている。ソース領域62は、n の不純物(典型的にはシリコン)を高濃度に含 んでおり、ソース電極64に電気的に接続して る。

 ドリフト部40は、窒化アルミニウムガリウ の第1半導体領域42と、窒化ガリウムの第2半 体領域44を備えている。第1半導体領域42と 2半導体領域44には、不純物が実質的に含ま ていない。具体的には、第1半導体領域42と 2半導体領域44の不純物濃度は、1×10 16 cm -3 以下である。第1半導体領域42は、ドレイン領 域30とゲート部50を結ぶ方向に沿って伸びて る。第2半導体領域44も、ドレイン領域30とゲ ート部50を結ぶ方向に沿って伸びている。第1 半導体領域42と第2半導体領域44は、直接的に している。第1半導体領域42と第2半導体領域 44は、平面視したときに、例えばストライプ 、格子状、多角形状に配置されている。い れの場合も、第1半導体領域42と第2半導体領 域44は、平面視したときに、少なくとも一方 向に繰返し配置されている。
 窒化アルミニウムガリウムのバンドギャッ の幅は、窒化ガリウムのバンドギャップの よりも広い。したがって、第1半導体領域42 第2半導体領域44は、第1へテロ接合40bを構成 している。第1へテロ接合40bは、平面視した きに、ゲート部50が存在する範囲に配置され ている。一方、第1へテロ接合40bは、平面視 たときに、ソース領域62が存在する範囲に配 置されていない。即ち、第1ヘテロ接合40bは ゲート部50に接しているものの、ソース領域 62には接していない。第1へテロ接合40bは、半 導体結晶のc面に形成されている。

 ゲート部50は、窒化ガリウムの第3半導体領 52と、窒化アルミニウムガリウムの第4半導 領域54を備えている。第3半導体領域52と第4 導体領域54には、不純物が実質的に含まれ いない。具体的には、第3半導体領域52と第4 導体領域54の不純物濃度は、1×10 16 cm -3 以下である。第3半導体領域52は、ドレイン領 域30とゲート部50を結ぶ方向に対して直交す 方向に伸びている。第4半導体領域54も、ド イン領域30とゲート部50を結ぶ方向に対して 交する方向に伸びている。第3半導体領域52 第4半導体領域54は、直接的に接している。 3半導体領域52と第4半導体領域54は積層して る。第3半導体領域52と第4半導体領域54は、 右のソース領域62の間に亘って横方向に伸 ている。
 窒化アルミニウムガリウムのバンドギャッ の幅は、窒化ガリウムのバンドギャップの よりも広い。したがって、第3半導体領域52 第4半導体領域54は、第2へテロ接合50bを構成 している。第2へテロ接合50bは、後述するよ に、半導体装置10がオンしたときに、第1へ ロ接合40bと電気的に接続可能である。第2へ ロ接合50bは、半導体結晶のa面に形成されて いる。なお、第2へテロ接合50bは、半導体結 のm面に形成されていてもよい。
 ゲート部50はさらに、ゲート絶縁膜56とゲー ト電極58を備えている。ゲート絶縁膜56とゲ ト電極58は、第4半導体領域54の表面に積層し ている。ゲート電極58は、第2ヘテロ接合50bに ゲート絶縁膜56を介して対向している。ゲー 絶縁膜56とゲート電極58は、第2ヘテロ接合50 bの全範囲に対向している。ゲート絶縁膜56に は、酸化シリコン(SiO 2 )が用いられている。ゲート電極58には、多結 晶シリコン又はアルミニウムが用いられてい る。なお、ゲート部50は、ゲート電極58と第4 導体領域54がショットキー接合する構成に てもよい。

 次に、半導体装置10の動作を説明する。図2 、半導体装置10の電流経路を破線で示す。 お、図2では、電流経路の明瞭化のために、 ッチングは省略してある。
 半導体装置10は、第1へテロ接合40bと第2へテ ロ接合50bの2つのヘテロ接合を利用すること 特徴としている。第1ヘテロ接合40bはc面に形 成されており、第2ヘテロ接合50bはa面又はm面 に形成されている。第1ヘテロ接合40bはドリ ト部40に設けられており、第2へテロ接合50b ゲート部50に設けられている。

 まず、半導体装置10がオフの状態を説明す 。ドレイン電極20に正の電圧が印加され、ソ ース電極64が接地され、ゲート電極58が接地 れていると、半導体装置10はオフ状態である 。
 第2へテロ接合50bは、a面に形成されており 無極性の特性を有している。このため、第2 テロ接合50bの近傍の電子の密度は小さい。 たがって、第2へテロ接合50bの近傍には2次 電子ガス層が発生しておらず、電流が第2へ ロ接合50bを介して流れることができない。 れにより、ソース領域62と第1へテロ接合40b 間は電気的に絶縁され、ソース領域62とド イン領域30の間が非導通となる。半導体装置 10がオフすると、第1半導体領域42と第2半導体 領域44には電子及び正孔が存在しない。この め、第1半導体領域42と第2半導体領域44は、 の全体が実質的に絶縁体として機能する。 の結果、第1半導体領域42と第2半導体領域44 、ソース領域62とドレイン領域30の間に印加 される電圧を保持することができる。

 次に、半導体装置10がオンの状態を説明す 。ドレイン電極20に正の電圧が印加され、ソ ース電極64が接地され、ゲート電極58に正の 圧が印加されると、半導体装置10はオン状態 である。
 ゲート電極58に正の電圧が印加されると、 2へテロ接合50bの電位が上昇し、第2へテロ接 合50bの近傍に2次元電子ガス層が発生する。 れにより、ソース領域62と第1へテロ接合40b 間は第2へテロ接合50bを介して電気的に接続 れ、ソース領域62とドレイン領域30の間が導 通する。図2に示すように、半導体装置10がオ ンすると、ソース領域62から供給された電子 、第2へテロ接合50bと第1へテロ接合40bを介 てドレイン領域30にまで流れる。

 半導体装置10は、第1へテロ接合40bと第2へテ ロ接合50bを利用することを特徴としている。 c面の第1へテロ接合40bはドリフト部40に選択 に配置され、a面又はm面の第2ヘテロ接合50b ゲート部50に選択的に配置されている。
 第1へテロ接合40bは、c面に形成されており 自発分極及びピエゾ分極による内部電界が い。このため、第1へテロ接合40bの近傍の電 の密度は高い。したがって、ドリフト部40 横断している第1へテロ接合40bは、低いオン 抗を提供することができる。これにより、 リフト部40の厚みを大きくして半導体装置10 の耐圧を向上させたとしても、オン抵抗の増 加が抑えられる。
 第2へテロ接合50bは、a面又はm面に形成され おり、自発分極及びピエゾ分極による内部 界が第2へテロ接合50bに対して平行になる。 このため、第2へテロ接合50bの近傍の電子の 度は低い。したがって、ゲート電極58に正の 電圧が印加されていないときは、第2へテロ 合50bの近傍に2次元電子ガス層が発生しない 半導体装置10は、ノーマリオフで動作する とができる。

 半導体装置10は、ドリフト部40にc面の第1 テロ接合40bが選択的に配置され、ゲート部5 0にa面又はm面の第2ヘテロ接合50bが選択的に 置されることによって、高耐圧で低オン抵 な特性を得ることができる。

(第1の変形例の半導体装置11)
 図3に、第1の変形例の半導体装置11の要部断 面図を模式的に示す。なお、図1と実質的に 一の作用効果を有する構成要素に関しては 一符号を付し、その説明を省略する。
 図3の半導体装置11は、図1の半導体装置10の 3半導体領域52が設けられていないことを特 としている。第1半導体領域42と第2半導体領 域44が、第4半導体領域54に直接的に接してい ことを特徴としている。なお、この場合、 3半導体領域は、第2半導体領域44の一部であ ると評価することができる。即ち、第2半導 領域44のうちの第4半導体領域54と接する一部 が、第3半導体領域を兼用していると評価す ことができる。したがって、第2へテロ接合5 0bは、第2半導体領域44と第4半導体領域54によ て構成されている。

 半導体装置11では、第1へテロ接合40bと第2 へテロ接合50bが直接的に接している。このた め、半導体装置11がオンしているときは、第1 へテロ接合40bと第2へテロ接合50bの間の電流 路が直接的に接続される。この結果、半導 装置11では、オン抵抗が極めて低減される。

(第2の変形例の半導体装置12)
 図4に、第2の変形例の半導体装置12の要部断 面図を模式的に示す。なお、図1と実質的に 一の作用効果を有する構成要素に関しては 一符号を付し、その説明を省略する。
 図4の半導体装置12では、ドリフト部40が、 散半導体層46と第3へテロ接合40cをさらに備 ていることを特徴としている。第3へテロ接 40cは、c面に形成されている。

 拡散半導体層46は、ドリフト部40内を横方 向に延びている。拡散半導体層46は、窒化ガ ウムで形成されており、n型の不純物(典型 にはシリコン)を高濃度に含んでいる。拡散 導体層46は、ソース領域62と電気的に直接的 に接続されていない。拡散半導体層46は、第2 へテロ接合50bと第1へテロ接合40bを介して、 ース領域62と電気的に間接的に接続されてい る。

 第3ヘテロ接合40cは、半導体層46とドレイ 領域30の間に配置されている。第3へテロ接 40cは、平面視したときに、ソース領域62が 在する範囲に配置されている。第3ヘテロ接 40cは、実質的には、第1へテロ接合40bと共通 の形態を備えている。第3ヘテロ接合40cは、 面視したときに、ソース領域62の下方に配置 されている点において、第1へテロ接合40bと 別される。しかし、後述する製造方法で説 するように、第1へテロ接合40bと第3へテロ接 合40cは、共通の製造方法によって形成される 。したがって、第3ヘテロ接合40cを構成して る符号42aの半導体領域は、第1半導体領域42 共通の形態を備えている。また、第3ヘテロ 合40cを構成している符号44aの半導体領域は 第2半導体領域44と共通の形態を備えている

 次に、半導体装置12の動作を説明する。図5 、半導体装置12の電流経路を破線で示す。 お、図5では、電流経路の明瞭化のために、 ッチングは省略してある。
 ここで、比較のために、図1の半導体装置10 参照して説明する。図1に示すように、半導 体装置10には、ソース領域62とドレイン領域30 の間に、電流経路として寄与しないスペース 40aが存在していることが分かる。
 一方、図4の半導体装置12では、そのスペー 40aに相当する領域に拡散半導体層46と第3へ ロ接合40cが設けられている。拡散半導体層4 6と第3へテロ接合40cは、図5に示すように、半 導体装置12がオンしたときに電流経路として 与することができる。即ち、半導体装置12 は、電流は、スペース40aに相当する領域に いて、拡散半導体層46によって水平面内を横 方向に拡散した後に、第3へテロ接合40cを介 てドレイン領域30にまで縦方向に流れること ができる。半導体装置12によると、ソース領 62とドレイン領域30の間において、拡散半導 体層46と第3へテロ接合40cを介した電流の経路 が追加されるので、オン抵抗がさらに低減さ れる。

(半導体装置12の製造方法)
 以下、図6~図13を参照して半導体装置12の製 方法を説明する。以下で説明する製造方法 一部は、図1の半導体装置10及び図3の半導体 装置11においても利用可能である。
 まず、図6に示すように、窒化ガリウムの半 導体基板30(最終的にドレイン領域30になる)と 窒化ガリウムのドリフト層40(最終的にドリフ ト部40の一部になる)が積層した構造体を準備 する。半導体基板30は、表面がa面又はm面で り、n型の不純物(典型的にはシリコン)を含 でいる。ドリフト層40は、i型又はn型のいず かである。この構造体は、例えば、MOCVD(Meta l Organic Chemical Vapor Deposition:有機金属気相 長)法を利用して、半導体基板30の表面から リフト層40を結晶成長させることで得ること ができる。ドリフト層40の厚みは、半導体装 12に要求される耐圧に応じて適宜設定され 。

 次に、図7に示すように、リソグラフィー 技術と異方性エッチング技術を利用して、ド リフト層40を貫通して半導体基板30にまで達 る複数のトレンチ41を形成する。複数のトレ ンチ41は、平面視したときに、例えばストラ プ状に配置されている。トレンチ41の側面 は、c面が露出している。トレンチ41とトレ チ41の間の残部は、第2半導体領域44になる。

 次に、図8に示すように、MOCVD法を利用し 、トレンチ41内に窒化アルミニウムガリウ の第1半導体領域42を充填する。なお、トレ チ41内を第1半導体領域42のみで充填する手法 に代えて、トレンチ内41の一部を第1半導体領 域42で充填した後に、MOCVD法を利用して、窒 ガリウムの半導体領域をトレンチ41が完全に 充填するまで結晶成長させてもよい。

 次に、図9に示すように、ICP(Inductively Coup led Plasma:誘導結合プラズマ)技術を利用して 表面を覆っている第1半導体領域42を除去す 。これらの工程を経て、第1半導体領域42と 2半導体領域44がドリフト層40内を一方方向に 沿って繰返し配置された形態が得られる。

 次に、図10に示すように、MOCVD法を利用し て、ドリフト層40の表面から窒化ガリウムの 散半導体層46と窒化ガリウムの上側ドリフ 層48(最終的にドリフト部40の一部になる)を 晶成長する。拡散半導体層46は、n型の不純 を高濃度に含んでいる。上側ドリフト層48は 、不純物を含んでいないi型である。

 次に、図11に示すように、リソグラフィ 技術と異方性エッチング技術を利用して、 側ドリフト層48を貫通して拡散半導体層46に で達する複数のトレンチ43を形成する。複 のトレンチ43は、平面視したときに、例えば ストライプ状に配置されている。トレンチ43 側面には、c面が露出している。複数のトレ ンチ43が形成される範囲は、ドリフト層40の 1半導体領域42及び第2半導体領域44が存在す 範囲内に収まっている。また、本実施形態 は、平面したときに、複数のトレンチ43と第 1半導体領域42の一部の位置関係が一致してい る。しかし、このことは特に重要なことでは ない。複数のトレンチ43と第1半導体領域42の 置関係が不一致であってもよい。トレンチ4 3とトレンチ43の間の残部は、第2半導体領域44 になる。

 次に、図12に示すように、MOCVD法を利用し て、トレンチ43内に窒化アルミニウムガリウ の第1半導体領域42を充填して形成する。こ とき、窒化アルミニウムガリウムが上側ド フト層48の表面を覆うまで形成する。上側 リフト層48の表面を覆っている部分は、第4 導体領域54になる。なお、トレンチ43内を第1 半導体領域42のみで充填する手法に代えて、 レンチ内43の一部を第1半導体領域42で充填 た後に、MOCVD法を利用して、窒化ガリウムの 半導体領域をトレンチ43が完全に充填するま 結晶成長させてもよい。この場合、トレン 43内を窒化ガリウムの半導体領域で充填し 後に、上側ドリフト層48の表面に窒化アルミ ニウムガリウムの第4半導体領域54を形成する 。

 次に、図13に示すように、イオン注入技術 利用して、第4半導体領域54の一部の表面か 上側ドリフト層48の一部にまでシリコンを導 入し、ソース領域62を形成する。
 この後に、ゲート絶縁膜56、ゲート電極58及 びドレイン電極20等を形成し、図4に示す半導 体装置12を得ることができる。

 以上、本発明の具体例を詳細に説明したが これらは例示に過ぎず、特許請求の範囲を 定するものではない。特許請求の範囲に記 の技術には、以上に例示した具体例を様々 変形、変更したものが含まれる。
 また、本明細書または図面に説明した技術 素は、単独であるいは各種の組合せによっ 技術的有用性を発揮するものであり、出願 請求項記載の組合せに限定されるものでは い。また、本明細書または図面に例示した 術は複数目的を同時に達成し得るものであ 、そのうちの一つの目的を達成すること自 で技術的有用性を持つものである。