Die elektrische Abschirmung, wie z. B. ein ESD-Schutz (Elec- tro-Static Damage), und die Impedanzkontrolle von Schaltungs- anordnungen auf äußeren Schichtlagen elektronischer Baugrup- pen sind in der Regel nicht so gut beherrschbar wie auf den inneren Schichtlagen eines Baugruppenträgers. Diesem Tatbe- stand wird beim Entwurf der Schaltungen so gut wie möglich Rechnung getragen. Falls die Baugruppenträger auf einer PCB- Leiterplatte (Printed Circuit Board) aus einem Kunststoffma- terial mit einer Kupfermetallisierung ausgeführt sind, die nur eine oder zwei Schichtlagen umfasst, ist eine ausreichen- de Impedanzkontrolle der Schaltungen wegen der fehlenden In- nenlagen nicht gewährleistet. Um dennoch eine gute Impedanz- kontrolle und Abschirmung zu erreichen, kann eine Leiterplat- te mit mindestens vier Lagen verwendet werden, um über eine Schichtstruktur des Trägers mit so genannten Dummy-Innenlagen zu verfügen. Diese aufwendige Lösung ist jedoch zu teuer.

In der EP 1 102 316 A1 ist eine Multi-Chip-IC-Karte mit Bus- Struktur beschrieben, bei der ein Multi-Chip-Modul mit zwei nebeneinander auf einem Träger angeordneten Chips vorhanden ist. Diese Chips werden auf einer Seite eines Trägerbandes, das als Träger vorgesehen ist, angebracht, wobei die An- schlüsse der Chips mit entsprechend vorgesehenen Kontakten auf dem Trägerband verbunden werden. Die Verdrahtung der An- schlüsse zum Zweck einer Parallelschaltung der Chips befindet sich auf der gegenüberliegenden Unterseite des Trägerbandes.

Dort sind strukturierte Leiterbahnen aufgebracht.

Die JP 11054696 A beschreibt eine Anordnung zweier IC-Chips auf einem für Hochfrequenzanwendungen vorgesehenen mehrlagi- gen Substrat. Das Substrat umfasst eine keramische Schicht und eine darauf aufgebrachte Schicht niedriger Dielektrizi- tätszahl, zwischen denen eine Verdrahtungsebene vorhanden ist. Auf der. von den IC-Chips abgewandten Seite des Substra- tes befindet sich eine ganzflächige Erdungselektrode.

Die DE 43 35 822 A1 und die DE 44 23 575 A1 beschreiben An- ordnungen von Chips auf einem Träger, durch den hindurch rückseitig aufgebrachte Leiter mittels Bonddrähten mit den Kontaktflächen der Chips verbunden sind.

Aufgabe der vorliegenden Erfindung ist es, ein kostengünstig herstellbares Multichip-Modul mit elektrischer Abschirmung und/oder Impedanzkontrolle der Schaltung anzugeben.

Diese Aufgabe wird mit dem einlagigen Multichip-Modul mit den Merkmalen des Anspruches 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Bei dem Multichip-Modul ist ein Träger mit einer Lage aus Glasfaser, Epoxidharz oder einem anderen der für PCBs ver- wendbaren Materialien vorhanden, auf deren einer Seite zwei oder mehr Halbleiterchips angebracht sind und auf deren ge- genüberliegenden Seite eine Struktur elektrischer Leiter für die Verdrahtung dieser Halbleiterchips vorhanden ist. Auf der von den Halbleiterchips abgewandten Seite des Trägers, auf der die elektrischen Leiter angebracht sind, ist eine von den Leitern durch eine Isolationsschicht getrennte Metallfläche angeordnet, die zur elektrischen Abschirmung und/oder zur Im- pedanzkontrolle der in den Halbleiterchips vorhandenen inte- grierten Schaltungen vorgesehen ist. Diese Metallfläche ist mit einem elektrischen Leiter des Trägers verbunden, der da- für vorgesehen ist, ein für die Abschirmung vorgesehenes elektrisches Potential an die Metallfläche anzulegen., Die von der Isolationsschicht abgewandte Oberfläche der Metallfläche

kann mit einer weiteren Isolationsschicht bedeckt sein. Ins- besondere können die Metallfläche und diese weitere Isolati- onsschicht aus einer metallisierten Folie gebildet sein, die mit der Metallisierung auf der ersten Isolationsschicht ange- bracht ist.

Es folgt eine genauere Beschreibung eines typischen Beispiels des Multichip-Moduls anhand der beigefügten Figur, die ein Ausführungsbeispiel im Querschnitt zeigt.

In der Figur ist ein Träger 1 im Querschnitt dargestellt, der aus einem der üblichen für PCB-Leiterplatten geeigneten Mate- rialien ausgebildet sein kann. Der Träger ist hier mit einer Mehrzahl von Kontaktlöchern 10 (vias) versehen. Mindestens zwei Halbleiterchips 6 sind auf einer Oberseite des Trägers 1 angebracht. Auf der von den Halbleiterchips 6 abgewandten Oberseite des Trägers 1 ist eine Struktur elektrischer Leiter 3a, 3b, 3c, 3d angebracht, von denen ein Teil über elektrisch leitende Verbindungen 7,7b, 7c mit Anschlusskontakten der integrierten Schaltungen der Chips verbunden ist. Diese elek- trisch leitenden Verbindungen sind in dem dargestellten Bei- spiel so genannte Bonddrähte. Ein Teil der Bonddrähte 7,7c verbindet einen Anschlusskontakt des Chips mit einem Leiter des Trägers, ein anderer Teil der Bonddrähte 7b verbindet die Anschlusskontakte der Chips untereinander.

Die'Halbleiterchips 6 und die Bonddrähte sind in eine schüt- zende Vergussmasse 9a eingespritzt. In dem dargestellten Bei- spiel ist noch ein passiver Schaltungsteil 8 vorhanden,. der außer elektrisch leitenden Verbindungen passive Komponenten wie z. B. Widerstände, Kondensatoren und Induktivitäten um- fassen kann. Auch dieser passive Schaltungsteil 8 ist hier mit einem Anteil der Vergussmasse 9b geschützt.

Auf der von den Halbleiterchips 6 abgewandten Seite der elek- trischen Leiter 3a, 3b, 3c, 3d befindet sich eine Metallflä- che Met, die von den elektrischen Leitern durch eine Isolati-

onsschicht 4 elektrisch isoliert ist. Diese Metallfläche Met ist mit einem der Leiter 3d kontaktiert, so dass über diesen Leiter ein vorgesehenes abschirmendes Potential an die. Me- tallfläche angelegt werden kann. In dem dargestellten Ausfüh- rungsbeispiel befindet sich auf der von der Isolationsschicht 4 abgewandten Seite der Metallfläche Met eine weitere Isola- tionsschicht 5. Auf diese Weise. ist die Metallschicht all- seits elektrisch isoliert.

Es kann auf dem Träger 1 noch ein Anschlussleiter 2 ange- bracht sein, der eine größere Dicke aufweist als die durch die elektrischen Leiter, die Metallfläche und die Isolations- schichten insgesamt erreichte Dicke. Das Multichip-Modul kann daher in ein Gehäuse, einen Kartenkörper oder dergleichen eingesetzt werden, ohne dass sich die zusätzliche Dicke der Metallfläche und der Isolationsschichten nachteilig bemerkbar macht. Die Isolationsschichten sind unabhängig vom Design und der Ausführung des eigentlichen Trägers und können wahlweise nachträglich und selektiv angebracht werden. Das kann z. B. auch dadurch geschehen, dass nach dem Aufbringen der ersten Isolationsschicht 4 die Metallfläche in Form einer metalli- sierten Folie angebracht wird. Die eigentliche Kunststofflage der Folie bildet dann die weitere Isolationsschicht 5, wäh- rend die Metallisierung als Metallfläche Met unmittelbar mit der ersten Isolationsschicht 4 verbunden ist.

Bezugszeichenliste 1 Träger 2 Anschlussleiter 3a elektrischer Leiter 3b elektrischer Leiter 3c elektrischer Leiter 3d elektrischer Leiter 4 Isolationsschicht 5 weitere Isolationsschicht 6 Halbleiterchip 7 elektrisch leitende Verbindung 7b elektrisch leitende Verbindung 7c elektrisch leitende Verbindung 8 passiver Schaltungsteil 9a Vergussmasse 9b Vergussmasse 10 Kontaktloch