本実施例のスイッチング素子の構成を説� ��する。

 本実施例のスイッチング素子は、図1に示 した構成において、電極の材料として、第1� �極11に銅を用い、第2電極12に白金/チタンの� �層膜を用い、第3電極15に白金を用いた。ま� �、イオン伝導層の材料として、第1イオン伝� ��層13および第2イオン伝導層14に五酸化二タ� �タルを用いた。

 次に、本実施例のスイッチング素子の製� ��方法を説明する。

 導電性シリコン基板上に真空蒸着法を用� ��て白金/チタン(膜厚50nm/5nm)の積層構造を形� �し、この積層構造を第3電極15とする。スパ� �タリング法を用いて、膜厚20nmの五酸化二タ� ��タルを第3電極15の上に形成し、これを第2イ オン伝導層14とする。

 続いて、第2イオン伝導層14の上にLORレジ� ��ト(化薬マイクロケム株式会社製)および電� �ビームレジスト(PMMA:化薬マイクロケム株式� �社製)を順次スピンコートしてポストベーキ� ��グを行う。これらのレジストに対して電子� ��ーム露光を行い、PMMAレジストの現像および LORレジストの現像を行って、第2電極12を形成 するための開口パタンをレジストに形成する 。真空蒸着法を用いて、開口パタンを有する レジストの上に白金/チタン薄膜(膜厚20nm/2nm)� ��形成する。その後、有機溶剤でレジストを� ��解させることで、不要な金属膜を除去して� ��白金/チタン(膜厚20nm/2nm)が積層された構成� �第2電極12を形成する。このように、レジス� �とともにその上に堆積した金属膜を除去す� �方法は、リフトオフ法と呼ばれている。

 さらに、上述のレジスト塗布、露光およ� ��現像を含むリソグラフィ工程と、真空蒸着� ��による膜形成工程およびリフトオフ工程を� ��って、次のようにして、第1イオン伝導層13� ��よび第1電極11を形成する。

 上面の一部に第2電極12が形成された第2イ オン伝導層14の上にLORレジスト(化薬マイクロ ケム株式会社製)および電子ビームレジスト(P MMA:化薬マイクロケム株式会社製)を順次スピ� ��コートしてポストベーキングを行う。これ� ��のレジストに対して電子ビーム露光を行い� ��PMMAレジストの現像およびLORレジストの現像 を行って、これらのレジストに開口パタンを 形成する。

 ここで、LORレジストを現像する際、現像� ��間を制御して、LORレジストの開口面積をPMMA レジストの開口面積よりも一回り大きくなる ようにする。これにより、LORレジストの開口 パタン周辺から内側へ所定の長さのひさしが PMMAレジストにより形成される。

 このような開口パタンをレジストに形成� ��た後、その上からスパッタリング法を用い� ��膜厚20nmの五酸化二タンタルを形成する。こ の膜形成工程では、PMMAによるひさしの下に� �五酸化二タンタルが堆積する。続いて、真� �蒸着法を用いて五酸化二タンタルの上に銅� �形成する。その後、リフトオフ法を用いて� �酸化二タンタルおよび銅の不要な部分を除� �することで、五酸化二タンタルからなる第1� ��オン伝導層13と、銅からなる第1電極11が形� �される。

 上述したように、PMMAによるひさしの下に も五酸化二タンタルが堆積するため、第1イ� �ン伝導層13のパタンは第1電極11のパタンより も一回り大きくなり、第1イオン伝導層13が第 1電極11よりも外側にはみ出した構造になる。 このような構造にすることで、第1電極11と第 2電極12の間の絶縁耐性が良好になる。第1電� �11のパタンの側壁と第1イオン伝導層13のパタ ンの側壁の位置が一致してしまうと、電極間 で第1イオン伝導層13の側壁を電流が伝わるリ ークパスが生じてしまう。第1イオン伝導層13 のパタンを第1電極11よりも大きくすることで 、このリークパスを防ぐことが可能となる。

 上述の製造方法で作製したスイッチング� ��子の構造を説明する。

 図3Aは本実施例のスイッチング素子の電� �顕微鏡写真であり、図3Bは図3Aに示す破線部� ��の断面模式図である。

 図3Aはスイッチング素子を斜め上方から� �った写真である。本実施例では、第2電極12� �パタンは長方形である。第2電極12の一部を� �って第1イオン伝導層13が形成されている。� �1イオン伝導層13のパタンは、方形であり、� �2電極12の短辺と平行な辺の長さが第2電極12� �短辺よりも長い。

 第1イオン伝導層13の上に第1電極11が形成� ��れている。第1電極11のパタンも方形である� ��、第2電極12の短辺と平行な辺の長さが第2電 極12の短辺よりも長く、第1イオン伝導層13よ� ��も短い。これは、上述の製造方法で説明し� ��ように、第1イオン伝導層13のパタンの方が� ��2電極12よりも一回り大きいからである。

 図3Aに示す第1電極11の上面を見ると、第1� ��オン伝導層13を介して第2電極12を覆う部位� �他の領域よりも上方に飛び出している。こ� �は、第2電極12のパタンによる段差が第1イオ� ��伝導層13を介して第1電極11に転写されてい� �からである。

 次に、スイッチング素子の動作について� ��明する。本実施例のスイッチング素子は、O N/OFF動作する3端子型スイッチである。スイッ チング素子をMOS(Metal Oxide Semiconductor)トラン� ��スタにあてはめて考えると、第1電極11はMOS� ��ランジスタのソース電極に相当し、第2電極 12はドレイン電極に相当し、第3電極13はゲー� ��電極に相当する。

 はじめに、スイッチをオフからオンにす� ��場合を説明する。第2電極12および第3電極15� ��接地し、第1電極11に正の電圧を印加すると� ��第1電極11の銅が銅イオンになって第1イオン 伝導層13に溶解する。そして、第1イオン伝導 層13に含まれる銅イオンが第1イオン伝導層中 に金属になって析出し、析出した金属により 第1電極11と第2電極12を接続する銅架橋が形成 される。銅架橋で第1電極11と第2電極12が電気 的に接続することで、スイッチがオン状態に なる。

 続いて、スイッチをオンからオフにする� ��合を説明する。第1電極11に負の電圧を印加� ��ると、銅架橋の銅が銅イオンとなって第1イ オン伝導層13および第2イオン伝導層14に溶解� ��る。溶解によって、銅架橋の一部が切断さ� ��ると、スイッチがオフ状態になる。

 次に、本実施例のスイッチング素子の電� ��特性を説明する。

 図4はスイッチング素子の動作原理を模式 的に示す断面図である。ここでは、銅架橋の 成長および切断をより理解しやすくするため に、図2に示したスイッチング素子の場合を� �す。

 図5はスイッチング素子の電圧電流特性を 示すグラフである。図5のグラフは、第1電極1 1に印加する電圧と第1電極11に流れる電流の� �係を示している。横軸は第1電極11に印加す� �電圧V1を示し、縦軸は第1電極11に流れる電流 I1を示す。電圧電流特性の測定は、測定時に� ��ける環境温度が室温(約20℃)の場合と、150℃ の場合の2通り行った。図5には、室温の場合� ��測定データを破線で示し、150℃の場合の測� ��データを実線で示している。

 図4(a)に示すオフ状態から、第2電極12およ び第3電極15を接地して第1電極11に正電圧を印 加する。第1電極11に印加する正電圧を大きく していくと、第1電極11と第2電極12との間の電 界強度は図4(a)に示す先鋭部16で最も大きくな るため、先鋭部16に銅が析出しやすくなる。� ��4(b)に示すように、銅架橋10が第2電極12に伸� ��て、第1電極11と第2電極12が銅架橋10で接続� �れる。このようにして素子はオン状態にな� �。

 オン状態になった後、第1電極11に負電圧� ��印加して、電圧の絶対値を大きくしていく� ��、銅架橋10の銅がイオン伝導層に溶解し、� �4(b)に示すように、銅架橋10が切断する。こ� �ようにして素子はオフ状態になる。以下に� �それぞれの状態遷移における電圧電流特性� �変化の様子を説明する。

 図5のグラフで環境温度が室温の場合の電 圧電流特性を見ると、第1電極11に印加する正 電圧を0Vから大きくしていくと、2V程度で、� �れまで0Aの電流が1mAに増大する。このとき、 第1電極11と第2電極12が銅架橋10を介して接続� ��れた状態になる。なお、測定では、測定電� ��が1mAを超えないように制限している。

 その後、第1電極11に印加する電圧を0Vに� �してもオン状態は維持される。さらに、第1� ��極11に印加する負電圧の絶対値を大きくし� �いくと、-0.5V付近で、電流の絶対値が小さく なり、オフ状態へ遷移していることがわかる 。

 一方、図5のグラフで環境温度が150℃の場 合の電圧電流特性を見ると、オフ状態からオ ン状態に遷移するときの電圧が約1Vであり、� ��ン状態からオフ状態に遷移するときの電圧� ��約-0.2Vである。

 図5のグラフから、スイッチング素子の環 境温度を上げることにより、スイッチが切り 換わるときの電圧の絶対値が小さくなってい ることがわかる。これは、温度を上げること により、銅イオンの拡散速度が大きくなり、 銅架橋の接続および切断のそれぞれの現象が 促進するからである。

 次に、第3電極15に電圧を印加して、スイ� ��チング素子をオン状態からオフ状態に遷移� ��せる場合について説明する。

 図6はスイッチング素子をオン状態からオ フ状態に遷移させたときの電圧電流特性を示 すグラフである。横軸は第1電極11に印加する 電圧V1を示し、縦軸は第1電極11に流れる電流I 1を示す。

 オン状態のスイッチング素子の第3電極15� ��よび第2電極12を接地し、第1電極11に負電圧� ��印加する。図5に示したグラフの測定時と同 様に、第1電極11に印加する負電圧の絶対値を 大きくしていくと、図6の破線に示すように� �-0.4V付近でオフすることが確認できる。

 一方、スイッチング素子をオン状態から� ��フ状態させる際、第3電極15を接地する替わ� ��に-3.5Vの負電圧を印加する。第3電極15に印� �する電圧をV3とする。その状態で、第1電極11 に印加する負電圧を0Vから変化させると、図6 の実線に示すように、-0.2V付近でオフするこ� ��がわかる。

 このように、第3電極15に負電圧を印加す� ��ことで、オン状態からオフ状態に遷移させ� ��ための電圧V1が-0.4Vから-0.2Vになり、その絶� ��値が小さくなる。また、スイッチング時に� ��れる電流も約0.5mA小さくなる。

 図7は、図6に示した電圧電流特性につい� �、スイッチング素子の動作原理を説明する� �めの断面模式図である。ここでも、図2に示� ��たスイッチング素子を用いた場合としてい� ��。

 オン状態からオフ状態に遷移させる際、� ��1電極11だけでなく第3電極15にも負電圧を印� ��することで、第1電極11と第2電極12を接続す� ��銅架橋10の銅が銅イオンとして第1電極11お� �び第3電極13のそれぞれの方向に引き抜かれ� �。そのため、スイッチング時の電圧が、第1� ��極11のみに電圧を印加した場合(図6に破線で 示す測定データ)よりも小さくなる。

 本実施例は、本実施形態のスイッチング� ��子を半導体装置に実装した場合の一例であ� ��。ここでは、第3電極が金属イオンを供給可 能な材料を含んでいる場合とする。

 本実施形態のスイッチング素子を半導体� ��置に実装するに際して、スイッチング素子� ��形成可能な基体について説明する。

 半導体デバイスの機能上必要な能動素子� ��どが形成された半導体基板を基体として用� ��ることが可能である。また、表面を絶縁膜� ��覆った半導体基板を基体としてもよい。こ� ��場合、半導体基板の表面に形成された能動� ��子を絶縁膜で覆うようにしてもよい。さら� ��、半導体基板上に層間絶縁膜と配線からな� ��多層配線構造が形成されたものを基体とし� ��もよい。このように、本実施形態のスイッ� ��ング素子を種々の基体上に形成することが� ��能である。

 特に、本実施形態のスイッチング素子を� ��構成可能回路のスイッチとして用いる場合� ��は、半導体基板上に多層配線が形成された� ��造を基体として用いることが好適である。� ��の場合、多層配線を有する基体上の最上層� ��本実施形態のスイッチング素子を設ける場� ��に限らない。多層配線を有する基体上にス� ��ッチング素子を形成し、その上に層間絶縁� ��を形成してスイッチング素子を被覆し、さ� ��に、その層間絶縁膜の上層に配線を形成し� ��もよい。この構造は、本実施形態のスイッ� ��ング素子を半導体デバイスの多層配線構造� ��に埋め込む形で形成することが可能である� ��

 次に、本実施形態のスイッチング素子を� ��導体装置に実装した場合の構成について説� ��する。図8はスイッチング素子を半導体装置 に実装した場合の一構成例を示す断面模式図 である。

 本実施例の半導体装置は、図に示さない� ��導体素子を接続するための多層配線構造(不 図示)と、スイッチング素子とを有する。多� �配線構造は基体上に設けられ、スイッチン� �素子は多層配線構造の一部と同層に、また� �多層配線構造の上に形成される。

 図8に示すように、スイッチング素子は、 図1で説明した構成と同様に、第1電極21、第2� ��極22、第3電極25、第1イオン伝導層23および� �2イオン伝導層24を有する構成である。第1電� ��21および第3電極25は金属イオンを供給可能� �材料を含む構成である。第1プラグ36は第1バ� ��アメタル35を介して第1電極21と接続され、� �2プラグ38は第2バリアメタル37を介して第2電� ��22と接続されている。以下に、図8に示す構� ��を詳しく説明する。

 シリコン基板(不図示)の上に、図に示さ� �い半導体素子および半導体素子を覆う絶縁� �が形成されたものを基体20とする。その基体 20の上に第1ストップ絶縁膜31、第1層間絶縁層 27、第2ストップ絶縁層32および第1拡散防止層 26が順に形成されている。これらの膜の積層� ��の配線用溝に図に示さない配線および第3電 極25が形成されている。

 第3電極25は底面および側面が第3バリアメ タル28で覆われている。第3電極25の上面は、� ��口部が設けられた第1拡散防止層26で覆われ� ��いる。第1拡散防止層26の上に第2イオン伝導 層24が設けられている。第1拡散防止層26の開� ��部を介して、第3電極25の上面の一部が第2イ オン伝導層24と接触している。第2イオン伝導 層24に金属イオンが第3電極25から余分に拡散� ��ないように、開口部により金属イオンが拡� ��できる領域を規定している。図8に示すよう に、開口部は第3電極25の上面の面積よりも小 さいことが望ましい。

 第3電極25が第2イオン伝導層24と接触する� ��位を除いて拡散防止層またはバリアメタル� ��覆われている理由を説明する。

 第3電極25から第2イオン伝導層24に金属イ� ��ンが溶出するという現象を利用することを� ��えると、第3電極25が第2イオン伝導層24と接� ��するのは原理上必要なことである。しかし� ��基体20の絶縁膜および第1層間絶縁層27のそ� �ぞれに第3電極25が接触は好ましくない。そ� �は、絶縁膜や第1層間絶縁層27に金属が溶出� �ると、溶出した金属が絶縁体の絶縁耐性を� �化させてしまうからである。そのため、図8� ��示すように、第3電極25は、第2イオン伝導層 24と接触する部位を除いて、第3バリアメタル 28と第1拡散防止層26で覆われ、基体20の最上� �の絶縁膜や第1層間絶縁層27と直接に接触し� �いない。そして、バリアメタルおよび拡散� �止層は、第3電極25から溶出する金属イオン� �ブロックしている。

 第2イオン伝導層24のパタンの形状は平板� ��である。第2イオン伝導層24を平板状に形成� ��ることで、リソグラフィ工程で第2電極22と� ��3電極25の距離をより正確に制御することが� ��能となり、スイッチングさせる際に印加す� ��電圧の制御性が向上する。その一方、第2イ オン伝導層24を立体的に湾曲させて形成した� ��、第3電極25および第2電極22の界面に凸部や� ��部を形成したりすることで、第3電極25と第2 電極22間の最短距離を積極的に変えてもよい� ��例えば、第3電極25と第2電極22との最短距離� ��より短くすることで、低電圧でスイッチン� ��動作を行わせることが可能となる。

 第2イオン伝導層24は、第1拡散防止膜26の� ��口部の全てを覆っている方が望ましい。さ� ��に、第2イオン伝導層24は第3電極25のパタン� ��りも外側の第1層間絶縁層27の上方まで、そ� ��パタンが達して形成されている方がより望� ��しい。このように第2イオン伝導層24のパタ� ��をより大きくすると、第2イオン伝導層24に� ��る、図の左右方向への金属イオンの拡散を� ��ぐ効果が向上する。これは、半導体装置の� ��期信頼性を向上させる効果を同時にもたら� ��ことになる。

 第2イオン伝導層24の上に第2電極22が設け� ��れている。第2電極22のパタンと形状につい� ��説明する。第2電極22のパタンは、基体20の� �直上方から見ると、第1拡散防止層26の開口� �と一部重なっている。これにより、第2電極2 2のパタンの一部は第2イオン伝導層24を介し� �第3電極25のパタンの一部と重なっている。� �8に示すように、第2電極22のパタンの縁が上� ��開口部における第3電極25の中央部付近にあ� ��ことが望ましい。これにより、リソグラフ� ��工程における位置合わせずれがあっても、� ��2電極22のパタンの縁が上記開口部を外れる� ��とを防げる。また、図8に示すように、第2� �極22のパタンの面積は、電気的な接続のため のプラグをその上面に形成するのに十分な大 きさである。

 第1イオン伝導層23は、図8に示すように、 第2電極22が形成された部位を除く、第2イオ� �伝導層24の上面を覆っている。また、第2電� �22の側面と、第2電極22の上面のうち電気的接 続をとるための部位を除く領域を覆っている 。

 スパッタリング法で第1イオン伝導層23を� ��成した場合、第1イオン伝導層23の膜厚は、� ��地の形状に依存して各部で異なる。第2電極 22のパタンの側面に形成される膜は第2電極22� ��上面に形成される膜に比べて、膜厚が小さ� ��なる傾向がある。また、第2イオン伝導層24� ��上面に形成される膜のうち第2電極22のパタ� ��の側面に近い領域では、第2電極22の上面に� ��成される膜に比べて、膜厚が小さくなる傾� ��がある。

 第1イオン伝導層23の上に第1電極21が設け� ��れている。図8に示すように、第2イオン伝� �層24に対する第2電極22のパタンによる段差が 第1イオン伝導層23に転写され、転写された第 1イオン伝導層23の段差部分に跨がって第1電� �21が形成されている。第1電極21の第1イオン� �導層23の段差部分に図2に示したような先鋭� �が形成されている。

 第1電極21の側面は第2拡散防止層29で覆わ� ��、第1電極21の上面は電気的接続をとるため� ��部位を除いて第2拡散防止層29で覆われてい� ��。第1電極21の側面と上面のうち電気的接続� ��とるための部位を除いて、第2拡散防止層29� ��覆われているのは、第3電極25と同様に、第1 電極21から層間絶縁膜中に金属イオンが溶出� ��るのを防ぐためである。

 第2拡散防止層29の上には第2層間絶縁層30� ��設けられている。第2層間絶縁層30の上には� ��3ストップ絶縁層33が設けられている。第1イ オン伝導層23、第2拡散防止層29、第2層間絶縁 層30および第3ストップ絶縁層33を貫通して第2 電極22の上面に達する開口には、側面および� ��面が第2バリアメタル37で覆われた第2プラグ 38が設けられている。また、第2拡散防止層29� ��第2層間絶縁層30および第3ストップ絶縁層33� ��貫通して第1電極21の上面に達する開口には� ��側面および底面が第1バリアメタル35で覆わ� ��た第1プラグ36が設けられている。第3ストッ プ絶縁層33の上には、第1プラグ36および第2プ ラグ38の上面を覆う保護膜34が設けられてい� �。

 第1プラグ36は第1電極21の電気的接続をと� ��ための部位であり、第2プラグ38は第2電極22� ��電気的接続をとるための部位である。第1プ ラグ36が第1バリアメタル35および保護膜34で� �われているのは、プラグを構成する金属材� �が第2層間絶縁層30に拡散するのを防ぐため� �ある。第2プラグ38が第2バリアメタル37およ� �保護膜34で覆われているのも、第1プラグ36と 同じ理由である。

 なお、第1ストップ絶縁層31、第2ストップ 絶縁層32、第3ストップ絶縁層33および保護膜3 4については、スイッチング素子の機能のた� �というよりも、スイッチング素子を製造す� �際に必要となる膜である。これらの膜の主� �役目については、後述の製造方法で説明す� �。

 次に、図8に示した半導体装置におけるス イッチング素子の主要部位について好適な材 料を説明する。

 第1イオン伝導層23および第2イオン伝導層 24の材料としては、金属または半導体と、酸� ��、硫黄、セレンおよびテルル等のカルコゲ� ��元素との化合物が好ましい。特に、元素の� ��期律表における銅、タングステン、タンタ� ��、モリブデン、クロム、チタンおよびコバ� ��トの金属のうち少なくともいずれかを含む� ��化物、酸化物、ならびに任意の硫黄-酸素比 を持つ酸硫化物などは好適である。

 スイッチング素子の半導体デバイスへの実� ��を考えると、第1イオン伝導層23および第2イ オン伝導層24の材料は、金属酸化物、特に酸� ��タンタル(Ta ₂ O ₅ )あるいは酸化チタン(TiO ₂ )が好ましい。その理由は、第1に、金属酸化� ��は、半導体デバイスに既に用いられている� ��料であり、半導体デバイスのプロセスとの� ��合性が高いためである。第2に、スイッチン グ素子を再構成回路用のスイッチに用いる場 合、金属酸化物をイオン伝導層として用いる とスイッチング電圧をロジック動作電圧より も高くすることが可能だからである。スイッ チング電圧をロジック動作電圧よりも高くす ることで、繰り返し動作に対する耐性も高く 、高信頼性を確保できる。

 第1イオン伝導層23および第2イオン伝導層 24のそれぞれの膜厚は5~200nm程度の範囲内で設 定することが可能であるが、特に10~100nmの範� ��とすることが好ましい。膜厚が10nm以下であ ると、トンネル電流やショットキー電流のた めにオフ時にリーク電流が発生しやすくなる 。一方、膜厚が100nm以上であると、スイッチ� ��グ電圧が10V以上となって半導体デバイス等� ��の実用が困難になる。

 なお、それぞれのイオン伝導層は典型的� ��は単層膜で形成されるが、イオン伝導特性� ��るいは電気特性の異なる2種以上の膜からな る積層構造とすることも可能である。積層構 造をとることによりスイッチング電圧(閾値� �圧)やオフ時のリーク特性を制御することが� ��能となる。

 第1電極21および第3電極25には、第1イオン 伝導層23および第2イオン伝導層24に対して金� ��イオンを供給可能な材料を含む構成として� ��る。そのため、これらの電極には、銅(Cu)、 銀および鉛のうち少なくともいずれかを主材 料とする金属または合金を用いる。特に、半 導体プロセスとの整合性を考慮すると、主材 料はCuであることが望ましい。

 また、これらの金属または合金は、第1電 極21のうちの少なくとも第1イオン伝導層23に� ��する面の一部に存在していればよく、第3電 極25のうちの少なくとも第2イオン伝導層24に� ��する面の一部に存在していればよい。した� ��って、第1電極21および第3電極25のそれぞれ� ��、図8に示したような単層に限らず、イオン 伝導層に接する層が金属イオンを供給可能な Cuなどの材料で構成した層と別の材料の層と� ��積み重ねた積層構造にすることも可能であ� ��。また、イオン伝導層との接触面が、金属� ��オンを供給可能なCuなどの金属と、金属イ� �ンを供給しない金属との複合面となるよう� �構成してもよい。

 第3電極25の少なくとも第2イオン伝導層24� ��金属イオンを供給する部分は、好適にはCu� �主成分とする金属で構成される。Cuは電解メ ッキ法により形成されるが、その際、メッキ に必要な電流を均一に供給する、あるいは、 バリアメタルとの密着性を向上させるために 銅のシード層を設ける。シード層にはエレク トロマイグレーション耐性の向上を目的とし てアルミニウムなどの金属不純物を微量含有 させる。このような手法で形成するCu膜は下� ��側に含有させたアルミニウムなどの金属不� ��物を有すること、および成膜初期膜(下面近 傍)に高濃度の不純物を含有している。

 このようにして、金属イオン供給機能を� ��たすCuを、第2イオン伝導層24に対する下部� �極(第3電極25)に設けることが可能となる。ま た、メッキ法によるCu膜の形成では、膜の下� ��よりも上層の方がCuの純度が高くなる。そ� �ため、Cu膜の上面をイオン供給源として用い ることで、高純度の金属イオンを供給可能な 電極を実現できる。

 第2電極22としては、イオン伝導層との間� ��金属イオンの収受が生じにくい導電体を用� ��る。具体的には、白金、アルミニウム、金� ��チタン、タングステン、ニッケル、パラジ� ��ム、タンタル、クロム、もしくはモリブデ� ��などの高融点金属、または、これらの金属� ��うち少なくともいずれかの窒化物、または� ��これらの金属のうち少なくともいずれかの� ��リサイド、または、これらの金属のうち複� ��の金属を組み合わせた合金が好適である。

 第2電極22については、第2電極22のうちの� ��なくともイオン伝導層に接する面が上記材� ��により構成されていればよい。したがって� ��第2電極22は、図8に示したような単層に限ら ず、イオン伝導層に接する層が金属イオンの 収受を生じない材料で構成した層と別の材料 の層とを積み重ねた積層構造にすることも可 能である。

 第2拡散防止層29および第1拡散防止層26に� ��、スイッチング素子の動作においてイオン� ��導層内に溶解/析出を生じる金属種の拡散を 防止する材料を用いる。例えば、第1電極21お よび第3電極25としてCuを用いる場合には、窒� ��を含有する絶縁膜、特にシリコン窒化膜、� ��リコン酸窒化膜、またはそれらの中に任意� ��量の炭素を含む材料(炭窒化シリコン)など� �好適に用いることが可能である。第2拡散防� ��層29および第1拡散防止層26の膜厚は、用い� �れる材料によって拡散防止能力が異なるが� �2nm程度以上あれば拡散防止の役目を果たし� �5nm以上あれば十分である。

 なお、上述の「窒素を含有する絶縁膜」� ��用いる場合、この膜は比較的誘電率が高い� ��め、拡散防止機能が確保できる範囲で、膜� ��をできるだけ薄くすることが好ましい。具� ��的には、膜厚の上限は200nm程度とすること� �望ましい。誘電率が低い方が望ましいのは� �誘電率が高いと配線間容量が大きくなり、� �路動作の速度が遅くなるからである。

 第2層間絶縁層30および第1層間絶縁層27と� ��ては、半導体デバイスにおいて既に用いら� ��ている材料から選ぶことが可能である。例� ��ば、酸化シリコンの他、有機系または無機� ��の低誘電率絶縁材料などが好適である。

 次に、本実施例の半導体装置におけるス� ��ッチング素子の製造方法を説明する。図9A~� ��9Eは本実施例の半導体装置におけるスイッ� �ング素子の製造方法を示す断面模式図であ� �。説明上、製造方法を大きく6つの工程に分� ��ている。

 [工程1]シリコン基板(不図示)上に形成さ� �た半導体素子を含む基体20を用意する。基体 20の最上層には絶縁膜が設けられている。図9 Aに示すように、第1ストップ絶縁層31、第1層� ��絶縁層27および第2ストップ絶縁層32を順に� �体20の上に形成する。なお、第1層間絶縁層27 はシリコン窒化膜であり、シリコン窒化膜を CVD法で形成している。

 [工程2]フォトリソグラフィ技術およびエ� ��チング技術を用いて、配線を形成するため� ��開口部を第1ストップ絶縁層31、第1層間絶縁 層27および第2ストップ絶縁層32中に形成する� ��このエッチングの際、第1ストップ絶縁層31� ��第1層間絶縁層27のエッチングのストッパー� ��役目を果たす。形成した開口部に第3バリア メタル28および銅シード層(不図示)をCVD法に� �り形成する。銅シード層の厚みを20~100nm程度 とし、銅シード層に少量の不純物(例えば、� �ルミニウム)を含有させる。そして、電解メ� ��キを行って銅シード層上に銅を形成する。� ��成する銅の厚みは800~1200nm程度でよい。

 続いて、第2ストップ絶縁層32の開口部以� ��に堆積された不要なバリアメタルおよび銅� ��CMP(ケミカル・メカニカル・ポリッシング)� �により削り取り、図9Bに示すように、第3電� �25を形成する。その際、第3電極25と同一層の 下部配線(不図示)を形成する。このCMP法を実� ��する際、第2ストップ絶縁層32がCMPのストッ� ��ーの役目を果たす。

 さらに、熱処理を行って不純物を下部配� ��および第3電極25のそれぞれの全体に拡散さ� ��る。この熱処理により下部配線のエレクト� ��マイグレーション耐性が向上する。ここで� ��明した下部配線および第3電極25の形成方法� ��、半導体装置の配線形成工程として広く用� ��られている方法である。その後、スパッタ� ��ング法またはCVD法を用いて、第1拡散防止層 26として膜厚100nmの炭窒化シリコンを第2スト� ��プ絶縁層32の上に形成する(図9B)。第1拡散防 止層26により第3電極25の上面が覆われる。

 フォトリソグラフィ技術およびエッチン� ��技術を用いて、第1拡散防止層26に開口部を� ��成する。ここでは、開口部は第3電極25の上� ��にまで達する貫通孔である。

 [工程3]第1拡散防止層26の開口部に銅をス� ��ッタリング法またはCVD法により形成する。� ��の厚みは第1拡散防止層26の膜厚100nm以上と� �る。続いて、開口部以外に堆積された不要� �銅をCMP法により削り取って銅の上面を平坦� �し、開口部に形成された銅を図9Bに示す第3� �極25に合流させる。第3電極25の上面を平坦化 して段差をなくすことによって、これ以降の リソグラフィ工程でフォトレジストを塗布す る際に膜厚を均一に塗布できることや、膜形 成の際に膜厚を均一に成膜できることなどの 利点がある。

 [工程4]スパッタリング法またはCVD法を用� ��て、第1拡散防止層26および第3電極25の上に� ��2イオン伝導層24として膜厚15nmの酸化タンタ ルを形成する(図9C)。

 第2電極22を形成するための膜として、膜� ��50nmの白金を第2イオン伝導層24の上に形成す る。フォトリソグラフィ技術およびエッチン グ技術を用いて白金を加工し、図9Dに示すよ� ��に、第2電極22を形成する。続いて、スパッ� ��リング法またはCVD法を用いて、第2イオン伝 導層24の露出面と第2電極22の上に、第1イオン 伝導層23として膜厚15nmの酸化タンタルを形成 する。

 [工程5]第1電極21を形成するための膜とし� ��、膜厚50nmの銅を第1イオン伝導層23の上に形 成する。フォトリソグラフィ技術およびエッ チング技術を用いて銅を加工し、図9Dに示す� ��うに、第1電極21を形成する。その後、スパ� ��タリング法またはCVD法を用いて、第1イオン 伝導層23の露出面と第1電極21の上に、第2拡散 防止層29として膜厚100nmの炭窒化シリコンを� �成する(図9D)。

 [工程6]CVD法を用いて、第2拡散防止層29の� ��に第2層間絶縁層30および第3ストップ絶縁層 33を順に形成する。フォトリソグラフィ技術� ��よびエッチング技術を用いて、第1電極21の� ��ラグ形成のために、第3ストップ絶縁層33、� ��2層間絶縁層30および第2拡散防止層29を貫通� ��て第1電極21の上面に達する開口部を形成す� ��。それと同時に、第2電極22のプラグ形成の� ��めに、第3ストップ絶縁層33、第2層間絶縁層 30、第2拡散防止層29および第1イオン伝導層23� ��貫通して第2電極22の上面に達する開口部を� ��成する。

 形成した開口部にバリアメタル、および� ��の一部となる銅シード層(不図示)をスパッ� �リング法またはCVD法により形成する。銅シ� �ド層の厚みは20~100nm程度でよい。メッキ法で 銅シード層上に銅を形成する。銅の厚みは800 ~1200nm程度でよい。さらに、開口部以外に堆� �された不要なバリアメタルおよび銅をCMP法� �より削り取る。このCMP法を実行する際、第3� ��トップ絶縁層33がCMPのストッパーの役目を� �たす。このようにして、図9Eに示すように、 下面および側面が第1バリアメタル35で覆われ た第1プラグ36と、下面および側面が第2バリ� �メタル37で覆われた第2プラグ38が形成される 。

 さらに、必要に応じて保護膜34として、� �厚50nmの炭窒化シリコンをスパッタリング法� ��たはCVD法により第3ストップ絶縁層33上に形� ��する(図9E)。第1プラグ36および第2プラグ38の 上面が保護膜34で覆われる。保護膜34は、そ� �後の熱処理で第1プラグ36および第2プラグ38� �ら銅が拡散するのを防止する役目を果たす� �

 本実施例の製造方法では、各電極間の最� ��距離がイオン伝導層の膜厚で規定すること� ��可能となる。また、第1イオン伝導層23の形� ��にスパッタリング法を用いることで、第1電 極21から第2電極22の方向への精鋭部の屈折角� ��をより小さくすることができる。

 本実施例は、本実施形態のスイッチング� ��子を半導体装置の搭載した場合の一構成例� ��あるが、その他にも様々な変形を行うこと� ��可能である。以下の実施例3および実施例4� �おいて、その変形例を説明する。

 本実施例は、実施例2で説明した半導体装 置において、第1プラグが第1電極を兼ねる構� ��にしたものである。

 本実施例の半導体装置の構成を説明する� ��図10は本実施例の半導体装置におけるスイ� �チング素子の一構成例を示す断面模式図で� �る。実施例2と同様な構成については、その� ��細な説明を省略する。

 図10に示すように、本実施例では、図8に� ��した第1電極21が設けられていない。その代� ��り、第1プラグ201が第1イオン伝導層23の段差 部分を覆うように形成されている。第1プラ� �201の側面は第1バリアメタル35で覆われてい� �が、底面は第1イオン伝導層23と接している� �第1プラグ201が第1電極の役目を兼ねている。 そのため、第1プラグ201の材料は、実施例2で� ��明した第1電極21の材料である。

 次に、本実施例の半導体装置におけるス� ��ッチング素子の製造方法を説明する。なお� ��実施例1および実施例2と共通部分の詳細な� �明を省略する。

 本実施例では、実施例2で説明した工程の うち、[工程5]と[工程6]を下記のように変更す る。[工程5]を変更したものを[工程5’]とし、 [工程6]を変更したものを[工程6’]とする。

 [工程5’]CVD法を用いて、第1イオン伝導層 23の上に第2層間絶縁層30および第3ストップ絶 縁層33を順に形成する。フォトリソグラフィ� ��術およびエッチング技術を用いて、第1プラ グ201を形成するための、第2層間絶縁層30およ び第3ストップ絶縁層33を貫通して第1イオン� �導層23の上面に達する開口部を形成する。形 成した開口部の底面と側面に、スパッタリン グ法またはCVD法を用いてバリアメタルを形成 する。続いて、バリアメタルに対して異方性 エッチングを行うことにより、開口部の底面 に堆積したバリアメタルを除去して、図10に� ��す第1バリアメタル35を形成する。この異方� ��エッチングの際、第3ストップ絶縁層33の上� ��堆積していたバリアメタルもエッチングさ� ��る。

 続いて、側面にバリアメタルが形成され� ��開口部の内部に、スパッタリング法またはC VD法を用いて銅シード層(不図示)を形成する� �銅シード層の厚みは20~100nm程度でよい。さら に、メッキ法を用いて銅シード層上に銅を形 成する。銅の厚みは800~1200nm程度でよい。開� �部以外に堆積した不要な銅をCMP法により削� �取ることで、側面が第1バリアメタル35で覆� �れた第1プラグ201が形成される。なお、不要� ��バリアメタルが第3ストップ絶縁層33の上に� ��っていても、CMPで除去される。

 [工程6’]フォトリソグラフィ技術および� ��ッチング技術を用いて、第2プラグ38を形成� ��るための、第3ストップ絶縁層33、第2層間絶 縁層30および第1イオン伝導層23を貫通して第2 電極22の上面に達する開口部を形成する。形� ��した開口部にバリアメタル、および銅の一� ��となる銅シード層(不図示)をスパッタリン� �法またはCVD法により形成する。銅シード層� �厚みは20~100nm程度でよい。メッキ法で銅シー ド層上に銅を形成する。銅の厚みは800~1200nm� �度でよい。さらに、開口部以外に堆積され� �不要なバリアメタルおよび銅をCMP法により� �り取る。このようにして、下面および側面� �第2バリアメタル37で覆われた第2プラグ38が� �成される。

 さらに、必要に応じて保護膜34として、� �厚50nmの炭窒化シリコンをスパッタリング法� ��たはCVD法により第3ストップ絶縁層33上に形� ��する。

 本実施例では、構造上、第2拡散防止層29� ��不要になり、製法上、第2拡散防止層29およ� ��第1電極21を形成する工程が不要となる。

 本実施例は、実施例2で説明した半導体装 置において、第3電極が金属イオンをイオン� �導層に供給しない材料で構成されるもので� �る。

 本実施例の半導体装置の構成を説明する� ��図11は本実施例の半導体装置におけるスイ� �チング素子の一構成例を示す断面模式図で� �る。実施例2と同様な構成については、その� ��細な説明を省略する。

 図11に示すように、本実施例では、図8に� ��した第3電極25の部分が銅配線55と第3電極203� ��からなる。第1ストップ絶縁層31、第1層間絶 縁層27および第2ストップ絶縁層32に設けられ� ��開口部には、第3電極203を引き出すための銅 配線55が形成されている。銅配線55の側面お� �び底面は第3バリアメタル28で覆われている� �

 第2ストップ絶縁層32の上に設けられた第1 拡散防止層26には貫通孔が設けられ、その貫� ��孔に第3電極203が形成されている。第3電極20 3の下面が銅配線55に接触し、第3電極203の上� �が第2イオン伝導層24で覆われている。第3電� ��203の材料は第2イオン伝導層24に金属イオン� ��供給しない材料で構成されている。

 次に、本実施例の半導体装置におけるス� ��ッチング素子の製造方法を説明する。なお� ��実施例1および実施例2と共通部分の詳細な� �明を省略する。

 本実施例では、実施例2で説明した工程の うち、[工程2]の第3電極25を銅配線55とし、[工 程3]を下記の[工程3’]に変更する。

 [工程3’]第1拡散層防止層26の開口部に第3 電極203を形成するために、スパッタリング法 またはCVD法を用いて白金を形成する。白金の 厚みは第1拡散防止層26の膜厚100nm以上とする� ��続いて、開口部以外に堆積された不要な白� ��をCMP法により削り取って白金の上面を平坦� ��する。第3電極203の上面を平坦化して段差を なくすことによって、これ以降のリソグラフ ィ工程でフォトレジストを塗布する際に膜厚 を均一に塗布できることや、膜形成の際に膜 厚を均一に成膜できることなどの利点がある 。

 本実施例では、金属イオンの供給を第1電 極21のみから行う。オフ状態からオン状態に� ��移させる際には、第2電極22と第1電極21との� ��に電圧を印加することで、図5に示したよう に動作する。オン状態からオフ状態に遷移さ せる際には、第3電極203に負電圧を印加する� �とで、図6に示したように流れる電流を抑え� ��ことができる。

 また、第3電極203を白金などの金属のよう に金属イオンを供給しない材料にすれば、熱 処理によって金属イオンがイオン伝導層に拡 散するのを防げる。

 本発明の効果の一例として、製造ロット� ��の特性ばらつきを低減することができる。

 以上、実施形態および実施例を参照して� ��願発明を説明したが、本願発明は上記実施� ��態および実施例に限定されるものではない� ��本願発明の構成や詳細には、本願発明のス� ��ープ内で当業者が理解し得る様々な変更を� ��ることができる。

 この出願は、2007年10月19日に出願された� �本出願の特願2007-272699の内容が全て取り込ま れており、この日本出願を基礎として優先権 を主張するものである。