本发明涉及集成电路测试领域， 特别是涉及一种基于片上系统或系统级封 装的内建自测试系统。 背景技术

内建自测试是通过内建的硬件功能所完成的测 试。 内建自测试的特点是由 集成电路自己生成测试信号， 并依靠集成电路自身逻辑来判断测试响应是否 正 确。如图 1所示，内建自测试的组成部分主要包括 TPG ( Test Pattern Generation, 测试向量生成器）、 控制器和 ORA ( Output Response Analyzer, 输出响应分析 器）。 TPG主要担负测试信号生成的作用， ORA主要用来釆集并分析被测电路 在 TPG所生成的测试信号的作用下所产生的输出响 应。 控制器主要作用是监控 整个测试过程， 包括控制 TPG生成测试信号、 控制 ORA釆集输出响应并对所 釆集的输出响应的分析、 控制整个测试过程的时钟同步及 TPG与 ORA工作的 同步。

对于 ADC ( Analog to Digital Converter, 模数转换器）测试， TPG主要用来 生成模拟激励信号， 通常包括三角波、 正弦波等。 被测电路的输出响应是对输 入的模拟激励信号进行釆样及量化后的结果。

当前， 片上系统（简称 SoC, 全称 system on a chip )或系统级封装（简称 SiP , 全称 system in package ) 内部混合信号模块的测试是测试领域的一大挑 战， 也面临着诸多的问题。 对于 ADC测试， 传统内建自测试方法是将专用的模拟 IP 核（ Intellectual Property core, 知识产权核 )集成于芯片， 利用该模拟 IP核来生 成激励信号， 将该激励信号输入 ADC, 釆样并分析 ADC的输出信号， 进而完 成片上系统或系统级封装的片内 ADC的测试。 但是， 由于模拟 IP核的釆用的 模拟元件较多， 占用了片上系统或系统级封装的片内较大的面 积， 增加了片上 系统或系统级封装的复杂性， 降低了片上系统或系统级封装的可靠性。 发明内容

鉴于此， 有必要针对内建自测试模拟元件较多的问题， 提供一种基于片上 系统或系统级封装的内建自测试系统。

一种基于片上系统或系统级封装的内建自测试 系统， 包括：

波形发生器， 用于生成测试用电压激励信号；

波形控制器， 与所述波形发生器相连接， 用于接收并处理所述测试用电压 激励信号， 输出波形参数可控的数字量激励信号；

数模转换器， 与所述波形控制器耦接， 用于接收所述数字量激励信号并将 所述数字量激励信号转换为模拟量激励信号；

待测模数转换器， 与所述数模转换器耦接， 用于将所述模拟量激励信号转 换为数字序列并将所述数字序列输送至所述波 形控制器； 以及

处理器， 与所述波形控制器相连接， 用于向所述波形控制器输入控制所述 数字量激励信号波形参数的指令、 通过所述波形控制器釆集所述数字序列并转 换为直方图数据进行保存。

在其中一个实施例中， 所述波形发生器包括数字正弦波发生器与数字 三角 波发生器， 所述数字正弦波发生器应用于测试所述待测模 数转换器的动态参数， 所述数字三角波发生器应用于测试所述待测模 数转换器的静态参数。

在其中一个实施例中， 所述数字正弦波发生器为基于 DDS的数字正弦波发 生器。

在其中一个实施例中， 所述波形参数为所述数字量激励信号的波形频 率、 初始相位与周期数。

在其中一个实施例中， 还包括滤波器， 所述滤波器分别与所述数模转换器 以及所述待测模数转换器耦接， 用于消除所述数模转换器所产生的干扰信号。

在其中一个实施例中， 还包括放大器， 所述放大器的输入端与所述数模转 换器的输出端相连， 输出端与所述待测模数转换器的输入端耦接， 用于调整所 述模拟量激励信号的幅值。

在其中一个实施例中， 还包括数字复用器与模拟复用器， 所述数字复用器 连接于所述波形控制器及所述数模转换器之间 ， 用于在测试时将所述数字量激 励信号传送至数模转换器； 所述模拟复用器连接于所述数模转换器与所述 待测 模数转换器之间 , 用于在测试时将所述模拟量激励信号传送至待 测模数转换器。

在其中一个实施例中， 所述数字复用器还用于在非测试时将模拟量输 入信 号传送至待测模数转换器， 所述数字复用器还用于在非测试时将输入的数 字量 中间信号传送至数模转换器， 所述模拟量输入信号经所述待检测模数转换器 转 换成所述数字量中间信号。

在其中一个实施例中， 还包括存储器， 所述存储器与所述处理器相连， 用 于存储理论静态参数值与理论动态参数值。

上述基于片上系统或系统级封装的内建自测试 系统， 充分利用了片上系统 或系统级封装的片内已有的处理器和数模转换 器的资源来对片内待测模数转换 器进行测试， 结合额外添加的数字电路器件波形发生器与波 形控制器， 无需釆 用具有较多模拟器件的模拟 IP核来生成激励信号， 减少了片内集成的器件， 占 用芯片空间较小， 增加了系统的可靠性。 附图说明

图 1为内建自测试基本原理框图；

图 2为一实施例的基于片上系统或系统级封装的� �建自测试系统模块图； 图 3为模拟三角波输入波形及其量化图；

图 4是三角波量化所得直方图；

图 5是模拟正弦波输入波形及其量化图；

图 6是正弦波量化所得直方图。 具体实施方式

为了解决内建自测试因模拟元件较多所造成的 占用片上系统或系统级封装 的片内面积较大， 片上系统或系统级封装较复杂， 以及片上系统或系统级封装 的可靠性较低的问题， 提供了一种基于片上系统或系统级封装的内建 自测试系 统。

如图 2所示， 一实施例的基于片上系统或系统级封装的内建 自测试系统， 括波形发生器 210、 波形控制器 220、 数模转换器 230、 待测模数转换器 240以 及处理器 250。

波形发生器 210, 用于生成测试用电压激励信号。 本实施例的基于片上系统 或系统级封装的内建自测试系统， 具有测试模式和正常模式。 波形发生器 210 集成于片上系统或系统级封装， 作为测试模式下的测试用电压激励波形信号的 发生源， 在正常模式下， 波形发生器 210处于闲置状态。

波形控制器 220, 与波形发生器 210相连接， 用于接收并处理测试用电压激 励信号， 输出波形参数可控的数字量激励信号。 本实施例中， 波形参数为数字 量激励信号的波形频率、 初始相位与周期数。 此外， 波形参数还可能为波形类 型， 比如三角波或正弦波。 波形控制器 220用于测试模式， 正常模式下处于闲 置状态。

数模转换器 230, 简称 DAC ( Digital to Analog Converter, 数模转换器）， 与 波形控制器 220耦接， 用于接收波形控制器 220输出的数字量激励信号并将该 数字量激励信号转换为模拟量激励信号。

待测模数转换器 240, 与数模转换器 230耦接， 用于将数模转换器 230输出 的模拟量激励信号转换为数字序列， 并将该数字序列输送至波形控制器 220。模 数转换器简称 ADC ( Analog to Digital Converter, 模数转换器）。

处理器 250, 与波形控制器 220相连接， 用于向波形控制器 220输入控制数 字量激励信号波形参数的指令、 通过波形控制器 220釆集数字序列并转换为直 方图数据进行保存。 在测试模式下， 波形发生器 210生成测试用电压激励信号 经过波形控制器 220处理并输出波形参数可控的数字量激励信号 ， 该数字量激 励信号经过数模转换器 230转换成模拟量激励信号， 该模拟量激励信号用于测 试待测模数转换器 240相关参数。

上述基于片上系统或系统级封装的内建自测试 系统， 充分利用了片上系统 或系统级封装的片内已有的处理器 250和数模转换器 230的资源来对片内待测 模数转换器 240进行测试， 结合额外添加的数字电路器件波形发生器 210与波 形控制器 220, 无需釆用具有较多模拟器件的模拟 IP核来生成激励信号， 减少 了片内集成的器件， 占用芯片空间较小， 增加了系统的可靠性。 为了使测试模式与正常模式不相互干扰， 本实施例的基于片上系统或系统 级封装的内建自测试系统，还包括数字复用器 280与模拟复用器 290 ,数字复用 器 280连接于波形控制器 220及数模转换器 230之间， 用于在测试时将波形控 制器 220输出的数字量激励信号传送给数模转换器 230。模拟复用器 290连接于 数模转换器 230与待测模数转换器 240之间， 用于在测试时将数模转换器 230 输出的模拟量量激励信号传送给待测模数转换 器 240。在非测试时， 即在正常模 式下，模拟复用器 290还用于将模拟量输入信号 Vi _n 传送至待测模数转换器 240, 由待测模数转换器 240转换为数字量中间信号并将该数字量中间信 号输入数字 复用器 280。 在非测试时，数字复用器 280还用于将输入的数字量中间信号传送 至数模转换器 230, 由数模转换器 230转换并输出模拟量输出信号 ^^。 通常， 数字复用器 280与模拟复用器 290具有多个输入接口， 一个输出接口。 为了便 于识别， 本实施例使用 "0" 和 " 1 " 表示数字复用器 280或模拟复用器 290其 中两个接口， 其中 "0" 接口用于正常模式， " Γ 接口用于测试模式。 正常模式 下， 模拟量输入信号 ί¾从模拟复用器 290的 "0"接口输入模拟复用器 290, 经 模拟复用器 290进入待测模数转换器 240转换成数字量中间信号， 该数字量中 间信号从数字复用器 280的 "0" 接口进入数字复用器 280, 进而通过数模转换 器 230转换成模拟量输出信号 V _ou "

本实施例中， 波形发生器 210包括数字正弦波发生器 212与数字三角波发 生器 214。 数字正弦波发生器 212应用于测试待测模数转换器 240的动态参数， 数字三角波发生器 214应用于测试待测模数转换器 240的静态参数。 数字正弦 波发生器 212为基于 DDS ( Direct Digital Synthesizer, 直接数字式频率合成器 ) 的数字正弦波发生器。 如图 3所示， 在测试待测模数转换器 240的静态参数时， 数字三角波发生器 214生成数字量三角波，依次经过波形控制器 220、数模转换 器 230处理后转换为模拟量激励信号， 该模拟量激励信号作为待测模数转换器 240的模拟输入， 经过待测模数转换器 240处理后输出数字序列， 即量化输出。 波形控制器 220接受来自处理器 250的指令， 对相应的特殊状态寄存器进行修 改， 指明待测模数转换器 240和数模转换器 230的精度及工作时钟频率， 指定 所选择的测试用电压激励信号的波形类型为三 角波， 并根据实际情况指定波形 的频率、 初始相位、 周期数。 在数字三角波发生器 214生成数字量三角波产生 的同时， 波形控制器 220会自动地启动数模转换器 230和待测模数转换器 240 的工作， 处理器 250根据所接收到的待测模数转换器 240的输出编码值对此编 码值的直方图数据进行累加。 当指定周期数的波形产生完成后， 波形控制器 220 会停止数模转换器 230和待测模数转换器 240的工作。 这样， 最终会得到一组 直方图数据（见图 4 ), 处理器 250会利用理想直方图数据和这组实际直方图数 据进行计算来最终得到静态参数值。 然后与理论静态参数范围值进行比较来判 断待测模数转换器 240是否通过了静态参数的测试。 同理， 利用数字正弦波发 生器 212生成的数字量正弦波可以测出待测模数转换 器 240的动态参数值（见 图 5和图 6 ), 然后与理论动态参数范围值进行比较来判断待 测模数转换器 240 是否通过了动态参数的测试。 理论静态参数值与理论动态参数值存储于与处 理 器 250相连的存储器 252中。

如图 2 所示， 在具体的实施例中， 基于片上系统或系统级封装的内建自测 试系统还包括滤波器 260与放大器 270。滤波器 260分别与数模转换器 230以及 待测模数转换器 240耦接， 用于消除数模转换器 230所产生的干扰信号。 放大 器 270的输入端与数模转换器 230的输出端相连，输出端与待测模数转换器 240 的输入端耦接， 用于调整模拟量激励信号的幅值。 处理器 250可以通过串口连 接计算机 50。 但并不能因此而理解为对本发明专利范围的限 制。 应当指出的是， 对于本领域 的普通技术人员来说， 在不脱离本发明构思的前提下， 还可以做出若干变形和 改进， 这些都属于本发明的保护范围。 因此， 本发明专利的保护范围应以所附 权利要求为准。