以下、発明の実施の形態を通じて本発明� ��説明するが、以下の実施形態は請求の範囲� ��かかる発明を限定するものではない。また� ��実施形態の中で説明されている特徴の組み� ��わせの全てが発明の解決手段に必須である� ��は限らない。

 図1は、本実施形態に係る試験装置10の構� ��を被試験デバイス200と共に示す。試験装置1 0は、半導体メモリ等の被試験デバイス200を� �験する。

 試験装置10は、試験信号供給部12と、取得 部14と、判定部16とを備える。試験信号供給� �12は、被試験デバイス200を試験するための試 験信号510を被試験デバイス200に供給する。取 得部14は、被試験デバイス200が試験信号510に� ��じて出力する出力信号520を取得する。判定� ��16は、取得部14が取得した出力信号520に基づ いて被試験デバイス200の良否を判定する。こ れに代えて又はこれに加えて、判定部16は、� ��得部14が取得した出力信号520に基づいて被� �験デバイス200のクラスを判定する。

 図2は、本実施形態に係る取得部14の構成� ��示す。取得部14は、レベルコンパレータ22と 、メイン周期発生部24と、サブ周期発生部26� �、エッジストローブ発生部28と、エッジタイ ミング比較部30と、ウィンドウ期間指定部32� �、ウィンドウタイミング比較部34と、セレク タ36とを備える。

 レベルコンパレータ22は、被試験デバイ� �200から出力された出力信号520を入力して、� �値と比較する。そして、レベルコンパレー� �22は、出力信号520と閾値との比較結果に応じ た論理値を有する比較信号530を出力する。本 実施形態において、レベルコンパレータ22は� ��出力信号520が閾値以上の場合にはH論理(又� �L論理)となり、比較信号530が閾値より小さい 場合にはL論理(又はH論理)となる比較信号530� �出力する。

 メイン周期発生部24は、試験のための基� �となる周期(試験周期)を示すメイン周期信号 540を発生する。サブ周期発生部26は、試験周� ��毎に、試験周期を分割したサブ周期を示す� ��ブ周期信号550を発生する。

 エッジストローブ発生部28は、試験周期� �に、試験周期中における指定された位相の� �時タイミングを示すエッジストローブ信号56 0を発生する。エッジストローブ発生部28は、 一例として、メイン周期信号540を外部から与 えられた時間分遅延して、エッジストローブ 信号560を生成してよい。

 エッジタイミング比較部30は、エッジス� �ローブ信号560により示された位相において� �比較信号530が所定論理値となっているか否� �を検出する。本実施形態において、エッジ� �イミング比較部30は、エッジストローブ信号 560のタイミングにおいて比較信号530が所定論 理値(例えばH論理)の場合、フェイルを出力す る。また、エッジタイミング比較部30は、エ� ��ジストローブ信号560のタイミングにおいて� ��較信号530が所定論理値ではない場合(例えば L論理)の場合、パスを出力する。

 ウィンドウ期間指定部32は、サブ周期信� �550を基準として、試験周期中の異なる位相� �囲を示す複数のウィンドウ期間を指定する� �ウィンドウ期間指定部32は、一例として、複 数のウィンドウ期間を示す複数のウィンドウ ストローブ信号570を発生してよい。本実施形 態において、ウィンドウ期間指定部32は、試� ��周期中の3つの異なる位相範囲を示す第1~第3 のウィンドウストローブ信号570-1~570-3を発生� ��る。また、本実施形態において、ウィンド� ��期間指定部32は、ウィンドウ期間においてH� ��理となり、ウィンドウ期間以外においてL論 理となるウィンドウストローブ信号を発生す る。

 ウィンドウタイミング比較部34は、複数� �ウィンドウ期間のそれぞれにおいて比較信� �530が所定論理値となったか否かを検出する� �ウィンドウ期間指定部32は、一例として、複 数のウィンドウストローブ信号570に対応して 設けられた複数のウィンドウ回路38を有して� ��い。本実施形態においては、ウィンドウタ� ��ミング比較部34は、第1~第3のウィンドウス� �ローブ信号570-1~570-3に対応した第1~第3のウィ ンドウ回路38-1~38-3を有する。

 複数のウィンドウ回路38のそれぞれは、� �応するウィンドウストローブ信号570に示さ� �たウィンドウ期間において、比較信号530が� �定論理値となっているタイミングを含むこ� �を条件として、対応するウィンドウ期間に� �いて比較信号530が所定論理値となったこと� �表す値を出力する。本実施形態において、� �数のウィンドウ回路38のそれぞれは、対応す るウィンドウストローブ信号570に示されたウ ィンドウ期間において、比較信号530が少なく とも所定論理値(例えばH論理)となっている期 間を含む場合、フェイルを出力する。また、 本実施形態において、複数のウィンドウ回路 38のそれぞれは、対応するウィンドウストロ� ��ブ信号570により示されたウィンドウ期間に� ��いて、比較信号530が所定論理値(例えばH論� �)となっている期間を含まない場合、パスを� ��力する。

 セレクタ36は、当該試験装置10がエッジス トローブ信号560により比較信号530を検出した 結果により被試験デバイス200を判定する動作 モード(エッジストローブモード)により動作� ��る場合、エッジタイミング比較部30による� �出結果を選択する。また、セレクタ36は、当 該試験装置10がウィンドウストローブ信号570� ��より比較信号530を検出した結果により被試� ��デバイス200を判定する動作モード(ウィンド ウストローブモード)により動作する場合、� �ィンドウタイミング比較部34による検出結果 を選択する。

 セレクタ36は、選択した検出結果を判定� �16に出力する。そして、セレクタ36から検出� ��果が与えられた判定部16は、エッジストロ� �ブモードの場合、エッジタイミング比較部30 による検出結果に基づき被試験デバイス200の 良否を判定する。判定部16は、ウィンドウス� ��ローブモードの場合、ウィンドウタイミン� ��比較部34による検出結果に基づき被試験デ� �イス200のクラスを判定する。

 以上のような構成の取得部14は、複数の� �ィンドウ期間を、サブ周期信号550を基準と� �て指定する。これにより取得部14によれば、 回路構成が大きい複数のタイミング発生器を 備えることなく、複数のウィンドウ期間を生 成することができる。この結果、試験装置10� ��よれば、小さい回路構成で被試験デバイス2 00のクラスを判定することができる。

 なお、取得部14は、一例として、出力信� �520がH論理か否かを判定するためのH論理判定 用のレベルコンパレータ22と、出力信号520がL 論理か否かを判定するためのL論理用判定用� �を別個に有してよい。この場合、取得部14は 、エッジタイミング比較部30、ウィンドウタ� ��ミング比較部34およびセレクタ36についても 、H論理判定用とL論理用判定用とをそれぞれ� ��個に有してよい。また、H論理判定用のレベ ルコンパレータ22とL論理判定用のレベルコン パレータ22とは、互いに異なる閾値が与えら� ��てよい。

 図3は、取得部14内の各信号の一例を示す� ��図3の(A)は、メイン周期信号540を示す。図3� �(B)は、エッジストローブ信号560を示す。図3� ��(C)は、サブ周期信号550を示す。図3の(D)は、 第1ウィンドウストローブ信号570-1を示す。図 3の(E)は、第2ウィンドウストローブ信号570-2� �示す。図3の(F)は、第3ウィンドウストローブ 信号570-3を示す。

 メイン周期信号540は、一例として、図3の (A)に示されるように、試験周期の境界を示す 。エッジストローブ信号560は、一例として、 図3の(B)に示されるように、試験周期中にお� �る指定された位相にパルス波形を有する。

 サブ周期信号550は、一例として、試験周� ��の1/N(Nは2以上の整数、本例の場合N=4)のサブ 周期を示す。サブ周期信号550は、一例として 、図3の(C)に示されるように、サブ周期の境� �にパルス波形を有する。

 メイン周期発生部24およびサブ周期発生� �26は、共通の基準クロックに基づきメイン周 期信号540およびサブ周期信号550を生成してよ い。また、メイン周期発生部24は、サブ周期� ��生部26により生成されたサブ周期信号550を� �周して、メイン周期信号540を生成してもよ� �。

 ウィンドウ期間指定部32は、試験周期毎� �、例えばサブ周期信号550により示されたタ� �ミングを境界(開始点および終了点)とした異 なる複数のウィンドウ期間を指定する。そし て、ウィンドウ期間指定部32は、一例として� ��指定した複数のウィンドウ期間のそれぞれ� ��ついて、開始タイミングにおいてL論理から H論理に立ち上がり、終了タイミングにおい� �H論理からL論理に立ち下がるウィンドウスト ローブ信号570を発生する。

 本例においては、ウィンドウ期間指定部3 2は、図3の(D)に示されるように、試験周期毎� ��、1番目のサブ周期信号550で立ち上がり4番� �のサブ周期信号550で立ち下がる第1ウィンド� ��ストローブ信号570-1を発生する。また、ウ� �ンドウ期間指定部32は、図3の(E)に示される� �うに、試験周期毎に、2番目のサブ周期信号5 50で立ち上がり4番目のサブ周期信号550で立ち 下がる第2ウィンドウストローブ信号570-2を発 生する。また、ウィンドウ期間指定部32は、� ��3の(F)に示されるように、試験周期毎に、3� �目のサブ周期信号550で立ち上がり4番目のサ� ��周期信号550で立ち下がる第3ウィンドウスト ローブ信号570-3を発生する。なお、ウィンド� ��期間指定部32は、図3に示すような位相範囲� ��示すウィンドウ期間に代えて、例えば、開� ��点が共通して、終了点が異なる複数のウィ� ��ドウ期間を発生してもよい。

 図4は、エッジタイミング比較部30および� ��ィンドウタイミング比較部34による比較結� �の一例を示す。図4の(A)は、比較信号530の一� ��を示す。図4の(B)および(C)は、エッジストロ ーブ信号560の一例を示す。図4の(D)、(E)およ� �(F)は、第1~第3ウィンドウストローブ信号570-1 ~570-3の一例を示す。

 本例において、エッジタイミング比較部3 0は、図4の(B)に示されるように、エッジスト� ��ーブ信号560のタイミングにおいて比較信号5 30が所定論理値(例えばH論理)の場合、フェイ� ��を出力する。また、本例において、エッジ� ��イミング比較部30は、図4の(C)に示されるよ� ��に、エッジストローブ信号560のタイミング� ��おいて比較信号530が所定論理値(H論理)では� ��い場合(L論理の場合)、パスを出力する。

 本例において、ウィンドウ回路38は、図4� ��(D)および(E)に示されるように、ウィンドウ� ��トローブ信号570により指定されたウィンド� ��期間において、比較信号530が少なくとも所� ��論理値(H論理)となっている期間を含む場合� ��フェイルを出力する。また、ウィンドウ回� ��38は、図4の(F)に示されるように、ウィンド� ��ストローブ信号570により指定されたウィン� ��ウ期間において、比較信号530が所定論理値( H論理)となっている期間を含まない場合(全て L論理の場合)、パスを出力する。

 図5は、本実施形態に係るウィンドウ期間 指定部32の構成の一例を示す。図6は、図5に� �した回路内の信号の一例を示す。ウィンド� �期間指定部32は、一例として、カウンタ42と� ��エッジ発生部44と、複数のSRラッチ46(本例に おいては、第1~第3のSRラッチ46-1~46-3)とを有す る。

 カウンタ42は、図6の(A)に示されるような� ��ブ周期信号550を入力する。カウンタ42は、� �験周期毎に、サブ周期信号550をカウントす� �。すなわち、一例として、カウンタ42は、試 験周期の開始タイミングにおいてカウント値 をリセットして、サブ周期信号550が発生され る毎にカウント値を1ずつ増加する。本例に� �いて、カウンタ42は、図6の(B)に示されるよ� �に、サブ周期信号550が発生される毎に、1か� ��4までの値を巡回的にカウントする。

 エッジ発生部44は、サブ周期信号550およ� �カウンタ42のカウント値に基づき、生成すべ き複数のウィンドウ期間のそれぞれの境界タ イミング(開始タイミングおよび終了タイミ� �グ)を示す複数のエッジ信号580を生成する。� ��例において、エッジ発生部44は、図6の(C)に� ��されるような第1ウィンドウ期間の開始タイ ミングを示す第1エッジ信号580-1、図6の(D)に� �されるような第2ウィンドウ期間の開始タイ� ��ングを示す第2エッジ信号580-2を生成する。� ��た、本例において、エッジ発生部44は、図6� ��(E)に示されるような第3ウィンドウ期間の開 始タイミングを示す第3エッジ信号580-3、図6� �(F)に示されるような、第1ウィンドウ期間、� ��2ウィンドウ期間および第3ウィンドウ期間� �終了タイミングを示す第4エッジ信号580-4を� �成する。

 エッジ発生部44は、一例として、複数の� �ッジ信号580のうちの次に発生すべきエッジ� �号580を、カウンタ42のカウント値に基づき選 択する。そして、エッジ発生部44は、選択し� ��エッジ信号580を、サブ周期信号550のタイミ� ��グに同期させて出力する。

 複数のSRラッチ46は、発生すべき複数のウ ィンドウストローブ信号570のそれぞれに対応 して設けられる。複数のSRラッチ46のそれぞ� �は、対応するウィンドウ期間の開始タイミ� �グを示すエッジ信号580を、セット端子に入� �する。また、複数のSRラッチ46のそれぞれは� ��対応するウィンドウ期間の終了タイミング� ��示すエッジ信号580を、リセット端子に入力� ��る。このような複数のSRラッチ46のそれぞれ は、対応するウィンドウ期間の開始タイミン グで例えばL論理からH論理に立ち上がり、対� ��するウィンドウ期間の終了タイミングでH論 理からL論理に立ち下がるウィンドウストロ� �ブ信号570を発生することができる。

 本例において、第1SRラッチ46-1は、第1エ� �ジ信号580-1をセット端子に、第4エッジ信号58 0-4をリセット端子にそれぞれ入力して、第1� �ィンドウストローブ信号570-1を出力する。第 2SRラッチ46-2は、第2エッジ信号580-2をセット� �子に、第4エッジ信号580-4をリセット端子に� �れぞれ入力して、第2ウィンドウストローブ� ��号570-2を出力する。第3SRラッチ46-3は、第3エ ッジ信号580-3をセット端子に、第4エッジ信号 580-4をリセット端子にそれぞれ入力して、第3 ウィンドウストローブ信号570-3を出力する。

 このようにして、ウィンドウ期間指定部3 2は、サブ周期信号550を基準として、複数の� �ィンドウストローブ信号570を発生すること� �できる。これにより、試験装置10によれば、 小さい回路構成で複数のウィンドウストロー ブ信号570を発生して、被試験デバイス200のク ラスを判定することができる。なお、ウィン ドウ期間指定部32は、動作モードがウィンド� ��ストローブモードでないことを条件として� ��当該ウィンドウ期間指定部32の動作を停止� �せるマスク回路を更に有してもよい。

 図7は、本実施形態に係るウィンドウ回路 38の構成の一例を示す。ウィンドウ回路38は� �一例として、AND回路52と、遅延器54と、フリ� ��プフロップ56と、反転器58とを含む。

 ウィンドウ回路38は、レベルコンパレー� �22から出力された比較信号530、および、ウィ ンドウ期間指定部32から出力された複数のウ� ��ンドウストローブ信号570のうちの対応する1 つのウィンドウストローブ信号570を入力する 。AND回路52は、当該ウィンドウ回路38が入力� �た比較信号530およびウィンドウストローブ� �号570のAND演算結果を表す信号を出力する。� �延器54は、AND回路52から出力された信号を微� ��遅延した信号をフリップフロップ56のリセ� �ト端子に与える。

 フリップフロップ56は、H論理の固定値が� ��力端子に与えられ、当該ウィンドウ回路38� �入力したウィンドウストローブ信号570がク� �ック端子に与えられる。この結果、フリッ� �フロップ56は、ウィンドウストローブ信号570 がL論理からH論理に立ち上がったタイミング� ��内部にH論理をセットする。また、フリップ フロップ56は、リセット端子に遅延器54から� �力された信号が入力されるので、ウィンド� �ストローブ信号570がH論理の期間において比� ��信号530がH論理の期間を含んでいる場合、内 部の値をL論理にリセットする。そして、フ� �ップフロップ56は、内部に格納している値に 応じた論理の信号を出力する。

 反転器58は、フリップフロップ56から出力 された信号を論理反転した信号を、セレクタ 36に対して出力する。反転器58は、H論理の場� ��にフェイル、L論理の場合にパスを表す信号 を出力する。

 図8は、図7に示したウィンドウ回路38内の 信号の第1例を示す。図9は、図7に示したウィ ンドウ回路38内の信号の第2例を示す。

 図8および図9の(A)は、比較信号530を示す� �(B)は、ウィンドウストローブ信号570を示す� �(C)はAND回路52から出力された信号を示す。(D) は、遅延器54から出力された信号を示す。(E)� ��、フリップフロップ56の出力信号を示す。(F )は、反転器58から出力された信号を示す。

 図8の(A)および(B)に示されるように、ウィ ンドウストローブ信号570のH論理の期間(ウィ� ��ドウ期間)において、比較信号530がH論理と� �っている期間を含む場合、図8の(C)に示され� ��ように、AND回路52から出力される信号は、� �該期間中においてL論理からH論理へと立ち上 がる。そして、AND回路52から出力された信号� ��立ち上がりエッジは、図8の(D)に示されるよ うに、遅延器54により微小時間遅延される。� ��れにより、遅延器54は、フリップフロップ56 のセット端子およびリセット端子へ同時に信 号が与えられることを防止することができる 。

 この結果、フリップフロップ56から出力� �れる信号は、図8の(E)に示されるように、ウ� ��ンドウストローブ信号570の立ち上がりタイ� ��ングで立ち上がった後、遅延器54から出力� �れた信号の立ち上がりタイミングで立ち下� �る。従って、ウィンドウストローブ信号570� �H論理の期間において比較信号530がH論理とな っている期間を含む場合、図7に示されるウ� �ンドウ回路38は、図8の(F)に示されるような� �試験周期の最終タイミングにおいてフェイ� �を表す信号を出力することができる。

 また、図9の(A)および(B)に示されるように 、ウィンドウストローブ信号570のH論理の期� �において、比較信号530がH論理となっている� ��間を含まない場合、図9の(C)に示されるよう に、AND回路52から出力される信号は、当該期� ��においてL論理からH論理へと立ち上がらな� �。この結果、フリップフロップ56がリセット されないので、フリップフロップ56から出力� ��れる信号は、図9の(E)に示されるように、ウ ィンドウストローブ信号570の立ち上がりタイ ミングで立ち上がった後、立ち下がらない。 従って、ウィンドウストローブ信号570のH論� �の期間において比較信号530がH論理となって� ��る期間を含まない場合、図7に示されるウィ ンドウ回路38は、図9の(F)に示されるような、 試験周期の最終タイミングにおいてパスを表 す信号を出力することができる。

 このようにして、ウィンドウ回路38は、� �ィンドウ期間において比較信号530がH論理と� ��っているタイミングを含むことを条件とし� ��フェイルを出力することができる。また、� ��ィンドウ回路38は、ウィンドウ期間におい� �比較信号530がH論理となっているタイミング� ��含まないことを条件としてパスを出力する� ��とができる。なお、ウィンドウ回路38は、� �作モードがウィンドウストローブモードで� �いことを条件として、当該ウィンドウ回路38 の動作を停止させるマスク回路を更に有して もよい。

 図10は、本実施形態の第1変形例に係るウ� ��ンドウ期間指定部32およびウィンドウタイ� �ング比較部34の構成を示す。本変形例に係る 試験装置10は、図1~図9を参照して説明した本� ��施形態に係る試験装置10と略同一の構成お� �び機能を採る。以下、図1~図9において説明� �た部材および信号と略同一の構成および機� �を有する部材および信号については、図中� �同一符号を付け、以下相違点を除き説明を� �略する。

 本変形例に係るウィンドウ期間指定部32� �、サブ周期発生部26から出力されたサブ周期 信号550を基準として、複数のウィンドウ期間 のそれぞれの境界タイミングを示す複数のエ ッジ信号580を生成する。ウィンドウタイミン グ比較部34は、ウィンドウ比較部内前段SRラ� �チ60と、ウィンドウ比較部内前段AND回路62と� ��立上り検出部64と、立下り検出部66と、第1� �延素子68と、ウィンドウ比較部内後段AND回路 70と、立上り側SRラッチ72と、立下り側SRラッ� ��74と、OR回路76と、第2遅延素子78と、立上り� ��シフトレジスタ80と、立下り側シフトレジ� �タ82と、デコーダ84と有する。

 ウィンドウ比較部内前段SRラッチ60は、複 数のウィンドウ期間のうち最初に開始される ウィンドウ期間の開始タイミングを示すエッ ジ信号580-1を、セット端子に入力する。また� ��ウィンドウ比較部内前段SRラッチ60は、複数 のウィンドウ期間のうち最後に終了されるウ ィンドウ期間の終了タイミングを示すエッジ 信号580-4を、リセット端子に入力する。この� ��うなウィンドウ比較部内前段SRラッチ60は、 最初に開始されるウィンドウ期間の開始タイ ミングで例えばL論理からH論理に立ち上がり� ��最後に終了されるウィンドウ期間の終了タ� ��ミングでH論理からL論理に立ち下がる判定� �間信号590を出力する。

 ウィンドウ比較部内前段AND回路62は、比� �信号530および判定期間信号590のAND演算結果� �表すAND信号600を出力する。立上り検出部64は 、AND信号600の立上りエッジにおいてパルスを 発生して、発生したパルスを立上り側SRラッ� ��72のセット端子に与える。立上り検出部64は 、一例として、AND信号600と、微小遅延後のAND 信号600とのAND演算結果を出力してよい。

 立下り検出部66は、AND信号600の立下りエ� �ジにおいてパルスを発生して、発生したパ� �スをウィンドウ比較部内後段AND回路70に与え る。立上り検出部64は、一例として、AND信号6 00の反転信号と、微小遅延後のAND信号600とのA ND演算結果を出力してよい。第1遅延素子68は� ��判定期間信号590を立下り検出部66における� �路遅延時間遅延して、ウィンドウ比較部内� �段AND回路70に与える。ウィンドウ比較部内後 段AND回路70は、立下り検出部66により発生さ� �たパルスと第1遅延素子68により遅延された� �定期間信号590とAND演算結果を出力して、立� �り側SRラッチ74のセット端子に与える。

 立上り側SRラッチ72は、最初に開始される ウィンドウ期間の開始タイミングを示すエッ ジ信号580-1がリセット端子に与えられる。立� ��り側SRラッチ72は、立上り検出部64から出力� ��れたパルスでH論理にセットされ、最初に開 始されるウィンドウ期間の開始タイミングで L論理にリセットされる信号を、立上り側シ� �トレジスタ80に与える。

 立下り側SRラッチ74は、最初に開始される ウィンドウ期間の開始タイミングを示すエッ ジ信号580-1がリセット端子に与えられる。立� ��り側SRラッチ74は、ウィンドウ比較部内後段 AND回路70から出力されたパルスでH論理にセッ トされ、最初に開始されるウィンドウ期間の 開始タイミングでL論理にリセットされる信� �を、立下り側シフトレジスタ82に与える。

 OR回路76は、ウィンドウ期間指定部32から� ��力された複数のエッジ信号580(580-1~580-3)のOR� ��算結果を表す信号を出力する。第2遅延素子 78は、OR回路76から出力された信号を経路遅延 時間だけ遅延する。

 立上り側シフトレジスタ80は、立上り側SR ラッチ72が出力した信号を入力端子から入力� ��る。また、立上り側シフトレジスタ80は、� �2遅延素子78が出力した信号をクロック端子� �ら入力する。このような立上り側シフトレ� �スタ80は、立上り側SRラッチ72が出力した信� �の論理値を、複数のエッジ信号580の各タイ� �ングにおいて入力して、入力した論理値を� �番に格納する。また、立上り側シフトレジ� �タ80は、メイン周期信号540をリセット端子か ら入力して、メイン周期信号540のタイミング において内部の値をリセットする。

 立下り側シフトレジスタ82は、立下り側SR ラッチ74が出力した信号を入力端子から入力� ��る。また、立下り側シフトレジスタ82は、� �2遅延素子78が出力した信号をクロック端子� �ら入力する。このような立下り側シフトレ� �スタ82は、立下り側SRラッチ74が出力した信� �の論理値を、複数のエッジ信号580の各タイ� �ングにおいて入力して、入力した論理値を� �番に格納する。また、立下り側シフトレジ� �タ82は、メイン周期信号540をリセット端子か ら入力して、メイン周期信号540のタイミング において内部の値をリセットする。

 デコーダ84は、試験周期毎に、立上り側� �フトレジスタ80および立下り側シフトレジス タ82内に順番に格納された論理値のパターン� ��応じて、複数のウィンドウ期間のそれぞれ� ��ついて、比較信号530が所定論理値となった� ��否かを表す値を出力する。デコーダ84は、� �例として、試験期間の最後のエッジ信号580-4 のタイミングにおいて、立上り側シフトレジ スタ80および立下り側シフトレジスタ82内に� �納された論理値を読み出してよい。デコー� �84は、立上り側シフトレジスタ80から読み出� ��た論理値のパターンに基づき比較信号530の� ��ち上がりタイミングを判定する。また、デ� ��ーダ84は、立下り側シフトレジスタ82から読 み出した論理値のパターンに基づき比較信号 530の立ち下がりタイミングを判定する。そし て、デコーダ84は、複数のウィンドウ期間の� ��れぞれについて比較信号530が所定論理値と� ��ったか否かを判定してよい。

 図11、図12および図13は、図10に示したウ� �ンドウ期間指定部32およびウィンドウタイミ ング比較部34の信号の一例を示す。ウィンド� ��期間指定部32は、一例として、時刻t1におい て開始され、時刻t2において終了される第1ウ ィンドウ期間(図11~図13の(A))を指定する。ま� �、ウィンドウ期間指定部32は、一例として、 時刻t2において開始され、時刻t3において終� �される第2ウィンドウ期間(図11~図13の(B))を指 定する。また、ウィンドウ期間指定部32は、� ��例として、時刻t3において開始され時刻t4に おいて終了される第3ウィンドウ期間(図11~図1 3の(C))を指定する。

 この場合、ウィンドウ期間指定部32は、� �11~図13の(E)に示されるように、時刻t1のタイ� ��ングを示す第1エッジ信号580-1を出力する。� ��た、ウィンドウ期間指定部32は、図11~図13の (F)に示されるように、時刻t2のタイミングを� ��す第2エッジ信号580-2を出力する。また、ウ� ��ンドウ期間指定部32は、図11~図13の(G)に示さ れるように、時刻t3のタイミングを示す第3エ ッジ信号580-1を出力する。また、ウィンドウ� ��間指定部32は、図11~図13の(H)に示されるよう に、時刻t4のタイミングを示す第4エッジ信号 580-4を出力する。

 ここで、図11の(J)に示されるように、比� �信号530が時刻t2と時刻t3との間の時刻t5にお� �て立ち上がるとする。この場合、立上り検� �部64は、図11の(L)に示されるように、時刻t5� �おいてパルスを発生する。なお、立下り検� �部66は、図11の(M)に示されるように、パルス� ��発生しない。

 また、立上り側シフトレジスタ80は、図11 の(N)に示されるように、時刻t5においてL論理 からH論理に立ち上がる信号を入力する。こ� �結果、立上り側シフトレジスタ80は、図11の( P)に示されるように、L-H-Hという順で論理値� �格納する。また、立下り側シフトレジスタ82 は、図11の(O)に示されるように、L論理のまま で変化しない信号を入力する。この結果、立 下り側シフトレジスタ82は、図11の(Q)に示さ� �るように、L-L-Lという順で論理値を格納する 。

 そして、デコーダ84は、このような立上� �側シフトレジスタ80および立下り側シフトレ ジスタ82に格納された論理値に基づき、第1~� �3ウィンドウ期間のそれぞれについて、パス� ��よびフェイルの判定をする。本例において� ��、デコーダ84は、図11の(R)に示されるように 、第1ウィンドウ期間において比較信号530が� �定論理値(H論理)となっていない(パス)、第2� �ィンドウ期間および第3ウィンドウ期間にお� ��て比較信号530が所定論理値(H論理)となって� ��る(フェイル)と判定する。

 また、図12の(J)に示されるように、比較� �号530が時刻t2と時刻t3との間の時刻t5におい� �立ち下がるとする。この場合、立上り検出� �64は、図12の(L)に示されるように、時刻t1に� �いてパルスを発生する。また、立下り検出� �66は、図12の(M)に示されるように、時刻t5に� �いてパルスを発生する。

 また、ここで、立上り側シフトレジスタ8 0は、図12の(N)に示されるように、時刻t1にお� ��てL論理からH論理に立ち上がる信号を入力� �る。この結果、立上り側シフトレジスタ80は 、図12の(P)に示されるように、H-H-Hという順� �論理値を格納する。また、立下り側シフト� �ジスタ82は、図12の(O)に示されるように、時� ��t5においてL論理からH論理に立ち上がる信号 を入力する。この結果、立下り側シフトレジ スタ82は、図12の(Q)に示されるように、L-H-Hと いう順で論理値を格納する。そして、本例に おいては、デコーダ84は、図12の(R)に示され� �ように、第1ウィンドウ期間および第2ウィン ドウ期間において(フェイル)、第3ウィンドウ 期間において(パス)と判定する。

 また、ここで、図13の(J)に示されるよう� �、比較信号530が、時刻t1と時刻t2との間の時� ��t6において立ち上がり、時刻t3と時刻t4との� ��の時刻t7において立ち下がるとする。この� �合、立上り検出部64は、図13の(L)に示される� ��うに、時刻t6においてパルスを発生する。� �た、立下り検出部66は、図13の(M)に示される� ��うに、時刻t7においてパルスを発生する。

 また、立上り側シフトレジスタ80は、図13 の(N)に示されるように、時刻t6においてL論理 からH論理に立ち上がる信号を入力する。こ� �結果、立上り側シフトレジスタ80は、図13の( P)に示されるように、H-H-Hという順で論理値� �格納する。また、立下り側シフトレジスタ82 は、図13の(O)に示されるように、時刻t7にお� �てL論理からH論理に立ち上がる信号を入力す る。この結果、立下り側シフトレジスタ82は� ��図13の(Q)に示されるように、L-L-Hという順で 論理値を格納する。そして、本例においては 、デコーダ84は、図13の(R)に示されるように� �第1ウィンドウ期間~第3ウィンドウ期間にお� �て(フェイル)と判定する。

 このような本変形例に係る取得部14によ� �ば、回路構成が大きい複数のタイミング発� �器を備えることなく、複数のウィンドウ期� �のそれぞれについて、比較信号530が所定論� �値となっている期間を含むか否かを判断す� �ことができる。この結果、本変形例に係る� �験装置10によれば、小さい回路構成で被試験 デバイス200のクラスを判定する。

 また、以上説明した本実施形態に係る試� ��装置10は、デバイスを製造する製造方法に� �いることができる。この製造方法は、デバ� �スを製造する製造段階と、製造されたデバ� �スを試験装置10により試験して選別する選別 段階とを備える。このような製造方法によれ ば、精度良く選別されたデバイスを製造する ことができる。

 以上、本発明を実施の形態を用いて説明� ��たが、本発明の技術的範囲は上記実施の形� ��に記載の範囲には限定されない。上記実施� ��形態に、多様な変更または改良を加えるこ� ��が可能であることが当業者に明らかである� ��その様な変更または改良を加えた形態も本� ��明の技術的範囲に含まれ得ることが、請求� ��範囲の記載から明らかである。