本发明的实施例涉及薄膜晶体管及其制造方法 、 阵列基板和显示器件。 背景技术

OTFT ( Oxide Thin Film Transistor, 氧化物薄膜晶体管）技术最初的研 究目的之一是降低有源显示器件的能耗， 令显示器件更薄更轻， 响应速度更 快。 大约在二十一世纪初开始走向试用阶段。

图 1为现有技术中薄膜晶体管的结构示意图。 现有技术通过 6次曝光掩 模（Mask )工艺在玻璃基板 10上依次形成栅极 11、 栅绝缘层 12、 半导体有 源层 13、 刻蚀阻挡层 14、 源电极 15a、 漏电极 15b、 钝化层 16及像素电极 18,漏电极 15b通过过孔 17与像素电极 18连接。半导体有源层 13的制作材 料选用金属氧化物， 比如铟镓辞氧化物 IGZO等材料。

有源层的性能决定了薄膜晶体管的特性， 而基于图 1所示的现有的氧化 物薄膜晶体管无法在实现高的开态电流 ion的同时具备低的关态电流 Ioff, 进而无法确保氧化物薄膜晶体管的性能， 最终影响产品的性能。 发明内容

本发明的实施例提供一种薄膜晶体管及其制造 方法、 阵列基板和显示器 件， 实现高的开态电流 Ion的同时具备低的关态电流 Ioff, 提高薄膜晶体管 的特性。

为达到上述目的， 本发明的实施例釆用如下技术方案：

一种薄膜晶体管， 包括： 栅极、 栅绝缘层、 半导体有源层、 源电极和漏 电极， 其中， 所述半导体有源层为多层结构， 至少包括高导通能力的半导体 层和低导通能力的半导体层； 所述高导通能力的半导体层靠近所述栅极， 且 低导通能力的半导体层靠近所述源电极和所述 漏电极。

一种薄膜晶体管的制造方法， 包括： 在基板上形成栅极、 栅绝缘层、 半 导体有源层、 源电极和漏电极的过程； 其中， 形成所述半导体有源层的过程 包括： 在靠近所述栅极侧形成高导通能力的半导体层 ； 在靠近所述源电极和 漏电极侧形成低导通能力的半导体层。

一种阵列基板， 包括上述薄膜晶体管。

一种显示装置， 包括上述阵列基板。

本发明实施例提供的薄膜晶体管及其制造方法 、 阵列基板和显示器件， 分层制备高导通能力的半导体层和低导通能力 的半导体层； 进一步的， 形成 的半导体有源层包括两层及两层以上结构， 且靠近栅极的半导体有源层由高 导通能力的半导体层形成， 实现高的开态电流 Ion, 靠近源电极和漏电极的 半导体有源层的顶层由低导通能力的半导体层 形成， 实现低的关态电流 Ioff。 高的开态电流 Ion, 以提高氧化物薄膜晶体管的特性， 最终确保产品的性能。 附图说明

为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图 仅仅涉及本发明的一些实施例， 而非对本发明的限制。

图 1为现有技术中薄膜晶体管的结构示意图；

图 2为本发明实施例提供的薄膜晶体管的结构示� �图；

图 3A为本发明实施例提供的阵列基板制造过程的� ��一示意图； 图 3B为本发明实施例提供的制造阵列基板的第二� ��意图；

图 3C为本发明实施例提供的制造阵列基板的第三� ��意图；

图 3D为本发明实施例提供的制造阵列基板的第四� ��意图；

图 3E为本发明实施例提供的制造阵列基板的第五� ��意图；

图 3F为本发明实施例提供的制造阵列基板的第六� ��意图；

图 3G为本发明实施例提供的制造阵列基板的第七� ��意图；

图 3H为本发明实施例提供的制造阵列基板的第八� ��意图；

图 31为本发明实施例提供的制造阵列基板的第九� ��意图；

图 3J为本发明实施例提供的制造阵列基板的第十� ��意图；

图 3K为本发明实施例提供的制造阵列基板的第十� ��示意图；

图 3L为本发明实施例提供的制造阵列基板的第十� ��示意图； 图 3M为本发明实施例提供的制造阵列基板的第十� ��示意图；

图 4为本发明另一实施例提供的薄膜晶体管的结� �示意图；

图 5A为本发明另一实施例提供的制造阵列基板的� ��一示意图;

图 5B为本发明另一实施例提供的制造阵列基板的� ��二示意图;

图 5C为本发明另一实施例提供的制造阵列基板的� ��三示意图;

图 5D为本发明另一实施例提供的制造阵列基板的� ��四示意图;

图 5E为本发明另一实施例提供的制造阵列基板的� ��五示意图。 具体实施方式

为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案 进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提 下所获 得的所有其他实施例， 都属于本发明保护的范围。

本发明实施例提供一种薄膜晶体管， 该薄膜晶体管包括： 栅极、 栅绝缘 层、 半导体有源层、 源电极和漏电极； 其中，

所述半导体有源层为多层结构， 至少包括高导通能力的半导体层和低导 通能力的半导体层； 其中， 所述高导通能力的半导体层靠近栅极， 且低导通 能力的半导体层靠近源电极和漏电极。

薄膜晶体管为底栅结构时， 薄膜晶体管包括栅极、 栅绝缘层、 半导体有 源层、 刻蚀阻挡层和源漏电极， 其中， 栅极在半导体有源层的下方， 所述源 电极和漏电极位于所述半导体有源层的上方； 半导体有源层为多层结构， 包 括半导体有源层与源电极和漏电极之间还设置 有刻蚀阻挡层。

薄膜晶体管为顶栅结构时， 薄膜晶体管包括栅极、栅绝缘层、半导体有 源层和源漏阻挡层， 其中， 栅极在半导体有源层的上方， 源电极和漏电极位 于半导体有源层的下方。

下面将结合图 2和图 4来介绍本发明实施例提供的薄膜晶体管的两� �改 进结构的实现方式， 但并不局限于此。

如图 2所示， 本发明实施例提供的一种薄膜晶体管， 包括： 依次形成在 基板 201上的栅极 202、 栅绝缘层 203、 高导通能力的半导体层 204、 低导通 能力的半导体层 205、 刻蚀阻挡层 206、 金属化半导体层、 和数据线金属层。 高导通能力的半导体层 204和低导通能力的半导体层 205构成半导体有源层， 该半导体有源层釆用金属氧化物材料； 刻蚀阻挡层 206在氧化物半导体有源 层之上， 在氧化物半导体有源层的上方还形成有位于刻 蚀阻挡层 206两侧的 金属化半导体层 207a和 207b, 以及所述数据线金属层包括数据线、 薄膜晶 体管的源电极 208a和漏电极 208b。

氧化物半导体有源层釆用分层优化的方案， 由两层或多层形成。 如图 2 所示， 底栅结构的氧化物半导体有源层的底层为高导 通能力的高导通能力的 半导体层 204, 氧化物半导体有源层的顶层为低导通能力的半 导体层 205形 成， 但氧化物半导体有源层形成的宗旨在于底层釆 用低氧含量、 高导通能力 的半导体， 用以提高器件的导通能力， 即提高器件的开态电流 (Ion); 顶层的 半导体釆用高氧含量、低导通能力的氧化物半 导体，用以控制器件的漏电流， 即降低器件的关态电流（Ioff ) , 从而提高器件性能。 可以理解的是， 当薄膜 晶体管为顶栅结构时， 半导体有源层的顶层为高导通能力的半导体层 ， 氧化 物半导体有源层的底层为低导通能力的半导体 层形成， 氧化物半导体有源层 形成的宗旨在于顶层釆用低氧含量、 高导通能力的半导体， 用以提高器件的 导通能力， 即提高器件的开态电流 (Ion); 底层的半导体釆用高氧含量、 低导 通能力的氧化物半导体， 用以控制器件的漏电流， 即降低器件的关态电流 ( Ioff ) , 从而提高器件性能。 本领域技术人员可根据产品的实际情况， 自行 选择底栅或者顶栅结构。

在制作完上述的有源层氧化物半导体后， 在其上形成刻蚀阻挡层， 如图 2中的 206所示。 在刻蚀阻挡层 206形成后， 对暴露在刻蚀阻挡层两侧的氧 化物半导体有源层进行氢气、 N ₂ 0、 CF ₄ 或者 Ar等气体的 Plasma (等离子体） 处理， 在氧化物半导体有源层表面形成金属化半导体 层， 如图 2所示的 207a 和 207b。金属化半导体层可降低氧化物半导体有� �层与源电极和漏电极的接 触电阻， 进而改善器件的欧姆接触特性。 氧化物半导体有源层、 金属化半导 体层和源电极和漏电极相结合可以实现较好的 器件性能的输出。

如图 4所示， 本发明实施例提供的另一种薄膜晶体管， 包括： 依次形成 在基板（例如为透明玻璃基板） 601上的栅极 602、 栅绝缘层 603、 高导通能 力的半导体层 604、 低导通能力的半导体层 605、 刻蚀阻挡层 606; 其中， 在 已图形化的刻蚀阻挡层 606之上形成有一层低氧含量、 高导的半导体过渡层 607a和 607b; 在半导体过渡层 607a和 607b的上方形成有源电极 608a和漏 电极 608b。 半导体过渡层 607a和 607b的厚度在 5-50nm, 半导体过渡层与 高导通能力的半导体层选用的材料相同。

具有高导通能力的半导体过渡层可降低氧化物 半导体有源层与源电极和 漏电极之间的接触电阻， 进而改善器件的欧姆接触特性。 氧化物半导体有源 层、 半导体过渡层与源电极和漏电极相结合， 形成一个三明治结构的 TFT器 件， 不仅可以同时具有高的开态电流 Ion和低的关态电流 loff, 而且可以解 决源电极和漏电极的欧姆接触问题， 从而最大程度地改善 TFT器件的性能。 本发明实施例的特点之一在于在制作氧化物 TFT的过程中，釆用上述三明治 结构的分层优化方案， 来提高器件的性能。

本发明提供的薄膜晶体管， 由于分层优化的氧化物半导体有源层既可以 提高 TFT器件的开态电流（Ion ) ， 同时可以控制器件的关态电流， 降低器 件的漏电流（loff) , 可最大限度的改善 TFT的特性。 半导体过渡层可以解 决源电极和漏电极与有源层的欧姆接触问题， 提高器件的输出能力， 从而最 大限度的改善器件性能， 提高了整个基板的良品率， 降低了生产成本。

针对以上薄膜晶体管在形成分层优化的氧化物 半导体有源层和金属化半 导体层 /氧化物半导体过渡层的工艺顺序的不同，本� �明实施例提供两种薄膜 晶体管的制造方法示例。

薄膜晶体管的制作是阵列基板制作过程中的一 个重要部分； 在本实施例 中将结合一种阵列基板的制作方法来介绍上述 实施例中提供的薄膜晶体管的 制作过程。

下面将通过方法一来介绍图 2所示的薄膜晶体管的制造过程。 具体地， 薄膜晶体管的制作过程可参照图 3A〜图 3M所示的阵列基板的制造过程进行 说明， 其具体步骤包括：

S401、 在基板上形成栅极金属层；

如图 3A所示， 在基板（例如为玻璃基板） 501上形成栅极金属层 502。 在 TFT的制作过程中， 栅极金属层多釆用磁控溅射的方法来制备， 栅极材料 根据不同的器件结构和工艺要求可以进行选择 。 通常被釆用的栅极金属层有 Mo, Mo-Al-Mo合金， Mo/Al-Nd/Mo叠成结构的金属层、 Cu以及金属钛及 其合金等， 且令其方块电阻保持在一个相对比较低的水平 。

S402、 对栅极金属层进行图形化；

如图 3B所示， 一般利用构图工艺， 例如通过湿法刻蚀的方法， 对栅极 金属层 502进行图形化， 形成如图 3B中的栅极 502a和栅线 502b。

S403、 在栅极上形成栅绝缘层；

如图 3C所示， 在栅极图形化之后， 进行成膜前清洗（Pre-clean )工艺。 通过等离子体增强化学汽相淀积（PECVD )法， 在形成有栅极和栅线的基板 上制备栅绝缘层 503。 栅绝缘层的材料例如可以为二氧化硅（Si0 ₂ )薄膜、 氮化硅薄膜（SiNx ) 、 氮氧化硅薄膜（SiOxNy ) 、 氧化铝 （ A1 ₂ 0 ₃ )薄膜、 TiOx薄膜以及上述薄膜的多层复合薄膜。

S404、 对栅绝缘层进行表面处理；

利用等离子体工艺对栅绝缘层表面进行处理 ,使薄膜表面的粗糙度下降， 界面亚稳态物质被去除， 以形成更稳定的界面。 这样， 可提高场效迁移率， TFT的稳定性得以改善。

S405、 形成高导通能力的半导体层；

如图 3D所示， 形成高导通能力的半导体层 504。 氧化物 TFT制作最为 关键的环节就是半导体有源层的制作。 高导通能力的半导体层的形成是非常 重要的， 在低氧气氛下形成的高导通能力的半导体层， 在薄膜内部形成了一 个富金属离子的状态， 同时形成氧空位， 进而提高载流子的导通能力。 因此， 该半导体层具备低氧含量、 高导通能力， 用以提高 TFT器件的开态电流 Ion。 现在广为使用的氧化物半导体有铟镓辞氧化物 （IGZO ) 、 铟锡辞氧化物 ( ITZO )或铟辞氧化物（ IZO )等以及与其相关的不同比例的配合物。 主要 的制作方法有磁控溅射沉积以及溶液法等。

S406、 形成低导通能力的半导体层；

制作低导通能力的半导体层所选用的材料本身 是与高导通能力的半导体 层没有区别， 在制作细节上低导通能力的半导体层和高导通 能力的半导体层 是有很大区别的。 首先， 为了防止漏电流， 低导通能力的半导体层的导电能 力要弱于低导通能力的半导体层,在高氧气氛� �形成低导通能力的半导体层， 在该半导体层内部形成富氧离子的状态， 对载流子的导通起到了限制作用， 进而可以控制器件的漏电流； 即低导通能力的半导体层釆用高氧含量的低导 通能力氧化物半导体， 如图 4E中的 505所示。 用以控制器件的漏电流， 降 低器件的关态电流（Ioff) , 最大限度的改善器件性能。

S407、 对氧化物半导体有源层进行图形化；

如图 3E中所示的高导通能力的半导体层 504和低导通能力的半导体层 505 构成氧化物半导体有源层， 利用构图工艺对氧化物半导体有源层进行图 形化， 通常釆用的刻蚀方法有两种， 一种为湿法刻蚀， 另一种为干法刻蚀。 现在广泛使用的是湿法刻蚀， 其可以很好的控制刻蚀精度。 通过刻蚀的方法 对氧化物半导体有源层图形化后形成如图 3F 中所示的高导通能力的半导体 层 504和低导通能力的半导体层层 505。

S408、 形成刻蚀阻挡层；

如图 3G所示， 在已经图形化的氧化物半导体有源层上直接形 成刻蚀阻 挡层（ Etch Stop Layer, ESL ) 506, 其材料因不同的厂家针对各自的工艺要求 的不同而不同， 通常需用如 SiOx、 SiNx, SiOxNy、 A1 ₂ 0 ₃ 、 TiOx、 Y ₂ 0 ₃ 等无 机绝缘材料， 其目的就是为了减少在数据线图形化的过程中 ， 对氧化物半导 体薄膜造成伤害， 同时可以有效地改善 TFT器件的稳定性， 避免外界环境对 TFT器件的影响。

S409、 对刻蚀阻挡层进行图形化；

通过干法刻蚀的方法对刻蚀阻挡层进行图形化 ，如图 3H中的 506a所示。 本步工艺的制作关键点是在如何控制刻蚀阻挡 层刻蚀过程中防止对栅绝缘层 的过刻。 如果控制不好在制作面板的过程中会造成栅极 金属线和源漏电极中 间的短路或者击穿现象， 从而导致面板失效。 如果在材料选择上分别选用具 有较大刻蚀选择比的材料， 将会很好的避免上述问题。 同时可釆用干法和湿 法刻蚀相结合的方式也可以很好的避免上述问 题。

进一步的， 刻蚀阻挡层的形成有两种方案， 第一种方案是沉积完氧化物 半导体有源层后， 继续沉积刻蚀阻挡层， 通过构图工艺， 刻蚀暴露出源电极 和漏电极与半导体的接触过孔， 刻蚀阻挡层的外围边缘图案和氧化物半导体 层的图案一致， 通过刻蚀阻挡层的过孔可直接定义出氧化物半 导体有源层的 欧姆接触区域； 第二种方案是沉积完氧化物半导体有源层后， 先进行图形化， 然后再进行刻蚀阻挡层的沉积， 刻蚀阻挡层覆盖形成氧化物半导体有源层后 的整个基板， 然后对刻蚀阻挡层进行图形化， 只需暴露出源电极和漏电极与 有源层接触的部位， 其他区域的刻蚀阻挡层依然保留在基板上。 然而， 根据 本发明实施例并不限定于上述方法或结构， 如图 3H所示， 刻蚀阻挡层 506a 也可以仅覆盖部分的氧化物半导体有源层。

5410、 进行金属化的等离子体处理；

在制备完刻蚀阻挡层之后， 形成源电极和漏电极。 这样的制作方案与氧 化物半导体有源层相配合可以实现一个比较好 的器件性能的输出。 优选的， 在形成源电极和漏电极之前， 可以先利用氢气、 N ₂ 0、 CF ₄ 或者 Ar等气体的 等离子体对氧化物半导体的表面进行处理， 进而改善器件欧姆接触特性， 如 图 3 I中所示。 经过步骤 410, 可以在氧化物半导体的未被刻蚀阻挡层 506a 覆盖的表面上形成金属化半导体层 507a和 507b。

5411、 形成数据线金属层， 并图形化形成源电极和漏电极；

如图 3J所示，在 S409和 S410工艺过程之后，形成数据线金属层。首先� � 沉积一层金属层， 利用构图工艺， 形成数据线及源电极 508a和漏电极 508b。 金属层多釆用磁控溅射的方法来制备。 电极材料根据不同的器件结构和工艺 要求可以进行选择。 通常釆用的电极金属有 Mo、 Mo-Al-Mo 合金、 Mo/Al-Nd/Mo叠层结构的电极、 Cu以及金属钛及其合金、 ITO电极、 Ti/Al/Ti、 Mo/ITO 等， 令其方块电阻保持在一个相对比较低的水平。 在金属电极层形 成后， 对其进行图形化工艺。 通过釆用湿法刻蚀的方法对其进行图形化， 如 图 4J中的源极 508a和漏极 508b所示。

至此， 薄膜晶体管的制作已经完成； 不过， 阵列基板的制作还包括： 钝 化层的形成和像素电极的形成， 下面针对钝化层及像素电极的形成过程进行 详细描述。

5412、 钝化层的形成和过孔刻蚀；

如图 3K所示， 在源电极和漏电极图形化之后， 在整个基板上形成一层 钝化层， 通常需用如 SiOx、 SiNx, SiOxNy、 A1 ₂ 0 ₃ 、 TiOx、 Y ₂ 0 ₃ 等无机绝缘 材料； 同时在 AMOLED (有源矩阵有机发光二极体面板)领域应用时， 为了后 续的制备条件更加优异， 也可以釆用有机绝缘层， 如树脂材料和亚克力系材 料等。 在钝化层形成之后利用构图工艺， 进行过孔的刻蚀， 用以实现漏电极 与像素电极的连接， 如图 3K中的过孔 509a和过孔 509b所示。

S413、 像素电极的形成及图形化； 如图 3L所示， 在过孔形成之后， 形成像素电极层 510, 并通过湿法刻蚀 的方法进行构图工艺， 像素电极现在广为釆用的是铟锡氧化物， 最终形成如 图 3M所示的氧化物薄膜晶体管及阵列基板。

这样， 在不增加工序的情况下， 通过分层优化的半导体有源层的结构设 计，使 TFT器件具有高的开态电流 Ion和低的关态电流 Ioff,进而改善了 TFT 器件的性能。 进一步的， 在刻蚀阻挡层图形化后， 对半导体有源层进行等离 子体处理， 解决源电极和漏电极与氧化物半导体有源层的 欧姆接触问题， 进 而提高了 TFT特性， 确保产品性能。

下面将通过方法二的描述来介绍根据本发明实 施例的薄膜晶体管的制作 过程。 具体地， 薄膜晶体管的制作过程可参照图 5A〜图 5E所示的阵列基板 的制造方法进行说明。

本发明实施例除了氧化物半导体过渡层的形成 及数据线金属层和氧化物 半导体过渡层的图形化（此处为步骤 S710— S711 )与上述方法一的实施的工 艺制作顺序 （即步骤 S410— S411 ) 不同外， 其余步骤均可参考上述实施例。

根据该实施例的制造方法的步骤包括：

5701、 在基板上形成栅极金属层。

5702、 对栅极金属层进行图形化。

5703、 在栅极上形成栅绝缘层。

5704、 对栅绝缘层表面进行处理。

S705、 形成高导通能力的半导体层。

5706、 形成低导通能力的半导体层， 高导通能力的半导体层和低导通能 力的半导体层组成氧化物半导体有源层。

5707、 对氧化物半导体有源层进行图形化。

5708、 形成刻蚀阻挡层。

S709、 对刻蚀阻挡层进行图形化；

在步骤 S709之前与方法一是一致的， 只是与步骤 S410 S411等工艺过 程有所不同， 在步骤 S412之后所进行的工艺步骤亦相同， 所以本发明针对 方法二中的步骤 S710~S711进行描述。

S710、 形成半导体过渡层；

如图 5A所示， 为步骤 S701 709工艺完成后的示意图， 在基板 801上依 次形成栅极 802a和栅线 802b、 栅绝缘层 803、 高导通能力的半导体层 804、 低导通能力的半导体层 805及刻蚀阻挡层 806。 之后， 在数据线金属层形成 之前，在已图形化的刻蚀阻挡层之上形成一层 低氧、高导的氧化物半导体层， 即半导体过渡层。 该氧化物半导体过渡层的厚度在 5-50nm, 如图 5B中 807 所示。 在数据线金属层与氧化物半导体有源层之间形 成一个过渡层， 实现源 电极和漏电极与氧化物半导体有源层之间的欧 姆接触， 最大程度的降低器件 的接触电阻， 进而提高器件的性能。 氧化物半导体有源层、 半导体过渡层及 源电极和漏电极相结合， 形成一个三明治结构的器件的方案， 其可以最大程 度的改善器件的性能。

根据本发明的实施例， 在制作薄膜晶体管的过程中， 釆用上述三明治结 构的分层优化方案， 可以提高器件的性能。 半导体过渡层的材料与半导体有 源层可以釆用同质或者同系的高导的材料， 现在广为使用的氧化物半导体有 源层材料有铟镓辞氧化物 （IGZO ) 、 铟锡辞氧化物 （ITZO ) 、 铟辞氧化物 ( IZO )等以及与其相关的不同比例的配合物。 只要控制好其工艺过程， 实 现其高导通的性能， 同时要降低源电极和漏电极和氧化物半导体有 源层之间 的欧姆接触。 主要的制作方法有磁控溅射沉积以及溶液法等 。 因工艺要求不 同可以选择不同的刻蚀方法。

S711、 形成数据线金属层， 并对数据线金属层和半导体过渡层进行图形 化；

如图 5C所示， 在完成 S710工艺之后， 在半导体过渡层之上形成数据线 金属层 808。 金属电极多釆用磁控溅射的方法来制备， 电极材料根据不同的 器件结构和工艺要求可以进行选择。通常被釆 用的电极金属有 Μο、Μο-Α1-Μο 合金、 Mo/Al-Nd/Mo叠层结构的电极、 Cu以及金属钛及其合金、 ITO电极、 Ti/Al/Ti、 Mo/ITO等， 令其方块电阻保持在一个相对比较低的水平。 在数据 线金属层形成后， 对其进行图形化工艺。 通过釆用湿法刻蚀的方法对其进行 图形化， 得到图 7D 中所示的源电极 808a和漏电极 808b。 在此步刻蚀工艺 过程中一定要注意的是， 实现源电极和漏电极和氧化物半导体过渡层的 同步 刻蚀， 这样既改善了器件的性能又不增加整体的工艺 过程， 不会增加生产的 成本。

S712、 钝化层的形成和过孔刻蚀。 S713、 像素电极层的形成及构图；

最终形成如图 5E所示的氧化物薄膜晶体管及阵列基板。如图 5E所示 809 为钝化层， 810为像素电极层， 至此， 氧化物薄膜晶体管阵列基板制作完毕。

这样， 在不增加工序的情况下， 通过分层优化的三明治结构的器件方案 可以很好的提高器件的性能， 不仅具有高的开态电流 Ion和低的关态电流 Ioff, 而且由于半导体过渡层的存在，解决了源电极 和漏电极与有源层之间的 欧姆接触问题， 进而确保器件特性和产品的性能。 根据本发明的实施例可改 善 TFT器件的性能， 从而对整个基板良率的提升， 降低成本起到非常关键的 作用。

可以理解的是， 上述通过底栅结构为例描述了氧化物薄膜晶体 管的结构 和制备方法。 然而， 根据本发明的实施例并不限制于上述底栅极结 构， 也可 以为顶栅极结构或者其他各种氧化物薄膜晶体 管结构。 根据本发明实施例利 用高导通能力的氧化物半导体层靠近栅极一侧 ， 从而能够实现高的开态电流

Ion; 另外， 利用低导通能力的氧化物半导体层靠近源漏电 极一侧， 从而能够 实现低的关态电流 Ioff。 因此， 如果氧化物半导体薄膜晶体管为顶栅极结构， 则高导通能力的半导体层需要设置在顶层， 而低导通能力的半导体层需要设 置在底层。 也就是说， 氧化物半导体层设在源漏电极和栅极之间， 且氧化物 半导体层中的低导通能力的半导体层设置在源 漏电极一侧， 而高导通能力的 半导体层设置在栅极一侧。

另外， 根据本发明实施例中高导通能力的半导体层和 低导通能力的半导 体层中的 "高导通能力" 和 "低导通能力" 为两个相对的概念， 如此设置以 使得兼顾开态电流和关态电流的目的。 另外， 在根据本发明的实施例中， 高 导通能力和低导通能力的半导体层的具体电导 率没有特别限制， 可以根据实 际情况而任意选择。

在上述各实施例中， 半导体有源层以金属氧化物半导体材料为例进 行了 描述， 但根据本发明实施例的半导体材料不限于此。 在半导体有源层釆用金 属氧化物半导体材料的情况下， 高导通能力的半导体层可以釆用氧含量较低 的金属氧化物， 而低导通能力的半导体层则可以釆用氧含量较 高的金属氧化 物。 多层半导体有源层的结构下， 具体的氧含量可以根据实际需要而设置为 合适的值。 另外需要说明的是， 对于本发明实施例中高导通能力和低导通能 力的半导体材料不限于上述低氧含量和高氧含 量的金属氧化物。

另外， 在上述制造方法的实施例中， 仅仅给出了底栅极结构薄膜晶体管 的制造方法示例。 对于顶栅极结构薄膜晶体管的制造方法， 在栅极、 栅极绝 缘层、半导体有源层、 源电极和漏电极的制作顺序与底栅极结构不同 。例如， 可以依次形成源电极和漏电极、 半导体有源层、 栅极绝缘层和栅极。 对于其 他结构或更详细步骤， 可以参照对底栅极结构制造方法的示例， 这里不再赘 述。

本发明还提供一种阵列基板， 其包括上述任一实施例中所描述的薄膜晶 体管， 具体的可以参照图 2和图 4所示的结构。

同时本发明提供一种显示器件，所述显示器件 ，具体可以是液晶显示器、 有机发光二极管 （OLED )显示器、 有源电子纸显示器及其它使用上述薄膜 晶体管、 阵列基板驱动的显示装置。

以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。