Title:
不揮発性メモリアレイに使用するための自己整合スタックゲート構造
Document Type and Number:
Japanese Patent JP2015513221
Kind Code:
A
Abstract:
不揮発性メモリアレイに使用するためのスタックゲート構造は、複数の実質的に平行な離間配置された活性領域を有する半導体基板を有する。スタックゲート構造は、活性領域上に形成され、各々が、第１の方向に垂直な第２の方向で各スタックゲート構造間にある第１の絶縁材料と、活性領域上の第２の絶縁材料と、該第２の絶縁材料上の電荷保持ゲートと、該電荷保持ゲート上の第３の絶縁材料と、該第３の絶縁材料上の制御ゲートの第１の部分と、該制御ゲートの第１の部分の上面上、かつそれに隣接し、また第２の方向に延在する第１の絶縁材料の上面上にある制御ゲートの第２の部分と、該制御ゲートの第２の部分上にある第４の絶縁材料とを含む。
Inventors:
Tren Willem-Jean
Russian
Metzger-Bruckle Gerhard
Donyan
Wege Stephan
Miri Nadia
Suu Chen-Shen
Bernardi Cecile
Quevas Liz
Guillaume Florence
Chen Yue-shin
Onmani Henry
Tadayoni Mandana
Russian
Metzger-Bruckle Gerhard
Donyan
Wege Stephan
Miri Nadia
Suu Chen-Shen
Bernardi Cecile
Quevas Liz
Guillaume Florence
Chen Yue-shin
Onmani Henry
Tadayoni Mandana
Application Number:
JP2014560917A
Publication Date:
April 30, 2015
Filing Date:
February 01, 2013
Export Citation:
Assignee:
SILICON STORAGE TECHNOLOGY, INC.
International Classes:
H01L21/336; H01L21/76; H01L21/8247; H01L27/115; H01L29/788; H01L29/792
Domestic Patent References:
| JP2008211022A | 2008-09-11 | |||
| JP2008192991A | 2008-08-21 | |||
| JP2009283827A | 2009-12-03 | |||
| JP2008211022A | 2008-09-11 |
Attorney, Agent or Firm:
Koichi Tsujii
Sadao Kumakura
Fumiaki Otsuka
Takaki Nishijima
Hiroyuki Suda
Hiroshi Uesugi
Naoki Kondo
Sadao Kumakura
Fumiaki Otsuka
Takaki Nishijima
Hiroyuki Suda
Hiroshi Uesugi
Naoki Kondo