Title:
半導体記憶装置
Document Type and Number:
Japanese Patent JPWO2008068867
Kind Code:
A1
Abstract:
相変化メモリ等の半導体記憶装置において、高集積化を実現することができる技術を提供する。電気的抵抗の低い結晶状態と電気的抵抗の高いアモルファス状態との２つの安定相を持つ相変化薄膜１０１と、相変化薄膜１０１の一方に設けられた上部プラグ電極１０２，１０３と、相変化薄膜１０１の他方に設けられた下部電極１０４と、ドレイン／ソース端子が上部プラグ電極１０２及び下部電極１０４に接続された選択トランジスタ１１４と、ドレイン／ソース端子が上部プラグ電極１０３及び下部電極１０４に接続された選択トランジスタ１１５とを有し、第１のメモリセルは、上部プラグ電極１０２と下部電極１０４に挟まれた相変化薄膜１０１中の相変化領域１１１と、選択トランジスタ１１４とから成り、第２のメモリセルは、上部プラグ電極１０３と下部電極１０４に挟まれた相変化薄膜１０１中の相変化領域１１２と、選択トランジスタ１１５とから成る。
Inventors:
Yoshihisa Fujisaki
Satoru Hanzawa
Kenzo Kurochi
Nozomi Matsuzaki
Norikatsu Takaura
Satoru Hanzawa
Kenzo Kurochi
Nozomi Matsuzaki
Norikatsu Takaura
Application Number:
JP2008548152A
Publication Date:
March 18, 2010
Filing Date:
December 07, 2006
Export Citation:
Assignee:
Renesas Technology Corp.
International Classes:
G11C13/00; H01L27/105; H01L45/00
Domestic Patent References:
| JP2007115956A | 2007-05-10 |
Attorney, Agent or Firm:
Yamato Tsutsui
Previous Patent: COOLING MECHANISM FOR WORKING VEHICLE MOUNTED WITH VERTICAL ENGINE
Next Patent: ELECTRIC POSITION ADJUSTMENT DEVICE FOR STEERING WHEEL
Next Patent: ELECTRIC POSITION ADJUSTMENT DEVICE FOR STEERING WHEEL