Title:
接合部、電子回路基板及び半導体パッケージ
Document Type and Number:
Japanese Patent JP7133739
Kind Code:
B1
Abstract:
【課題】 はんだ接合部と半導体素子との界面における両者の剥離を抑制し得るはんだ合金、はんだ接合材、ソルダペースト及び半導体パッケージの提供。【解決手段】Cuを1.1質量%以上8質量%以下と、Sbを6質量%以上20質量%以下と、Niを0.01質量%以上0.5質量%以下と、Coを0.001質量%以上1質量%以下とを含み、残部がSnからなる、はんだ合金。【選択図】図1
More Like This:
Inventors:
Shoichiro Naruse
Takeshi Nakano
Isao Sakamoto
Toshiaki Shimada
Koichi Okubo
Takeshi Nakano
Isao Sakamoto
Toshiaki Shimada
Koichi Okubo
Application Number:
JP2022082674A
Publication Date:
September 08, 2022
Filing Date:
May 20, 2022
Export Citation:
Assignee:
TAMURA CORPORATION OF CHINA LIMITED
International Classes:
B23K35/26; B23K35/22; C22C13/02; H05K3/00
Domestic Patent References:
JP2018518368A | 2018-07-12 |
Foreign References:
WO2019058650A1 | 2019-03-28 | |||
WO2019188756A1 | 2019-10-03 | |||
CN109500510A | 2019-03-22 | |||
KR20190028985A | 2019-03-20 | |||
WO2018193760A1 | 2018-10-25 | |||
WO2020158660A1 | 2020-08-06 |
Attorney, Agent or Firm:
Yoko Ota