以下、本発明の好適な実施の形態を図面� ��基づいて説明する。

 図1は、本発明を適用した降圧型のスイッ チング・レギュレータの第1の実施形態を示� �。

 この実施形態のスイッチング・レギュレ� ��タは、インダクタとしてのコイルL1、直流� �力電圧Vinが印加される電圧入力端子INと上記 コイルL1の一方の端子との間に接続されコイ� ��L1に向かって駆動電流を流し込むNチャネルM OSFET(絶縁ゲート型電界効果トランジスタ)か� �なる駆動用スイッチトランジスタSW1、Nチャ� ��ルMOSFETからなる整流用スイッチトランジス� ��SW2、これらのスイッチトランジスタSW1,SW2を オン、オフ制御するスイッチング制御回路20� ��上記コイルL1の他方の端子と接地点との間� �接続された平滑用コンデンサC1を備える。符 号10で示されているのは、負荷となる回路も� ��くは装置である。

 この実施形態のスイッチング・レギュレ� ��タにおいては、トランジスタSW1とSW2を相補� ��にオン、オフさせるようなPWM駆動パルスが� ��イッチング制御回路20により生成されるよ� �になっており、定常状態では、駆動用トラ� �ジスタSW1がオンされるとコイルL1に直流入力 電圧Vinが印加されて出力端子へ向かう電流が 流されて平滑用コンデンサC1が充電され、駆� ��用トランジスタSW1がオフされると代わって� ��流用トランジスタSW2がオンされ、このオン� ��れたトランジスタSW2を通してコイルL1に電� �が流される。そして、SW1の制御端子(ゲート� ��子)に入力される駆動パルスのパルス幅が出 力電圧に応じて制御されることで、直流入力 電圧Vinよりも低い直流出力電圧Voutが発生さ� �る。

 スイッチング制御回路20は、出力電圧Vout� ��反転入力端子に入力され非反転入力端子に� ��照電圧Vref1が印加された誤差アンプ21と、発 振回路などからなり所定の周波数の鋸波(三� �波)や駆動用トランジスタSW1の最小オン時間� ��相当するパルス幅を有するパルス信号Pminを 生成する波形生成回路22と、上記誤差アンプ2 1の出力Verrorと波形生成回路22から供給される 鋸波TW1とを入力としそれらの電位差に応じた パルス幅を有し前記トランジスタSW1,SW2のゲ� �ト端子に印加されるPWM駆動パルスPpwmを生成� ��るPWMコンパレータ23が設けられている。

 PWMコンパレータ23は、出力電圧Voutが下が� ��とトランジスタSW1をオン、オフさせるPWM駆� ��パルスPpwmのパルス幅を広げ、逆に出力電圧 Voutが上がるとPWM駆動パルスPpwmのパルス幅を� ��めるように動作する。つまり、出力電圧Vout のレベルに応じてPWM駆動パルスPpwmのデュー� �ィ比が変化し、出力電圧Voutが下がるとトラ� ��ジスタSW1のオン時間を長くし、出力電圧Vout が上がるとトランジスタSW1のオン時間を短く する。このようにして、図1のスイッチング� �御回路20はPWM方式で出力電圧Voutを一定に保� �フィードバック制御を行なう。

 さらに、制御回路20には、前記整流用ト� �ンジスタSW2のドレイン電圧およびソース電� �を入力としそれらの電位差に基づいて逆方� �の電流が流れているか判定する逆流検出用� �ンパレータ24と、上記誤差アンプ21の出力Verr orと波形生成回路22から供給される鋸波TW2と� �入力とするコンパレータ25が設けられている 。コンパレータ25に入力される鋸波TW2とPWMコ� ��パレータ23に入力される鋸波TW1とは、図3A,3B に示されているように上下対称な波形とされ る。

 また、制御回路20には、PWMコンパレータ23 から出力されるPWM駆動パルスPpwmと波形生成� �路22から出力されるパルス信号Pminを入力と� �るORゲート回路G1と、該ORゲート回路G1の出力 を受けて駆動用トランジスタSW1のゲート駆動 信号(スイッチ制御信号S1)を生成するドライ� �回路DRV1と、コンパレータ25の出力と逆流検� �用コンパレータ24の出力を入力とするANDゲー ト回路G2と、ANDゲート回路G2の出力とORゲート 回路G1の出力を入力とするNORゲート回路G3と� �該NORゲート回路G3の出力を受けて整流用トラ ンジスタSW2のゲート駆動信号(スイッチ制御� �号S2)を生成するドライバ回路DRV2が設けられ� ��いる。

 スイッチング・レギュレータを構成する� ��子のうち、コイルL1および平滑容量C1以外の 素子は半導体チップ上に形成されて制御回路 20は半導体集積回路(IC)として構成され、コイ ルL1はこのICに設けられている外部端子に外� �け素子として接続されるようになっている� �

 次に、上記のような構成を有するスイッ� ��ング・レギュレータの動作を、図3の波形図 を参照しながら説明する。

 負荷が大きい状態では、図11を用いて説� �した従来のスイッチング・レギュレータと� �様な動作をする。従って、負荷が大きい状� �での動作の説明は省略する。

 図3Aは、図11Bと同程度の負荷の場合(PWMコ� ��パレータ23の出力パルスがスイッチング素� �の最小オン時間よりも広い場合)の各ノード� ��電位や信号、電流の変化の様子を示してい� ��。このとき、誤差アンプ21の出力Verrorは、� �形生成回路22からPWMコンパレータ23へ入力さ� ��る鋸波TW1と交差するようなレベルにある。

 そのため、鋸波TW1が出力Verrorを下から上� ��横切るタイミングt1で駆動用トランジスタSW 1の制御信号S1はロウレベルに変化してSW1がオ フし、制御信号S2がハイレベルに変化して整� ��用トランジスタSW2がオンして、コイルに流� ��る順方向の電流はSW2から供給されるように� ��る(図3Aの期間T1)。そして、逆流検出用コン� ��レータ24の出力がロウレベルからハイレベ� �に変化するタイミングt2で整流用トランジス タSW2の制御信号S2はロウレベルに変化してSW2� ��オフする。このとき、駆動用トランジスタS W1もオフされているため、コイルのインダク� ��電流がゼロになる(図3Aの期間T2)。

 その後、鋸波TW1が出力Verrorを上から下へ� ��切るタイミングt3で駆動用トランジスタSW1� �制御信号S1はハイレベルに変化してSW1がオン して、電圧入力端子INからコイルに順方向の� ��流が流されるようになる(図3Aの期間T3)。

 図3Bは、図10の従来技術でPFM制御やPDM制御 を行なう程度の負荷の場合(PWMコンパレータ23 の出力パルスがスイッチング素子の最小オン 時間よりも狭い場合)の各ノードの電位や信� �、電流の変化の様子を示している。このと� �、誤差アンプ21の出力Verrorは、波形生成回路 22からPWMコンパレータ23へ入力される鋸波TW1� �最小レベルよりもさらに低く、コンパレー� �25に入力される鋸波TW2と交差するようなレベ ルにある。

 そのため、PWMコンパレータ23の出力はロ� �レベルに貼り付き、駆動用トランジスタSW1� �スイッチング素子の最小オン時間パルスPmin� ��パルス期間だけオンされ、その短い期間だ� ��電圧入力端子INからコイルに順方向の電流� �流される(図3Bの期間T4)。そして、駆動用ト� �ンジスタSW1の制御信号S1がロウレベルに変化 するタイミングt5で制御信号S2がハイレベル� �変化して整流用トランジスタSW2がオンして� �コイルに流れる順方向の電流はSW2から供給� �れるようになる(図3Bの期間T5)。

 その後、コイル電流がゼロになるタイミ� ��グt6で逆流検出用コンパレータ24の出力がロ ウレベルからハイレベルに変化しても整流用 トランジスタSW2はオフされず、コイルからSW2 を通して接地点へ逆方向電流が流れる(図3Bの 期間T6)。そして、鋸波TW2が出力Verrorを上から 下へ横切るタイミングt7でコンパレータ25の� �力がハイレベルに変化してSW2がオフする。� �のとき、次の最小オン時間パルスPminが出力� ��れるタイミングt8まで駆動用トランジスタSW 1もオフされているため、コイルの電流がゼ� �になる(図3Bの期間T7)。

 図4に、図3Bの期間T4からT7までにおける制 御信号S1,S2とコイルの電流の変化の様子を拡� ��して示す。図4に示されているように、期間 T4ではSW1がオン、SW2がオフされているため、� ��圧入力端子からコイルに正のエネルギーが� ��積され、期間T5ではSW1がオフ、SW2がオンさ� �るため、コイルに蓄積されていた正のエネ� �ギーが負荷側へ放出される。また、期間T6で はSW1がオフ、SW2がオンされているため、出力 側から接地点へ向かって電流が流れることで コイルに出力側からエネルギーが蓄積され、 タイミングt7でSW2がオフ(SW1もオフ)されるた� �、期間T7’ではコイルに蓄積されていた出力 側からのエネルギーが放出され、駆動用トラ ンジスタSW1の基体に寄生するボディダイオー ドを通して電圧入力端子側へ電流が流れるこ とで放出されたエネルギーが回生されるよう になる。これによって、駆動用トランジスタ SW1のスイッチング周波数を変化させることな く軽負荷時における電力効率を向上させるこ とができる。

 図10Aのようにクロック周波数を下げるPFM� ��御や図10BのようにクロックをスキップするP DM制御を行なった場合には、図9Aのように、� �負荷時におけるスイッチング素子のオン時� �が一定のままになるが、本実施形態を適用� �ると、図8Aのように整流用スイッチング素子 のオン時間は負荷が軽くなるほど長くなる。 その結果、従来回路では図9Bのように、PFM制� ��またはPDM制御では平均スイッチング周波数� ��変化していたものが、本実施形態では、図8 Bのように、平均スイッチング周波数が変化� �なくなり、これによってEMIフィルタの設計� �簡素化できるなどノイズ対策が容易になり� �またリップルが抑えられる、可聴領域まで� �下することがないなどの利点が生まれる。

 図2には、本発明を適用した降圧型のスイ ッチング・レギュレータの第2の実施形態が� �されている。

 この実施形態のスイッチング・レギュレ� ��タは、制御回路20において、コンパレータ25 の反転入力端子への入力として、第1の実施� �態における鋸波TW2の代わりに参照電圧Vref2を 与えるとともに、軽負荷時の整流用トランジ スタSW2のオン時間を決定するタイマ回路26を� ��け、このタイマ回路26の出力をコンパレー� �25の非反転入力端子へ入力するようにしたも のである。

 タイマ回路26は、誤差アンプ21の出力によ って電流値が制御されるようにした定電流源 I1と、該定電流源I1と直列に接続された容量C2 と、該容量C2の充電電荷をリセットするため� ��リセット用トランジスタQ1とからなり、こ� �トランジスタQ1は波形生成回路22から出力さ� ��る最小オン時間パルスPminによってオン、オ フ動作されるように構成されている。定電流 源I1は、誤差アンプ21の出力レベルが高いほ� �すなわち負荷が小さいほど小さな電流が流� �るように制御される。

 図2のスイッチング・レギュレータの動作 を、図5のタイミングチャートを参照しなが� �説明する。図5Aは、図3Aと同様に負荷が少し� ��さい場合を、図5Bは、図3Bと同様に負荷が極 端に小さい場合を示す。図5Bにおいては、タ� ��マ回路26の内部ノードNaの電位Vaとコンパレ� ��タ25の参照電圧Vref2との関係が示されている 。

 この実施形態のタイマ回路26の定電流源I1 は負荷が小さいほど小さな電流を流すように 構成されているため、タイマ回路26の内部ノ� ��ドNaの電位Vaの変化の傾きは負荷が小さいほ ど緩やかになる。これによって、負荷が極端 に軽い場合には、図5Bのように、ノードNaの� �位Vaが参照電圧Vref2よりも高くなって整流用� ��ランジスタSW2がオフするタイミングt7が後� �にずらされ、コイルに逆方向電流が流れて� �のエネルギーが蓄積される期間T6が確保され るようになる。なお、充電された容量C2の電� ��は、最小オン時間パルスPminによってタイミ ングt8でリセット用トランジスタQ1がオンさ� �ることでリセットされるため、タイマ回路26 の内部ノードの電位Vaはタイミングt8で接地� �位まで急速に立ち下がり、パルスPminがロウ� ��ベルになると再び容量C2の充電が開始され� �(タイミングt9)。

 なお、以上の実施形態においては、最小� ��ン時間パルスPminは、該パルスによってオン 、オフされるスイッチング素子としての駆動 用トランジスタSW1の特性とこのパルスを生成 する回路(ドライバ)の駆動力との関係で、パ� ��スによってオンされるトランジスタSW1のオ� ��抵抗が増大しない範囲で最も短いパルス幅� ��有するパルスと定義できる。

 ただし、駆動用トランジスタSW1に流れる� ��流を検出し、この検出信号と誤差アンプ21� �出力とに基いて駆動用トランジスタSW1のオ� �タイミングを決定するように制御するモー� �(電流モード)を適用したスイッチング・レギ ュレータにおいては、駆動用トランジスタSW1 をオンした直後に寄生容量を充電する電流が 流れることで、上記電流検出信号にパルス状 のノイズが発生し、それによってトランジス タSW1が誤ったタイミングでオフされるのを回 避するという観点から、最小オン時間パルス のパルス幅が決定されることがある。そして 、このパルス幅は、スイッチトランジスタの 特性とドライバの駆動力との関係で決まる前 記最小オン時間パルスのパルス幅よりも長く なることがある。本発明における最小オン時 間パルスには、上記のような電流モードのス イッチング・レギュレータにおける最小オン 時間パルス等が含まれる。

 図6および図7には、本発明を適用して有� �なスイッチング・レギュレータの他の構成� �が示されている。このうち、図6は昇圧型の� ��ギュレータ(ブーストコンバータ)を、図7は� ��電圧型のレギュレータ(バックブーストコン バータ)を示す。

 図6の昇圧型レギュレータは、整流用トラ ンジスタSW2をオフした状態で駆動用トランジ スタSW1をオンさせてコイルL1に電流を流して� ��ネルギーを蓄積した後、駆動用トランジス� ��SW1をオフし整流用トランジスタSW2をオンさ� ��てコイルL1のエネルギーを出力端子側へ放� �させることで、昇圧した出力電圧を発生さ� �るように動作する。

 一方、図7の負電圧型レギュレータは、整 流用トランジスタSW2をオフした状態で駆動用 トランジスタSW1をオンさせてコイルL1に電流� ��流してエネルギーを蓄積した後、駆動用ト� ��ンジスタSW1をオフし整流用トランジスタSW2� ��オンさせてコイルL1のエネルギーを接地点� �へ放出させることで、出力端子に負の出力� �圧を発生させるように動作する。

 図6および図7のいずれのコンバータも、� �ランジスタSW1,SW2をオン、オフ制御する制御� ��路20を図1や図2の実施形態の制御回路20と同� ��な構成とすることで、駆動用トランジスタS W1のスイッチング周波数を変化させることな� ��軽負荷時における電力効率を向上させるこ� ��ができ、EMIフィルタの設計の複雑化や、リ� ��プルが大きくなる、可聴領域まで低下する� ��異音が出るなどの問題を解決できるという� ��記実施形態と同様な効果が得られる。

 以上本発明者によってなされた発明を実� ��形態に基づき具体的に説明したが、本発明� ��上記実施形態に限定されるものではない。� ��えば、前記実施形態の制御回路では、PWMコ� ��パレータ23やコンパレータ25に供給する波形 信号として鋸歯を使用しているが、立ち上が りと立ち下がりのそれぞれに傾斜を有する狭 義の三角波を使用してもよい。本出願の特許 請求の範囲における三角波は、上記のような 狭義の三角波のみでなく鋸歯を含んでいる。

 また、前記実施形態の制御回路では、波� ��生成回路22に発振回路を内蔵させているが� �制御回路20全体を半導体集積回路として構成 する場合、チップ外部の発振器からのクロッ ク信号を波形生成回路22に供給して所望の波� ��を有する信号を生成させるように構成する� ��とも可能である。同様に、誤差アンプ21や� �ンパレータ25に供給される参照電圧Vref1,Vref2� ��ついても、チップ内部で生成しても良いし� ��ップ外部から与えるように構成しても良い� ��

 さらに、前記実施形態のスイッチング・� ��ギュレータにおいては、出力電圧が直接誤� ��アンプ21にフィードバック電圧として入力� �れているが、出力端子と接地点との間に直� �抵抗を設け、この直列抵抗で分圧された電� �を誤差アンプ21に入力させるように構成して もよい。

 また、前記第2の実施形態では、誤差アン プ21の出力によって制御される定電流源を有� ��るタイマ回路26を設けて、軽負荷時におけ� �整流用トランジスタSW2のオン時間を制御す� �ようにしているが、誤差アンプ21の出力に応 じて整流用トランジスタSW2のオン時間を制御 するものであれば、実施形態のようなタイマ 回路26に限定されるものでなくどのような回� ��であってもよい。