本発明の実施形態について、図1ないし図 23を用いて説明すれば、以下の通りである。

 図22に、本実施形態に係る液晶表示装置(� ��示装置)1の構成を示す。液晶表示装置1は、� ��ータ信号線駆動回路としてのソースドライ� ��300と、走査信号線駆動回路としてのゲート� ��ライバ400と、アクティブマトリクス型の表� ��部100と、ソースドライバ300およびゲートド� ��イバ400を制御するための表示制御回路200と� ��階調電圧源600とを備えている。

 表示部100は、複数本(m本)の走査信号線と� ��てのゲートバスラインGL1~GLmと、ゲートバス ラインGL1~GLmのそれぞれと交差する複数本(n本 )のデータ信号線としてのソースバスラインSL 1~SLnと、それらのゲートバスラインGL1~GLmとソ ースバスラインSL1~SLnとの交差点にそれぞれ� �応して設けられた複数個(m×n個)の画素PIXと� �含む。これらの画素PIXはマトリクス状に配� �されて画素アレイを構成している。画素PIX� �MVA駆動される複数の副画素からなり、これ� �ついては後述の図1の(a)~(c)で説明する。また 、図1の(b)で説明するが、隣接するゲートバ� �ラインGL間に1本ずつ、補助容量バスラインCs Lが設けられている。

 表示制御回路200は、ソーススタートパル� ��信号SSP、ソースクロック信号SCK、および表� ��データDAをソースドライバ300に供給すると� �もに、ゲートスタートパルス信号GSPおよび� �ートクロック信号GCKをゲートドライバ400に� �給する。

 ソースドライバ300は、表示データDA、ソ� �ススタートパルス信号SSP、およびソースク� �ック信号SCKに基づき、データ信号S(1)~S(n)を1� ��平走査期間毎に順次生成し、これらのデー� ��信号S(1)~S(n)をソースバスラインSL1~SLnにそれ ぞれ出力する。階調電圧源600は、データ信号 S(1)~S(n)として選択するための階調基準電圧と して電圧V0~Vpを生成してソースドライバ300に� ��給する。また、階調電圧源600は、補助容量� ��圧Vcsをも生成して出力する。

 ゲートドライバ400は、ゲートスタートパ� ��ス信号GSPおよびゲートクロック信号GCKに基� ��き、各データ信号S(1)~S(n)を各画素PIX(の画素 容量)に書き込むためのゲート信号を生成し� �各フレーム期間においてゲートバスラインGL 1~GLmをほぼ1水平走査期間ずつ順次選択する。

 なお、ソースドライバ300およびゲートド� ��イバ400のそれぞれについて、表示部100を両� ��から挟むように、複数の辺に配置すること� ��可能である。この構成は、表示部100を複数� ��領域に分割して駆動するのに都合がよい。

 各画素PIXは、TFT(選択素子、電界効果型の トランジスタ)30、液晶容量Clc、および、補助 容量Ccsを備えている。TFT30のゲート(導通制御 端子)はゲートバスラインGLに、ソースはソー スバスラインSLに、ドレインは画素電極に、� ��れぞれ接続されている。液晶容量Clcは画素� ��極と対向電極との間に液晶層を挟んで形成� ��れている。対向電極には対向電圧(バイアス 電圧)Vcomが印加されている。補助容量Ccsは画� ��電極と補助容量バスラインCsLとの間で形成� ��れている。補助容量バスラインCsLには補助� ��量電圧Vcsが印加されている。

 上記液晶表示装置1は、全体として横長な 矩形状をなし、表示部100、ソースドライバ300 、ゲートドライバ400、および、階調電圧源600 が形成された、画像を表示可能な液晶パネル の裏側(背面側)に、液晶パネルに向けて光を� ��射可能な外部光源(照明装置)であるバック� �イトを配置してなる。液晶表示装置1は、テ� ��ビ受信装置に適用することができる。テレ� ��受信装置は、図23の(a)に示すように、液晶� �示装置1と、液晶表示装置1を挟むようにして 収容する表裏両キャビネットCa,Cbと、電源Pと 、テレビ放送などを受信するためのチューナ ーTと、スタンドSとを備えて構成される。

 バックライトは、図23の(b)に示すバック� �イトのように、表側(液晶パネル側)に向けて 開口した略箱形をなすケース12と、ケース12� �に互いに平行に並んだ状態で収容される複� �本の線状光源13(例えば冷陰極管)と、ケース1 2の開口部に積層した状態で配される複数の� �学部材14(例えば裏側から順に拡散板、拡散� �ート、レンズシート、及び輝度上昇シート)� ��、これら光学部材14群をケース12との間で挟 んで保持するための枠状のフレーム15とから� ��成される。各光学部材14は、各線状光源13か ら発せられる光を面状に変換するなどの機能 を有するものである。また、フレーム15は、� ��晶パネルを裏側で受ける受け部材として機� ��し、液晶パネルの表側から組み付けられて� ��晶パネルを押さえ付けるための枠状のベゼ� ��16(押さえ部材)との間で液晶パネルを挟持す ることができる。

 液晶パネルは、横長な矩形状をなす一対� ��透明な(透光性を有する)ガラス製の基板17,18 と、両基板17,18間に介在し、電界印加に伴っ� ��光学特性が変化する物質である液晶分子を� ��む液晶層19と、両基板17,18間に介在し、液晶 層19の周りを取り囲んでこれを封止する枠状� ��シール部20とを備えている。両基板17,18は、 互いに対向するとともに間に所定のギャップ (間隔)を空けた状態で貼り合わせられる。液� ��層19中には、両基板17,18間のギャップを維持 するためのスペーサが多数個分散して設置さ れている。スペーサは、フェノール樹脂やエ ポキシ樹脂などの有機材料またはシリカなど の無機材料からなるとともに、アレイ基板18� ��うちゲートバスラインGL上、つまり遮光領� �に設置されている。

 次に、図1の(a)~(c)に、画素PIXの構成を示� �。

 図1の(a)に示すように、画素PIXは1つのTFT30 を備えている。TFT30は、ゲートバスラインGL� �ソースバスラインSLとの交差部付近に設けら れている。TFT30のゲート30gはゲートバスライ� ��GLに接続されており、ソース30sはソースバ� �ラインSLに接続されている。ソース30sとチャ ネル形成領域を挟んでドレイン30dBが設けら� �ているとともに、上記チャネル形成領域の� �中からドレイン30dAが分岐して引き出されて� ��る。ドレイン30dAの引き出しパッド上はコン タクトホール31Aを介して、図示しない副画素 2Aに接続されており、ドレイン30dBの引き出し パッド上はコンタクトホール31Bを介して、図 示しない副画素2Bに接続されている。副画素2 A・2Bの具体的な構成については、後述の図11� ��図13、および図15で説明する。

 このように、本実施形態では1つの画素PIX にTFT30を1つだけ用い、TFT30のチャネル形成領� ��の途中からドレインを分岐させることによ� ��、2つの異なるTFTを動作させるかのように機 能させる。すなわち、TFT30のうち、副画素2A� �接続される部分Aのゲート長Lは副画素2Bに接� ��される部分Bのゲート長Lよりも短く、ゲー� �幅Wは部分Aと部分Bとで互いに等しい。このTF T30に関する具体的な諸元を、部分Aと部分Bと� ��ついて表1に示す。

 図1の(b)に、画素PIXの等価回路を示す。画 素PIXは、前述のTFT30の他に、2つの副画素2A・2 Bを備えている。副画素(第1の副画素)2Aは液晶 容量ClcAおよび補助容量CcsAを備えており、副� ��素(第2の副画素)2Bは液晶容量ClcBおよび補助� ��量CcsBを備えている。

 副画素2Aにおいて、液晶容量ClcAは画素電� ��32Aと共通電極COMAとの間に液晶層が挟まれて なる容量であり、補助容量CcsAは画素電極32A� �補助容量バスラインCsLとの間で形成される� �量である。副画素2Bにおいて、液晶容量ClcB� �画素電極32Bと共通電極COMBとの間に液晶層が� ��まれてなる容量であり、補助容量CcsBは画素 電極32Bと補助容量バスラインCsLとの間で形成 される容量である。

 画素電極32Aは、コンタクトホール31Aを介� ��てTFT30のドレイン30dAに接続されている。画� ��電極32Bは、コンタクトホール31Bを介してTFT3 0のドレイン30dBに接続されている。共通電極C OMAには対向電圧VcAが印加されており、共通電 極COMBには対向電圧VcBが印加されている。補� �容量バスラインCsLには補助容量電圧Vcsが印� �されている。

 このように、本実施形態では、共通電極� ��副画素ごとに個別に備えられており、補助� ��量バスラインが全副画素に共通のものとし� ��備えられている。

 図1の(c)に、図1の(a)のTFT基板上におけるC- C’線断面構造の一例を示す。

 ガラス基板41上にTi/Al/TiN積層膜からなるゲ� �トメタル42が形成されており、ゲートメタル 42上をSiNxまたはSiOxからなるゲート絶縁膜43が 覆っている。ゲート絶縁膜43上の、ゲートメ� ��ル42の上方の位置に、半導体層となるSiのi� �45が形成されており、i層45上に、オーミック コンタクト層となるSiのn ⁺ 層46が形成されている。また、n ⁺ 層46上を覆って、Tiからなるソース下層メタ� �46と、Alからなるソース上層メタル47とが順� �形成されている。ソース下層メタル46および ソース上層メタル47は、ソースバスラインSL� �TFT30のソース30s、TFT30のドレイン30dA、および TFT30のドレイン30dBの、それぞれについて形成 されている。

 また、ここまでの積層パターンを覆って� ��SiNxまたはSiOxからなるパッシベーション膜48 と、透明絶縁膜(JAS)49とがこの順に形成され� �いる。ドレイン30dBの引き出しパッドの上方� ��パッシベーション膜48および透明絶縁膜49に ソース下層メタル47が露出するようにコンタ� ��トホール31Bが形成されており、当該コンタ� ��トホール31B上を含んで透明絶縁膜49上にITO� �たはZnOからなる透明導電膜50が形成されてい る。ここでの透明導電膜50は、副画素2Bの画� �電極32Bを構成する。

 次に、上記の構成の画素PIXにおけるTFT30� �動作について説明する。

 一般に、TFTのドレイン電流I _DS は、表1の物理量を用いると、非飽和領域で� �(式1)で、飽和領域では(式2)でそれぞれ表さ� �る。

 ただし、V _GS はゲート・ソース間電圧、V _DS はドレイン・ソース間電圧を表す。また、C _GI =ε/tである。

 また、(式1)のドレイン電流による画素の� ��電応答は(式3)で、(式2)のドレイン電流によ� ��画素の充電応答は(式4)で表される。

 (式1)~(式4)に基づき、ゲート電圧VGを25Vとし� ��ときのTFTの応答を図2に示す。TFT30の部分Aに よる充電経路をtypeA、TFT30の部分Bによる充電� ��路をtypeBとすると、typeAはtypeBよりも早く充� ��が進むため、例えばtypeBにおいてドレイン30 dBの電圧Vs(すなわち画素電極32Bの電圧)を30Vに しようとすると、図2の破線で示す充電応答� �間τが掛かるが、このとき、typeAでは既に充� ��が完了していてドレイン30dAの電圧(すなわ� �画素電極32Aの電圧)は16Vとなっている。

 この様子を図3の波形図に示す。ただし、走 査電圧Vgのハイ電圧は図2と異なっている。ま た、typeAの対向電圧VcAをグランド(一定値)に� �り、typeBの対向電圧VcBを5V(一定値)にとって� �る。補助容量電圧Vcsは一定としてもよいし� �周期的に変化させてもよい。走査電圧Vgがハ イ電圧である間に副画素2A・2Bに充電が行わ� �、ドレイン電圧(画素電極の電圧)VsはtypeAで16 V、typeBで30Vまで変化する。これにより、副画 素2Aと副画素2Bとで液晶印加電圧の実効値を� �ならせることができるため、副画素2Aと副画 素2Bとで輝度を異ならせて、階調反転を抑制� ��た広視野角特性を実現することができる。

 本実施形態の充電特性が上述のようであ� ��ので、目的のドレイン電圧に対する充電応� ��時間τは、例えば、従来は図4の(a)のように� ��1つのソース入力電圧から複数の副画素に対 して図中のτgとして1通りに決められていた� �のが、本実施形態では図4の(b)のtypeAおよびty peBの曲線のように、1つのソース入力電圧に� �して複数の副画素のそれぞれで異なる値と� �る。また、図5の(a)に、本実施形態で正負両� ��性の液晶印加電圧について各階調を得るた� ��の充電応答時間、すなわちソース信号が副� ��素に入力完了するのに要する時間の一例を� ��し、図5の(b)にtypeAおよびtypeBについて、画� �電極の、対向電圧に対する各電位を得るた� �の充電時間の一例を示す。

 このように、本実施形態では、各画素は� ��数の副画素を備えているが、これらの副画� ��にデータ信号を供給するのに、1つの電界効 果型のトランジスタを選択素子として用いる 。当該電界効果トランジスタのチャネル形成 領域は、副画素ごとにその導通経路に利用さ れる長さが異なっており、この長さの違いに よって副画素間で充放電時間が異なることと なる。そして、対向電極が各副画素に対応し て電気的に分離されて形成されているので、 対向電圧を各副画素の充放電応答に応じた電 圧に設定することができる。これにより、同 じデータ信号を書き込んでも、副画素間で保 持電圧の実効値を異ならせることができる。 従って、階調反転を抑制した広視野角特性を 得ることができる。

 このような構成では、画素の選択素子は1 つで済み、また、補助容量電圧を副画素間で 異ならせる必要がない。

 以上により、1つの画素が複数の副画素で 構成されていながら、部品点数が抑制されて いるとともに駆動が容易な表示装置を実現す ることができる。

 次に、本実施形態の液晶表示装置1の視覚 特性について説明する。

 図6の(a)に示すように、液晶パネルを、表 示部100の液晶分子が電圧印加時に偏光板の吸 収軸に対してほぼ45度、135度、225度、315度の4 方位へ倒れるMVAモードパネルとし、観察方向 を45度の方位とした。各偏光板の吸収軸の方� ��は、図23に示した液晶表示装置1の水平方向H -H’、あるいは、水平方向H-H’に直交する方� ��に一致している。MVAモードパネルのRGBの各� ��素は、上記4方位を反映させたジグザク形状 をなしていて、方向H-H’に順に隣接している 。各色のカラーフィルタどうしの間には、混 色を避けるためにブラックマトリクスBMが設� ��られている。また、図6の(b)に示すように、 以下の比較例および各実施例について、液晶 パネルの正面透過率に関するガンマ特性がγ= 2.2となるように構成した。ここで、「標準」 が比較例、「1:1」が実施例1、「1:2」が実施� �2、「1:3」が実施例3を表している。また、図 6の(c)に、各実施例について、ソースバスラ� �ンSLに出力するソース入力電圧と階調との関 係を示した。

 以下に、画素構成およびその視覚特性の� ��価結果について実施例を挙げる。

 〔比較例〕
 図7の(a)に、まず後述する実施例に対する比 較例となる画素PIXrの概略構成を平面図で示� �。この画素PIXrは図1の(a)の画素PIXからtypeBの� ��電経路を取り除き、typeAに属する複数の画� �電極51を形成したものである。複数の画素電 極51は、行方向に隣接するものどうしの間にM VA駆動用の45度方向に延びるスリットが設け� �れた状態で配置され、補助電極バスラインCs Lの上方で接続電極51aにより互いに接続され� �いる。従って、画素PIXrは副画素を備えてい� ��い。複数の画素電極51のうちの1つがコンタ� ��トホール31AでTFT30に接続されている。また� �対向電極は1つだけ設けられている。対向電� ��にもスリットが設けられており、TFT基板お� ��び対向基板の両方でスリット電界を利用し� ��MVAモード駆動であるPVA(Patterned Vertical Alignm ent)モードで駆動される。

 図7の(b)に、画素PIXrのD-D’線断面図を示� �。

 画素PIXrは、TFT基板61と対向基板62との間� �VA液晶層LCが配置された構成である。TFT基板6 1は、図1の(c)の透明絶縁膜49上に透明電極か� �なる画素電極51とVA配向膜60とがこの順に形� �された構成である。対向基板62は、ガラス基 板71上に、カラーフィルタ72・ブラックマト� �クス73、パッシベーション膜74、透明電極か� ��なる対向電極75、およびVA配向膜76がこの順� ��形成された構成である。透明電極75には対� �電圧Vcが印加される。

 図8の(a)に方位45度から見た画素PIXrの透過 率特性を示し、そのうちの40度~70度の範囲を� ��8の(b)に拡大して示す。視覚60度の手前付近� ��ら視覚の大きくなる側に向って大きく階調� ��転が生じていることが分かる。

 〔実施例1〕
 図9の(a)に、画素PIXの実施例である画素PIX1� �概略構成を平面図で示す。この画素PIX1は、� ��1の(a)の画素PIXにおいて、typeAに属する画素� ��極32Aとして複数の画素電極52を備えるとと� �に、typeBに属する画素電極32Bとして複数の画 素電極53を備えている。複数の画素電極52の� �面積と、複数の画素電極53の総面積との比は 1:1である。複数の画素電極52・53は、行方向� �隣接するものどうしの間にMVA駆動用の45度方 向に延びるスリットが設けられた状態で配置 され、補助電極バスラインCsLの上方で、画素 電極52どうしは接続電極52aにより、画素電極5 3どうしは接続電極53aにより互いに接続され� �いる。複数の画素電極52のうちの1つがコン� �クトホール31AでTFT30に接続されており、複数 の画素電極53のうちの1つがコンタクトホール 31BでTFT30に接続されている。また、画素電極5 2の対向電極と画素電極53の対向電極とは個別 に設けられている。対向電極にもスリットが 設けられており、PVAモードで駆動される。

 図9の(b)に、画素PIX1のE-E’線断面図を示� �。

 画素PIX1は、TFT基板63と対向基板64との間� �VA液晶層LCが配置された構成である。TFT基板6 3は、図1の(c)の透明絶縁膜49上にtypeAの透明電 極からなる画素電極52およびtypeBの透明電極� �らなる画素電極53と、VA配向膜60とがこの順� �形成された構成である。対向基板64は、ガラ ス基板71上に、カラーフィルタ72・ブラック� �トリクス73、パッシベーション膜74、透明電� ��からなる対向電極77・78、およびVA配向膜76� �この順に形成された構成である。対向電極77 は画素電極52に対する対向電極であって対向� ��圧VcAが印加され、対向電極78は画素電極53に 対する対向電極であって対向電圧VcBが印加さ れる。

 図10の(a)に方位45度から見た画素PIXrの透� �率特性を示し、そのうちの40度~70度の範囲を 図10の(b)に拡大して示す。比較例1で見られた ような60度より小さな視覚からの大きな階調� ��転は見られず、視野角が広がっていること� ��分かる。

 〔実施例2〕
 図11の(a)に、画素PIXの実施例である画素PIX2� ��概略構成を平面図で示す。この画素PIX2は、 図1の(a)の画素PIXにおいて、typeAに属する画素 電極32Aとして複数の画素電極54を備えるとと� ��に、typeBに属する画素電極32Bとして複数の� �素電極55を備えている。複数の画素電極54の� ��面積と、複数の画素電極55の総面積との比� �1:2である。複数の画素電極54・55は、行方向� ��隣接するものどうしの間にMVA駆動用の45度� �向に延びるスリットが設けられた状態で配� �され、補助電極バスラインCsLの上方で、画� �電極54どうしは接続電極54aにより、画素電極 55どうしは接続電極55aにより互いに接続され� ��いる。複数の画素電極54のうちの1つがコン� ��クトホール31AでTFT30に接続されており、複� �の画素電極55のうちの1つがコンタクトホー� �31BでTFT30に接続されている。また、画素電極 54の対向電極と画素電極55の対向電極とは個� �に設けられている。対向電極にもスリット� �設けられており、PVAモードで駆動される。

 図11の(b)に、画素PIX2のF-F’線断面図を示� ��。

 画素PIX2は、TFT基板65と対向基板66との間� �VA液晶層LCが配置された構成である。TFT基板6 5は、図1の(c)の透明絶縁膜49上にtypeAの透明電 極からなる画素電極54およびtypeBの透明電極� �らなる画素電極55と、VA配向膜60とがこの順� �形成された構成である。対向基板66は、ガラ ス基板71上に、カラーフィルタ72・ブラック� �トリクス73、パッシベーション膜74、透明電� ��からなる対向電極79・80、およびVA配向膜76� �この順に形成された構成である。対向電極79 は画素電極54に対する対向電極であって対向� ��圧VcAが印加され、対向電極80は画素電極55に 対する対向電極であって対向電圧VcBが印加さ れる。

 図12の(a)に方位45度から見た画素PIXrの透� �率特性を示し、そのうちの40度~70度の範囲を 図12の(b)に拡大して示す。実施例1よりもさら に階調反転は小さくなり、視野角がさらに広 がっていることが分かる。

 〔実施例3〕
 図13の(a)に、画素PIXの実施例である画素PIX3� ��概略構成を平面図で示す。この画素PIX3は、 図1の(a)の画素PIXにおいて、typeAに属する画素 電極32Aとして複数の画素電極56を備えるとと� ��に、typeBに属する画素電極32Bとして複数の� �素電極57を備えている。複数の画素電極56の� ��面積と、複数の画素電極57の総面積との比� �1:3である。複数の画素電極56・57は、行方向� ��隣接するものどうしの間にMVA駆動用の45度� �向に延びるスリットが設けられた状態で配� �され、補助電極バスラインCsLの上方で、画� �電極56どうしは接続電極56aにより、画素電極 57どうしは接続電極57aにより互いに接続され� ��いる。複数の画素電極56のうちの1つがコン� ��クトホール31AでTFT30に接続されており、複� �の画素電極57のうちの1つがコンタクトホー� �31BでTFT30に接続されている。また、画素電極 56の対向電極と画素電極57の対向電極とは個� �に設けられている。対向電極にもスリット� �設けられており、PVAモードで駆動される。

 図13の(b)に、画素PIX3のG-G’線断面図を示� ��。

 画素PIX2は、TFT基板67と対向基板68との間� �VA液晶層LCが配置された構成である。TFT基板6 7は、図1の(c)の透明絶縁膜49上にtypeAの透明電 極からなる画素電極56およびtypeBの透明電極� �らなる画素電極57と、VA配向膜60とがこの順� �形成された構成である。対向基板68は、ガラ ス基板71上に、カラーフィルタ72・ブラック� �トリクス73、パッシベーション膜74、透明電� ��からなる対向電極81・82、およびVA配向膜76� �この順に形成された構成である。対向電極81 は画素電極56に対する対向電極であって対向� ��圧VcAが印加され、対向電極82は画素電極57に 対する対向電極であって対向電圧VcBが印加さ れる。

 図14の(a)に方位45度から見た画素PIXrの透� �率特性を示し、そのうちの40度~70度の範囲を 図14の(b)に拡大して示す。実施例2と同様に、 実施例1よりもさらに階調反転は小さくなり� �視野角がさらに広がっていることが分かる� �

 〔実施例4〕
 図15の(a)および図15の(b)に、画素PIXの実施例 である画素PIX4の概略構成を平面図で示す。� �15の(a)は対向電極のパターン平面図を示し、 図15の(b)はTFT基板側のパターン平面図を示し� ��いる。

 図15の(b)に示すように、この画素PIX4は、� ��1の(a)の画素PIXにおいて、typeAに属する画素� ��極32Aとして複数の画素電極58を備えるとと� �に、typeBに属する画素電極32Bとして複数の画 素電極59・59a・59bを備えている。複数の画素� ��極58の総面積と、複数の画素電極59・59a・59b の総面積との比は1:2である。複数の画素電極 58・59は、行方向に隣接するものどうしの間� �MVA駆動用の45度方向に延びるスリットが設け られた状態で配置され、補助電極バスライン CsLの上方で、画素電極58どうしは接続電極58a� ��より、画素電極59どうしは接続電極59cによ� �互いに接続されている。複数の画素電極58の うちの1つがコンタクトホール31AでTFT30に接続 されており、複数の画素電極59のうちの1つが コンタクトホール31BでTFT30に接続されている� ��

 また、画素電極59aは全ての画素電極59よ� �も列方向のTFT30側に配置されており、画素電 極59bは全ての画素電極59よりも列方向のTFT30� �と反対側に隣接している。画素電極59aはコ� �タクトホール31BでTFT30に接続されており、画 素電極59bは画素電極59と接続電極59dにより接� ��されている。画素電極59a・59bも、スリット� ��設けられた画素電極58・59と同様の斜め方向 エッジを有している。

 図15の(b)に示すように、対向電極は透明� �極からなる対向電極83と対向電極84とから構� ��されている。対向電極83は画素電極58に対す る対向電極であって、対向電圧VcAが印加され る。対向電極84は画素電極59・59a・59bに対す� �対向電極であって、対向電圧VcBが印加され� �。対向電極にもスリットが設けられており� �PVAモードで駆動される。

 なお、本実施例では複数の画素電極58の� �面積と、複数の画素電極59・59a・59bの総面積 との比が1:2には限らず任意でよい。

 以上、画素PIXの各実施例について説明し� ��。

 次に、図16ないし図18を用い、typeAおよびt ypeBとの各画素電極に対応するように個別に� �成された対向電極に、それぞれの電圧を印� �するための種々の配線方法について説明す� �。これらの構成では、TFT基板(マトリクス基� ��)91に対してより面積の小さな対向基板92をTF T基板91の中央部に位置合わせして張り合わせ たパネル構成において、走査配線入力端子93a と走査配線入力端子93bとが、また、データ配 線入力端子94aとデータ配線入力端子94bとが、 それぞれ表示部100を両側から挟むように設け られている構成となっているが、これに限ら ず、走査配線入力端子とデータ配線入力端子 とのそれぞれについて、表示部100に対して一 方側の辺に配置される構成も可能である。

 図16は、データ配線入力端子94aと同じ側� �ら、TFT基板91から対向基板92へと引き回され� ��対向電圧VcAの配線95が複数設けられ、デー� �配線入力端子94bと同じ側から、TFT基板91から 対向基板92へと引き回される対向電圧VcBの配� ��96が複数設けられた構成を示している。配� �95・96は、点Pで示すように対向基板91に対し� ��カーボンペースト、銀ペースト、導通スペ� ��サなどの導通材料を介して接続される。

 図17は、データ配線入力端子94aと同じ側� �ら、TFT基板91から対向基板92へと引き回され� ��対向電圧VcAの配線95が複数設けられ、走査� �線入力端子93a・93bと同じ側から、TFT基板91か ら対向基板92へと引き回される対向電圧VcBの� ��線97が一旦、対向基板91の下方に位置するTFT 基板91上のデータ配線入力端子94b側のエッジ� ��近い領域を引き回された後、当該引き回し� ��域中から複数に分岐して対向基板92に接続� �れた構成を示している。配線95・97は、点Pで 示すように対向基板91に対してカーボンペー� ��ト、銀ペースト、導通スペーサなどの導通� ��料を介して接続される。

 図18は、データ配線入力端子94aと同じ側� �ら、TFT基板91から対向基板92へと引き回され� ��対向電圧VcAの配線95が複数設けられ、デー� �配線入力端子94aと同じ側から、TFT基板91から 対向基板92へと引き回される対向電圧VcBの配� ��98が一旦、対向基板91の下方に位置するTFT基 板91上の、走査配線入力端子93a側のエッジに� ��い領域およびデータ配線入力端子94b側のエ� ��ジに近い領域と、走査配線入力端子93b側の� ��ッジに近い領域およびデータ配線入力端子9 4b側のエッジに近い領域とを引き回された後� ��当該引き回し領域中から複数に分岐して対� ��基板92に接続された構成を示している。配� �95・98は、点Pで示すように対向基板91に対し� ��カーボンペースト、銀ペースト、導通スペ� ��サなどの導通材料を介して接続される。

 次に、図19の(a)および図19の(b)に、図16な� ��し図18で説明した対向電圧を印加するため� �配線の、対向電極との接続箇所のパターン� �示す。

 図19の(a)は、対向電圧VcAを印加する配線95 と対向電極99Aとが接続されている箇所のパタ ーンを示している。TFT基板91から点Pで導通材 料によって対向基板92に接続された配線95は� �対向基板92のエッジに沿ったパターンで終端 し、このパターンに、対向電極99Aのエッジ部 分が接続されている。

 図19の(b)は、対向電圧VcBを印加する配線96 ・97・98と対向電極99Bとが接続されている箇� �のパターンを示している。TFT基板91から点P� �導通材料によって対向基板92に接続された配 線96・97・98は、対向基板92のエッジに沿った� ��ターンで終端し、このパターンに、対向電� ��99Bのエッジ部分が接続されている。

 次に、本実施形態の液晶表示装置1の交流 駆動について説明する。

 液晶表示装置1は、いずれの実施例につい てもソースバスライン反転駆動およびドット 反転駆動が可能である。

 図20にソースバスライン反転駆動の信号� �形を示す。1つのソースバスラインには、各� ��平期間で同じ極性のデータ信号Vsmが出力さ� ��、隣接するソースバスラインどうしでは当� ��データ信号Vsmを互いに逆極性とするが、こ� ��では正極性のフレームとなるソースバスラ� ��ンについて信号が示されている。従って、� ��ータ信号Vsmは、対向電圧VcA・VcBのいずれよ� ��も電圧値が大きい。n番目のゲートバスライ ンGLに接続された画素PIXは、ゲート信号Vgnに� ��って選択され、そのときのデータ信号Vsmに� ��り、typeAのドレイン電圧VsAおよびtypeBのドレ イン電圧VsBが決定され、typeAとtypeBとで互い� �異なる電圧が次フレームまで保持される。� �号波形に付記したτ(S)、τrf、τon、τ、およ� �τrは、充放電の応答時間を示している。

 図21にドット反転駆動の信号波形を示す� �各ソースバスラインには、各水平期間で反� �する極性のデータ信号Vsmが出力され、隣接� �るソースバスラインどうしでも当該データ� �号Vsmを互いに逆極性とする。ここでは正極� �の水平期間となるソースバスラインについ� �信号が示されている。従って、データ信号Vs mは、対向電圧VcA・VcBのいずれよりも電圧値� �大きい。負極性となる水平期間では、デー� �信号Vsmは、対向電圧VcA・VcBのいずれよりも� �圧値が小さい。n番目のゲートバスラインGL� �接続された画素PIXは、ゲート信号Vgnによっ� �選択され、そのときのデータ信号Vsmにより� �typeAのドレイン電圧VsAおよびtypeBのドレイン� ��圧VsBが決定され、typeAとtypeBとで互いに異な る電圧が次フレームまで保持される。信号波 形に付記したτ(S)、τrf、τon、τ、およびτrは 、充放電の応答時間を示している。

 図20および図21では、複数の副画素のそれ ぞれの充放電応答時間が、データ信号の画素 への書き込み期間内に収まるように、走査信 号の供給タイミングおよびデータ信号の供給 タイミングが設定されている。この構成によ れば、副画素間で充放電応答時間が異なるの で、上記のタイミング設定を行うことにより 、充放電応答をデータ信号の書き込み期間内 に終了させることができ、目的の保持電圧の 実効値を確実に得ることができる。

 以上、本実施形態について説明した。

 選択素子に用いる電界効果型のトランジ� ��タはTFTに限らず、単結晶基板上に形成され� ��電界効果型トランジスタであってもよい。� ��た、副画素の個数は任意でよい。

 本発明は上述した実施形態に限定される� ��のではなく、請求項に示した範囲で種々の� ��更が可能である。すなわち、請求項に示し� ��範囲で適宜変更した技術的手段を組み合わ� ��て得られる実施形態についても本発明の技� ��的範囲に含まれる。

 本発明の表示装置は、以上のように、ア� ��ティブマトリクス型の表示装置であって、� ��画素が複数の副画素を備えており、前記画� ��の選択素子は前記複数の副画素の全てに対� ��て選択および非選択を行う1つの電界効果型 のトランジスタからなり、前記複数の副画素 は、少なくとも1つの副画素が前記電界効果� �のトランジスタのチャネル形成領域の途中� �ら分岐して引き出された導通経路に接続さ� �ることにより、互いに前記チャネル形成領� �に対して副画素の充放電経路に利用する長� �が異なっており、前記複数の副画素どうし� �、対向電極が互いに電気的に分離されて形� �されている。

 本発明の表示装置の駆動方法は、以上の� ��うに、アクティブマトリクス型の表示装置� ��駆動する表示装置の駆動方法であって、前� ��表示装置の各画素が複数の副画素を備えて� ��り、前記画素の選択素子は前記複数の副画� ��の全てに対して選択および非選択を行う1つ の電界効果型のトランジスタからなり、前記 複数の副画素は、少なくとも1つの副画素が� �記電界効果型のトランジスタのチャネル形� �領域の途中から分岐して引き出された導通� �路に接続されることにより、互いに前記チ� �ネル形成領域に対して副画素の充放電経路� �利用する長さが異なっており、前記複数の� �画素どうしで、対向電極が互いに電気的に� �離されて形成されており、前記複数の副画� �に対応する前記対向電極のそれぞれに互い� �異なるバイアス電圧を印加することを特徴� �している。

 以上により、1つの画素が複数の副画素で 構成されていながら、部品点数が抑制されて いるとともに駆動が容易な表示装置、および 、そのような表示装置を可能とする表示装置 の駆動方法を実現することができるという効 果を奏する。

 発明の詳細な説明の項においてなされた� ��体的な実施形態または実施例は、あくまで� ��、本発明の技術内容を明らかにするもので� ��って、そのような具体例にのみ限定して狭� ��に解釈されるべきものではなく、本発明の� ��神と次に記載する請求の範囲内において、� ��ろいろと変更して実施することができるも� ��である。