技术领域 本发明属于半导体集成电路制造技术领域， 具体涉及一种快闪存储器的 电容结构和制备方法， 尤其涉及一种基于金属纳米晶和高介电常数介 质构成 其中新型异质电荷俘获层的栅叠层结构及制备 方法。 背景技术 随着半导体土艺技术的不断发展， 非挥发性快闪存储器集成密度越来越 高、 操作电压越来越低， 这就驱使器件特征尺寸持续减小， 在 65 nm技术节 点之后传统的多晶硅浮栅结构出现了一系列的 问题， 极大地影响了器件存储 的性能， 诸如擦写速度慢， 工作电压高等。

基于非连续电荷俘获机理 （如纳米晶、 SONOS存储器等） 的新一代非 挥发性存储器最近引起了广泛关注， 它们采用分离的电荷陷阱代替连续的多 晶硅浮栅存储电荷， 使得隧穿层中存在的局部缺陷不会引起电荷俘 获层中大 量的电荷流失， 从而有效地提高了存储器的数据保存能力， 并且可以获得更 低的操作电压， 实现更快的擦写速度等。

与半导体纳米晶相比， 金属纳米晶在费米能级附近有更高的态密度， 功 函数的选择范围更广， 与衬底沟道有较强的耦合等， 故其能够实现较低的操 作电压、 较高密度的电荷存储和较长时间的电荷保留。 研究表明， 通过选择 具有较大功函数的金属纳米晶， 可以形成较深的势阱， 从而有效地俘获电荷 并能提供更好的数据保存特性。

另一方面， 随着 SONOS存储器的发展， 采用高介电常数材料 （High-k) 代替 SONOS中的氮化硅电荷俘获层， 能够相应地增加降落在隧穿层上的电 场强度， 从而提高编程和擦除速度。 但是这种结构存储器的缺点是其操作电 压较高， 并且操作速度较慢。

确认本 发明的公开

本发明的目的提供一种

本发明的目的是提供一种存储电荷密度高、 操作电压低、 擦写速度快且 电荷保持特性好的适合于半导体闪存器件的栅 叠层结构。 本发明的再一目的 是提供上述栅叠层结构的制备方法。

为了达到上述目的， 本发明的技术方案是提供一种适合于半导体闪 存器 件的栅叠层结构及制备方法。

其中所述栅叠层结构， 包含有基于金属纳米晶和高介电常数薄膜的异 质 电荷俘获层； 所述栅叠层结构中， 由下至上依次设置有： ：'

晶向为 100的 P型单晶硅片， 作为衬底；

原子层淀积的 A1 ₂ 0 ₃ 薄膜， 作为电荷隧穿层， 厚度为 5〜15纳米； 所述异质电荷俘获层， 其进一步包含有：

所述金属纳米晶作为第一电荷俘获层，该纳米 晶为钌和氧化钌的复合物， 记为钌基 1 11( 纳米晶；

原子层淀积的所述高介电常数薄膜作为第二电 荷俘获层， 厚度为 3〜20 纳米； 所述高介电常数介质为 Hf _x Al _y O _z ， 其中 x>0， z>0且 y=0或 y>0;

原子层淀积的 A1 ₂ 0 ₃ 薄膜， 作为电荷阻挡层， 厚度为 15〜40纳米； 上电极层。

所述高介电常数薄膜是 HfAlO薄膜， 其中包含淀积循环数之比为 1 :1的 ΗίΌ^Π Α1 ₂ 0 _{3 ;} 或者， 所述高介电常数薄膜是 ΗίΌ ₂ 薄膜。

所述上电极层包含以金属钯形成的栅电极。

上述栅叠层结构的制备方法， 具体包含以下步骤：

步骤 1、 采用晶向为 100的 P型单晶硅片作为衬底；

步骤 2、 采用原子层淀积的方法生长 5〜15纳米厚的 A1 ₂ 0 ₃ 薄膜作为电 荷隧穿层；

步骤 3.1、 采用磁控溅射淀积的方法， 在 A1 ₂ 0 ₃ 隧穿层上淀积厚度为 2〜 4纳米的金属钌层， 然后在氮气气氛中进行快速热退火处理， 形成钌基 RuO _x 纳米晶作为异质电荷俘获层的第一电荷俘获层 ； 所述钌基 RuO _x 纳米晶为钌 和氧化钌的复合物；

步骤 3.2、 采用原子层淀积的方法生长 3〜20纳米厚的高介电常数 Hf _x Al _y O _z 薄膜作为异质电荷俘获层的第二电荷俘获 层： 所述高介电常数 Hf _x Al _y O _z 薄膜中 x>0， z>0, 同时 y=0或 y>0; 其中 Hf与 A1的组成通过原子 层淀积 ΗίΌ ₂ 和 A1 ₂ 0 ₃ 的循环数来确定；

步骤 4、 采用原子层淀积的方法生长 15〜40纳米厚的 A1 ₂ 0 ₃ 薄膜作为电 荷阻挡层， 然后进行快速热退火处理；

步骤 5、 用光刻工艺， 采用剥离方法形成 50〜200纳米厚的栅电极作为 上电极层。

所述步骤 3.2中所述高介电常数 Hf _x Al _y O _z 薄膜是 HfAlO薄膜， 其中包含 淀积循环数之比为 1:1的 11«¾和 A1 ₂ 0 ₃ ； 或者， 所述高介电常数 Hf _x Al _y CM 膜是 HfO ₂ 薄膜。

所述步骤 3.2中原子层淀积生长 Hf0 ₂ 的条件是： 衬底温度在 250〜350 °C， 反应前躯体为四 （乙基甲胺基） 铪和水蒸汽。

所述步骤 2、步骤 3.2或步骤 4中原子层淀积生成所述 A1 ₂ 0 ₃ 薄膜的条件 是： 衬底温度在 250〜350°C， 反应前躯体为三甲基铝和水蒸汽。

所述步骤 3.1中形成钌基 RuO^fi米晶时的退火温度为 700〜900°C， 退 火时间为 10〜30秒； 步骤 4中形成电荷阻挡层 A1 ₂ 0 ₃ 薄膜时的退火温度为 500〜800 °C， 退火时间为 10〜30 秒。

所述步骤 5中形成所述栅电极的材料为金属钯。

所述制备方法还包含：

步骤 6、 先用氢氟酸去除衬底背面的自然氧化层， 然后淀积一层金属铝 层作为下电极， 以形成良好的欧姆接触。

本发明所述适合于半导体闪存器件的栅叠层结 构及制备方法， 具有以下 优点：

1、采用磁控溅射淀积形成超薄金属钌膜， 通过调节淀积功率、 时间、衬 底温度等， 能够在高真空度下比较精确地控制薄膜的厚度 和淀积速率， 以形 成超薄且均匀的金属膜， 这使得退火后更易形成直径小、 分布均匀且 *度高 的纳米晶颗粒。

1、 第一电荷俘获层采用钌基 RuO _x 纳米晶作为电荷存储中心， 由于它们 的功函数较高（4.7〜5.2 eV)， 所以能提供较大的势阱深度， 有利于提高电荷 的存储能力。 本发明中该金属纳米晶的形成温度与存储器的 制作工艺温度相 兼容， 没有超过器件制作中源、 漏离子注入后的激活退火温度。

3、 第二电荷俘获层采用高介电常数介质 Hf _x Al _y O 为存储中心， 由于 Hf _x Al _y O _z 的介电常数高（10〜25 )， 能够有效地增加了降落在隧穿层上的电场 强度， 从而提高了存储器的编程和擦除速度， 并且降低了操作电压。 同时， Hf _x Al _y O _z 材料能提供足够多的电荷陷阱， 用来存储电荷。

4、 由高介电常数 1¾^八^( 与高密度的钌基 1^(¾纳米晶组成的异质电荷 俘获层， 可以共同俘获来自衬底的电荷注入， 大大提高了电荷的存储密度。 此外， 高密度钌基 RuO _x 纳米晶嵌入到 Hf _x Al _y O^ 膜中， 有效地抑制了 ¾[!；八^(¾介质在高温退火后发生结晶，因此� ��小了沿着晶粒间界的电荷泄漏， 提高了存储器的电荷保持特性。 .

5、 采用原子层淀积的方法制备 Hf _x Al _y O _z 薄膜， 不仅可以精确地控制薄 膜的组成和厚度， 还能有效填充间距在纳米量级的缝隙， 从而使得 RuOx纳 米晶能被 Hf _x Al _y O _z 完全隔离开。

6、采用金属钯作为电极，不仅可以和阻挡层� �氧化铝介质形成利于擦写 的垫垒， 且钯不易被氧化， 具有很好的化学稳定性和热稳定性。 利用电子束 蒸发设备在高真空下生长钯薄膜， 此方面生长的钯膜与氧化铝介质能形成很 好的接触界面， 从而提高了电容存储器的性能。

因此， 本发明所提出的栅叠层结构将在下一代快闪存 储器上具有很好的 应用前景。 . 附图的简要说明

图 1 是本发明中基于钌基 RuO _x 纳米晶和高介电常数 Hf _x Al _y O _z 薄膜的异质 电荷俘获层构成栅叠层结构存储电容器的剖面 结构图；

图 2 是本发明所述栅叠层结构存储电容器在不同电 压下编程 /擦除 0.1毫 秒后的平带电压变化图；

图 3是本发明所述栅叠层结构存储电容器在 +/— 9 V编程 /擦除不同时间 . 后的平带电压变化图；

图 4是本发明所述栅叠层结构存储电容器在 +9 V编程、 一 9 V擦除 1毫秒 后的电荷保持特性。 实现本发明的最佳方式

参见图 1所示， 本发明所述适合于半导体闪存器件的栅叠层结 构， 特别 是包含有基于金属纳米晶和高介电常数薄膜的 异质电荷俘获层， 以此构成的 所述快闪存储电容中， 由下至上依次设置有：

1 ) 晶向为 100的 P型单晶硅片作为衬底；

2) 原子层淀积的 A1 ₂ 0 ₃ 薄膜， 作为电荷隧穿层， 厚度为 5〜15纳米；

3 ) , 所述异质电荷俘获层， 其进一步包含有：

金属纳米晶作为第一电荷俘获层，该纳米晶为 钌和氧化钌的复合物 (记为钌基 RuO _x 纳米晶）；

原子层淀积的高介电常数薄膜作为第二电荷俘 获层， 厚度为 3〜20 纳米（优选的厚度范围在 5〜10纳米）；所述高介电常数介质为 Hf _x Al _y O _z (x>0， z>0, y=0或 y>0)， 它的介电常数在 10〜25之间；

- 4) 原子层淀积的 A1 ₂ 0 ₃ 薄膜， 充当电荷阻挡层， 厚度为 15〜40纳米;

5 ) 上电极层， 包含以金属钯 （Pd) 形成的栅电极。

上述栅叠层结构中包含异质电荷俘获层构成的 存储电容， 其制备方法如 下：

步骤 1、采用晶向为 100的 P型单晶硅片作为衬底，硅片的电阻率为 8〜 12欧姆，厘米。首先对硅片进行标准清洗，并� ��用稀氢氟酸去除残留的自然氧 化层。

步骤 2、 电荷隧穿层 A1 ₂ 0 ₃ 的形成： 以三甲基铝和水蒸汽为反应源， 采 用原子层淀积的方法生长 A1 ₂ 0 ₃ 薄膜， 衬底温度控制在 250〜350°C范围内。 A1 ₂ 0 ₃ 隧穿层厚度控制在 5〜15纳米范围内。

步骤 3.1、 异质电荷俘获层中钌基 1 11( 纳米晶的形成： 采用磁控溅射淀 积的方法， 在 A1 ₂ 0 ₃ 隧穿层上淀积超薄金属钌层， 钌层的厚度为 2〜4纳米， 然后在氮气气氛中进行快速快速热退火， 即可形成钌基 RuOx纳米晶作为第 一电荷俘获层。 退火温度为 700〜900°C， 退火时间为 10〜30秒。

步骤 3.2、 异质电荷俘获层中高介电常数介质 Hf _x Al _y O _z 薄膜的形成： 采 用原子层淀积的方法生长 Hf _x Al _y O _z 薄膜作为第二电荷俘获层：

所述 Hf _x Al _y O _z 薄膜的一种组成包含 HfO ₂ 和 Α1 ₂ 0 ₃ ，两者的淀积循环数之 比为 1:1， 记为 HfA10。 所述 Hf _x Al _y O _z 薄膜的另一种组成中不含 A1 ₂ 0 ₃ ， 即为 纯 ΗίΌ ₂ 。

上述两种组成中， 衬底温度控制在 250〜350°C范围内， Hf0 ₂ 的反应源 为四 （乙基甲胺基） 铪 （TEMAH) 和水蒸汽。 A1 ₂ 0 ₃ 的制备条件如步骤 （2) 所述。

HfAlO或 Hf0 ₂ 薄膜的厚度均为 3〜20纳米（优选的厚度范围在 5〜 10纳 米）。 根据所述 Hf _x Al _y O _z 薄膜的厚度不同， 如果其厚度较小时， 该 Hf _x Al _y O _z 薄膜会填到所述钌基 RuO _x 纳米晶之间， 但不会填满该纳米晶之间的间隙； 如果其厚度较大时， 所述 Hf _x Al _y O 膜则会填满所述钌基 RuO _x 纳米晶之间 的间隙， 图 1中仅示出了后一种情况。

步骤 4、 电荷阻挡层 A1 ₂ 0 ₃ 薄膜的形成： 采用步骤 （2) 中所述的方法淀 积 15〜40纳米厚的 A1 ₂ 0 ₃ 薄膜。然后， 将所得样品在氮气中进行快速热退火 处理， 快速热退火温度为 500〜800 °C， 时间为 10〜30秒。 目的是获得高质 量的 A1 ₂ 0 ₃ 阻挡层， 抑制电荷的泄漏。

步骤 5、 上电极层的形成： 采用剥离（lift-off)方法形成栅电极， 即首先 通过光刻形成图形， 接着利用电子束蒸发设备生长钯金属薄膜， 膜厚为 50〜 200纳米。 最后， 利用丙酮清洗剩余的光刻胶。

步骤 6、 为了方便器件性能的测量， 先用氢氟酸去除衬底背面的自然氧 化层， 然后淀积一层金属铝层作为下电极， 以形成良好的欧姆接触， 至此完 成本发明所述栅叠层结构包含异质电荷俘获层 的存储电容的制作工艺。

图 2为本实例中所述栅叠层结构中包含异质电荷� �获层构成的存储电 容， 在不同电压下编程和擦除 0.1毫秒后的平带电压变化图。 由图可知， 随 着正向偏压的增大， 所得平带电压均向正方向漂移， 这是由于电子注入导致 负电荷的俘获造成的。 随着负向偏压的增大， 所得的平带电压均向负方向漂 移， 这是由于电荷俘获层中被俘获的电荷发生释放 或来自衬底的空穴注入所 造成的。 此外， 可以观察到在相同操作电压下， 1( /1^0 ₂ 异质电荷俘获层 比 RuO _x /HfA10异质电荷俘获层能提供更大的存储窗 口， 例如， 在 6 V的操 作电压下， 前者的存储窗口为 2.6 V, 后者则为 1.4 V。 、

图 3为本实例中所述存储电容在 +9V编程 /—9V擦除不同时间后的平带 电压变化图。 由图可知， 两个电容在编程 /擦除状态下的平带电压均随着脉冲 时间的增加而增大， 并最终趋向饱和。 对于 0.1毫秒的编程 /擦除， 基于 RuO _x /HfA10电荷俘获层的器件所得到的存储窗口 接近 2V， 基于 RuO _x /Hf0 ₂ 电荷俘获层的器件所得到的存储窗口达到 3.5V。二者均表现出了低压下快速 编程和擦除的功能。

图 4为本实例中所述存储电容在 +9 V、 1毫秒编程和一 9 V、 1毫秒擦除 后的保持特性。 当异质电荷俘获层中的介质为 Hf0 ₂ 时， 外推至十年后该存 储电容器的存储窗口约为 3.4 V，显示出了优良的保持特性； 当异质电荷俘获 层中的介质为 HfAlO时， 其相应的存储窗口约为 1.6 V。

上述结果表明， 基于 ^0和 Hf _x Al _y O _z 的异质电荷俘获层的存储电容均 表现出了低压下快速擦写的功能， 以及良好的电荷保存特性。

综上所述， 本发明.充分结合了金属纳米晶和高介电常数� �质的优点， 并 以此构成了栅叠层结构中的异质电荷俘获层： 这种新型异质电荷俘获层中由 于引入了高介电常数介质， 所以可以增加降落在电荷隧穿层上的电场强度 ， 达到降低电荷注入的势垒， 从而提高存储器的编程和擦除速度， 同时实现器 件在较低的电压下操作。 同时， 拥有较大功函数的金属纳米晶可以形成较深 的势阱， 从而在俘获电荷后有较好的数据保存特性。

本发明中所述金属纳米晶为钌和氧化钌的复合 物 （记为钌基 RuO _x 纳米 晶）， 它具有 t艮好的热稳定性， 既使被氧化， 也是一种良好的导体。 此外， 它 在高温下不容易扩散， 易于 ¹ 干法刻蚀。

本发明中所述高介电常数介质为 Hf _x Al _y O _z (y=0或 >0)， 它的介电常数在 10〜25之间， 具有较高的电荷陷阱密度， 这就使得 Hf _x Al _y O 4料可以作为理 想的电荷俘获层代替氮化硅。

本发明中的上电极采用金属钯 (Pd)材料，它拥有较大的功函数（5.22 eV)， 能与电荷阻挡层介质形成有利于电荷擦写的垫 垒高度， 且钯具有良好的化学 稳定性和热稳定性。

因此， 本发明所提出的栅叠层结构将在下一代快闪存 储器上具有很好的 应用前景。

尽管本发明的内容已经通过上述优选实施例作 了详细介绍， 但应当认识 到上述的描述不应被认为是对本发明的限制。 在本领域技术人员阅读了上述 内容后， 对于本发明的多种修改和替代都将是显而易见 的。 因此， 本发明的 保护范围应由所附的权利要求来限定。