Es ist bekannt, zur Erzeugung von Dünnschichttransistoren Halbleitermaterial in planarer Anordnung auf flexible Substrate aufzubringen. Bei mechanischen Beanspruchungen der Substrate durch Biegung, Scherung oder Dehnung werden die Dünnschichttransistoren mit beansprucht, wodurch es leicht zu Verletzungen der Halbleiterschichten und Ablösungen von der Substratschicht kommt.

Der Erfindung liegt die Aufgabe zugrunde, eine Transistoranordnung und ein Verfahren zu deren Herstellung anzugeben, wobei ein flexibles Substrat verwendet werden soll, dessen mechanische Beanspruchung jedoch nicht zu Beeinträchtigungen der Funktion der Transistoren führt.

Erfindungsgemäß wird die Aufgabe gelöst durch die Merkmale der Ansprüche 1 und 8. Zweckmäßige Ausgestaltungen sind Gegenstand der Unteransprüche.

Danach ist die Transistoranordnung so aufgebaut, dass in Mikrolöchern eines Folienverbundes, bestehend aus zwei Kunststofffolien mit zwischenliegender Metallschicht, vertikal Halbleitermaterial eingebracht ist, welches durch Metallisierung der Ober-und Unterseite des Folienverbundes mit Kontakten versehen ist.

Als Mikrolöcher werden nach der Erfindung zylindrische lonenspurkanäle genutzt, die sich durch lonenbeschuss und nachfolgende Ätzbehandlung in Polymer-oder Polyesterfolien ausbilden. Diese lonenspurkanäle können mit Elektrodeposition, chemischer Badabscheidung oder anderen geeigneten Verfahren mit Verbindungshalbleitern oder zunächst mit einer hohlzylindrischen Isolatorschicht und anschließend mit einem Verbindungshalbleiter aufgefüllt werden.

Der Folienverbund, in den das Halbleitermaterial eingebettet wird, wird hergestellt, indem eine Folie, z. B. durch Bedampfen, mit einer Metallschicht versehen wird und eine zweite Folie mittels Haftvermittler auf die Metallschichtseite der ersten Folie aufgeklebt wird. Anschließend erfolgt der lonenbeschuss in einem Beschleuniger. Mit dem lonenbeschuss bilden sich entlang der lonenspur amorphe Kanäle in der Folie mit einem Durchmesser von wenigen Angström aus. Die erzeugten lonenspurkanäle sind darauf sensitiviert für eine nachfolgende Ätzbehandlung, mit der sich Mikrolöcher in den Kunststofffolien bilden. Gegebenenfalls erfolgt vor der Ätzbehandlung noch eine weitere Sensitivierung mit einem chemischen Sensitivator. Das Verfahren zur Bildung von Mikrolöchern in Folien, allerdings mit einer einlagigen Folie und ohne die zwischen die Folienlagen eingebrachte Metallschicht, wird bisher zur Herstellung von Mikrofiltern und anderen Anwendungen genutzt, nicht jedoch für Transistoren.

Nach dem Ätzen der beidseitig angebrachten Polymerfolien, entfernt man die Metallfolie im Lochbereich durch einen weiteren Ätzvorgang. Die Metallschicht kann dabei gerade so weit entfernt werden, dass sie noch bis an den lonenspurkanal in den Folien heranreicht. Die mittige Metallschicht dient in dem vorgeschlagenen Transistor als Gate-Kontakt und sollte deshalb zu dem Halbleitermaterial entweder einen Schottky-Kontakt bilden (MESFET) oder bezüglich des Halbleiters isoliert sein (MOSFET), wie das z. B. in S. M. Sze, Physics of Semiconductor Devices. Wiley, New York, 1981, S. 312 ff. u. S.

431 ff. gezeigt ist. Wenn die Materialkombination Metall/Halbleiter es zulässt,

kann man zur Bildung eines MESFET Halbleitermaterial in Elektrodeposition vom Rand der mittigen Metallschicht aus aufwachsen, sodass sich ein Schottky-Kontakt ausbildet.

Zur Herstellung eines MOSFET wird zunächst, z. B. mittels Badabscheidung, eine Isolierschicht an der Innenwandung des gesamten Kanals aufgewachsen. Eine Isolierschicht kann auch nur im Bereich der Metallschicht gebildet werden, indem diese von den Mikrolöchern aus chemisch oder elektrochemisch umgewandelt, z. B. oxidiert. wird. Eine Alternative zu einer Isolierschicht ist das Wegätzen der Metallschicht rings um das Mikroloch herum, sodass sich ein isolierender Hohlraum bildet.

Nachdem die Mikrolöcher aus den lonenspurkanälen vollständig ausgebildet sind, erfolgt das Einbringen des Halbleitermaterials mittels Elektrodeposition oder chemischer Badabscheidung. Durch anschließendes Metallisieren der Ober-und Unterseite des Folienverbundes werden Source-und Drain- Kontakte gebildet. Gegebenenfalls muss bereits vor der Elektrodeposition mindestens eine Seite des Folienverbundes metallisiert werden, um eine Elektrode für die Anlage eines Potentials bei der Elektrodeposition zu haben.

Dabei lassen sich durch Strukturierung der Metallisierungsschicht mittels üblicher lithographischer Verfahren, z. B. in Matrixform, Transistoren jeweils zu Transistorverbänden zusammenfassen, die dann gemeinsam angesteuert werden können. Unterstützt werden kann die Bildung von bereichsweisen Transistoranordnungen dadurch, dass der Folienverbund auch bereits vor dem lonenbeschuss maskiert wird. Letztlich lassen sich auch einzelne Transistoren an einem vorbestimmten Ort herstellen, indem der Folienverbund zur Bildung von einzelnen lonenspurkanälen mit einem gesteuerten lonenstrahl beschossen wird.

Die zylindrische, vertikale Anordnung der Transistoren hat den Vorteil, dass sie mechanisch sehr robust ist, da die Folie biegbar oder dehnbar ist. Das organische Folienmaterial ist zudem wesentlich weicher als das anorganische

Transistormaterial. Dadurch werden auftretende Biege-, Scher-und Druckkräfte fast ganz vom Folienmaterial aufgenommen, so dass die Transistorkennlinie und andere elektrische Parameter weitgehend konstant unter Biege-, Flex-und Zugkräften sind.

Da die Mikrolöcher bis hinunter zu 30 nm Durchmesser hergestellt und mit Halbleitermaterial aufgefüllt werden können, lassen sich Transistoren im Nanometer-Maßstab auch ohne Lithographie und ohne Maskentechnik herstellen. Die Channel-Länge des Transistors ist durch den Raumladungsbereich des mittigen Gate-Kontaktes gegeben. Im allgemeinen ist dieser wesentlich kleiner als Dicke der Folien, die den Source-Drain- Abstand bestimmt, sodass der Transistor am besten im"Verarmungsmodus" betrieben wird, siehe DE-C 199 16 403. Aufgrund des kleinen Duchmessers und der kleinen Channel-Länge ergeben sich Möglichkeiten, den Transistor im Quanten-Regime zu betreiben.

Durch die möglichen sehr kleinen Abmessungen ergeben sich auch für die Integration in Schaltkreisen Vorteile.

Die Anwendungen sind vielfältig. Für Anwendungen im Display-Bereich kommt z. B. eine Folie in DIN A 4-Größe mit nahe beieinanderliegenden vertikalen Transistoren in Frage, die zu optischen Pixeln mit etwa 1000 Transistoren geordnet werden. Die Transistoren sind zwar unregelmäßig verteilt, durch die hohe Anzahl der Transistoren/Pixel kann dennoch eine exakte Ansteuerung der Pixel erfolgen. Bei einem Durchmesser der Transistoren von 150 nm und einem durchschnittlichen Abstand von 500 nm ergibt sich für 1000 Transistoren beispielsweise eine Pixelgröße von etwa 20x20 Fm2, d. h. eine durchaus gängige Größe.

Die Erfindung soll nachstehend anhand von Ausführungsbeispielen näher erläutert werden. In den zugehörigen Zeichnungen zeigen

Fig. 1 einen erfindungsgemäßen Transistor im Schnitt, Fig. 2 eine zweite Variante eines Transistors im Schnitt und Fig. 3 die Energiebandlücke eines erfindungsgemäßen Transistors.

Das Herstellungsverfahren soll anhand der Schnittdarstellung eines einzelnen Transistors in Fig. 1 erläutert werden. Zunächst wird eine ca. 5 im dicke PET- Folie 1 (Polyethyleneterephthalat) einseitig mit einer Metallschicht 2 (z. B. Al, Cu, Ag) bedampft. Mittels eines Haftvermittlers wird die metallische Seite anschließend mit einer zweiten 5 im dicken PET-Folie 3 zu einem Folienverbund verklebt.

Etwa DIN A 4 große Abschnitte werden zur Bildung von lonenspurkanälen in einem Beschleuniger mit schnellen lonen beschossen, vorzugsweise mit Krypton-oder Xenonionen mit einer Energie von einigen 100 MeV bei einer Dichte von etwa 1 08/cm2. Die entstandenen lonenspurkanäle werden anschließend mit einem Sensitivator (z. B. Dimethylformamid, Pyridin, Dioxan) vorbehandelt und dann in Natronlauge (NaOH) geätzt. Je nach Ätzzeit entstehen so Mikrolöcher 4 mit einem Durchmesser zwischen 30 nm und 20 um. Anschließend wird die mittige Metallschicht geätzt (im Fall von Al z. B. <BR> <BR> ebenfalls mit Natronlauge, im Fall von Cu mit HNO3, etc. ). Durch chemische Badabscheidung oder ein anderes Verfahren, wie in DE-C 199 16 403 gezeigt ist, werden darauf die Mikrolöcher 4 mit einer Isolierschicht 5 aus Ti02 oder einem anderen Oxid ausgekleidet.

Anschließend erfolgt elektrochemisch das Einwachsen von p-leitendem Kupferthiocyanat 8 (CuSCN) in die Mikrolöcher 4, wobei sich die Dotierung durch Einstellen der Potentialverhältnisse verändern lässt, siehe auch C. Rost et al., Appl. Phys. Lett. 75,692 (1999). Hierzu wird zunächst eine Seite des Folienverbundes für eine Potentialanlage mit einer Gold-Metallschicht versehen, die später einen Source-Kontakt 6 oder einen Drain-Kontakt 7 bildet. Die Elektrodeposition kann in einem normalen Potentiostaten erfolgen, wobei sich eine 0,05 molare Cu (BF4) 2-Lösung und 0,025 molares KSCN in

Äthanol bei kathodischer Spannung von- (0, 2 bis 0,8) V gegen eine Platin- Referenzelektrode als praktikabel erwiesen hat. Es hat sich gezeigt, dass die Bildung hexagonaler Kristalle mit <001>-oder <101>-Ausrichtung möglich ist.

Nach dem vollständigen Füllen der Mikrolöcher 4 mit CuSCN wird durch Bedampfen der zweiten Seite des Folienverbundes mit Platin ein Source- Kontakt 6 bzw. ein Drain-Kontakt 7 hergestellt. Die mittlere Metallschicht 2 bildet den Gate-kontakt.

Eine weitere Möglichkeit zeigt Fig. 2. Durch den Ätzfortschritt entstehen nach außen etwas keglig aufgeweitete Mikrolöcher 4, die im Gate-Bereich einen Durchmesser von ca. 100 nm haben. Die Metallschicht 2 besteht aus Aluminium. Sie wird an ihrem Rand an den herausgeätzten Mikrolöchern 4 elektrochemisch zu Aluminiumdioxid 9 oxidiert, sodass in diesem Fall keine Isolierschicht eingebracht werden muss.

In Fig. 3 sind die Energieverhältnisse der Elektronenleitung an einem solchen Transistor dargestellt. Das Gate verursacht eine Raumiadungszone von etwa 400 nm Länge, in der sich das Potential des CuSCN verschieben lässt. Da das CuSCN p-leitend ist, erfolgt bei positivem Gate-Potential Verarmung im Channel. Wenn die Verarmung durch die gesamte Dicke des Halbleiterzylinders hindurchreicht, tritt eine starke Verringerung der Leitfähigkeit zwischen Source und Drain ein. Bei negativem Gate-Potential erfolgt Anreicherung im Channel. Da die Channel-Länge aber gering gegenüber dem Source-Drain Abstand ist, bleibt die Leitfähigkeitserhöhung zwischen Source und Drain gering.