Title:
半導体ダイおよびパッケージジグソーサブマウント
Document Type and Number:
Japanese Patent JP2016529729
Kind Code:
A
Abstract:
半導体デバイスを外部回路に接続するためのサブマウントであり、このサブマウントマウントは、絶縁材料から形成され、比較的狭い縁部面と、第1および第2の比較的大きな正面の面とを有する平坦な基板と、縁部面に沿って形成される少なくとも1つの凹部と、少なくとも1つの凹部の各々の特定の面に形成される導電材料の層と、半導体デバイスとの電気接点を形成するように構成される第1の正面の面上の第1の複数のソルダリングパッドと、各々が第1の複数のソルダリングパッドにおける特定のソルダリングパッドを少なくとも1つの凹部の特定の凹部の導電材料の層に電気接続する導電接続部とを備える。【選択図】図1A
More Like This:
Inventors:
Podvar, Simon
Application Number:
JP2016537425A
Publication Date:
September 23, 2016
Filing Date:
August 28, 2013
Export Citation:
Assignee:
Cubay Limited
International Classes:
H01L23/12; H01L23/32; H01L25/04; H01L25/18
Domestic Patent References:
JPH07135290A | 1995-05-23 | |||
JPH04304659A | 1992-10-28 | |||
JPH11121641A | 1999-04-30 | |||
JP2009099816A | 2009-05-07 | |||
JPH08139220A | 1996-05-31 | |||
JPH118445A | 1999-01-12 | |||
JP2003163101A | 2003-06-06 | |||
JP2002299782A | 2002-10-11 |
Attorney, Agent or Firm:
Ryoichi Takaoka
Nao Oda
Akiyo Iwahori
Kaoru Takahashi
Nao Oda
Akiyo Iwahori
Kaoru Takahashi