Title:
連続するメモリアドレスにおけるデータ記憶
Document Type and Number:
Japanese Patent JP2019530091
Kind Code:
A
Abstract:
連続するメモリアドレスにデータを記憶するための方法が、第1のデータベクトルの第1のオフセットを判定し、有効データと無効データとを含む第2のデータベクトルの第2のオフセットを判定するために単一命令複数データ(SIMD)プロセッサにおいて、並列プレフィックス有効カウント命令を実行することを含む。第2のオフセットは、第1のオフセットと、有効データに関連する第1のデータベクトルにおける位置の数とに基づく。本方法はまた、第1のデータベクトルからの第1の有効データをメモリの第1のメモリアドレスに記憶することと、第2のデータベクトルからの第2の有効データをメモリの特定のメモリアドレスに記憶することとを含む。第1のメモリアドレスは、第1のオフセットに基づき、特定のメモリアドレスは、第2のオフセットに基づく。
Inventors:
Eric Mufflin
David Wheel
David Wheel
Application Number:
JP2019515353A
Publication Date:
October 17, 2019
Filing Date:
July 27, 2017
Export Citation:
Assignee:
Qualcomm, Inc.
International Classes:
G06F17/16; G06F9/30; G06F9/38
Attorney, Agent or Firm:
Yasuhiko Murayama
Kuroda Shinpei
Kuroda Shinpei