Title:
多層プリント基板を製造する方法、多層プリント基板製造のためのレイアップ、多層プリント基板製造のための回路化コア層、および多層プリント基板
Document Type and Number:
Japanese Patent JP2021507506
Kind Code:
A
Abstract:
【解決手段】多層プリント回路板を製造する方法は、回路化コア層の領域に誘電体樹脂を選択的に塗布することを含む。本方法はまた、積層サイクルを行う前に誘電体樹脂を部分的に硬化させて、回路化コア層を含む多層プリント回路板を形成することを含む。【選択図】図2
Inventors:
Kujinsky, Joseph
Chamber phosphorus, blues
Kelly, Matthew
King, Scott
Chamber phosphorus, blues
Kelly, Matthew
King, Scott
Application Number:
JP2020530600A
Publication Date:
February 22, 2021
Filing Date:
December 07, 2018
Export Citation:
Assignee:
INTERNATIONAL BUSINESS MACHINES CORPORATION
International Classes:
H05K3/46
Domestic Patent References:
JP2011071350A | 2011-04-07 | |||
JP2010087107A | 2010-04-15 | |||
JP2008091919A | 2008-04-17 | |||
JP2000077851A | 2000-03-14 |
Foreign References:
CN105792547A | 2016-07-20 |
Attorney, Agent or Firm:
Takeshi Ueno
Tasaichi Tanae
Tasaichi Tanae
Previous Patent: 光吸収層用前駆体、これを用いた有機−無機複合太陽電池の製造方法およ...
Next Patent: 基板上に論理デバイスおよびパワー・デバイスを形成する方法ならびに基...
Next Patent: 基板上に論理デバイスおよびパワー・デバイスを形成する方法ならびに基...